同步接收電路及方法
2023-05-08 23:18:21
專利名稱：同步接收電路及方法
技術領域：
本發明涉及一種涉及同步化電路，尤其涉及一種同步接收電路及方法。
背景技術：
在一通m系統中，於進行數據傳輸時，若傳送端僅提供數據訊號，而未提
供頻率訊號以供接收端進行同步化(synchronization)，接收端內部需自行產 生頻率訊號，以進行同步接收。圖1A中，數據訊號為無抖動(jitter)的理想 情形，其頻率為f MHz，而接收端產生的頻率訊號為2f MHz。若接收端繫於該 頻率訊號的每個下降緣執行鎖存(latch)動作，則可得到如圖1A所示的正確鎖 存數據。然而，當數據訊號有抖動時，會造成其時序漂移，使得接收端鎖存的 數據錯誤，如圖1B所示。若接收端未針對訊號抖動及時修正所產生的頻率訊 號的時序，則時序漂移會累積而越來越大，造成後續鎖存的數據都錯誤。
發明內容
本發明所要解決的技術問題是提供一種同步接收電路，可在傳送端僅提供 數據訊號而未提供頻率訊號以供接收端執行同步化時，動態調整其內部自行產 生、用來進行同步接收的頻率訊號的時序，進而避免時序漂移。另外，它還提 供一種同步接收方法，它也可在傳送端僅提供數據訊號而未提供頻率訊號以供 接收端執行同步化時，動態調整其內部自行產生、用來進行同步接收的頻率訊 號的時序，進而也避免了時序漂移。
為了解決以上技術問題，本發明提供了如下技術方案本發明揭露一種同步接收電路，包含頻率產生器，依據輸入數據訊號， 同步產生第一頻率訊號；邊緣偵測器，用以對輸入數據訊號執行邊緣偵測，以 產生指示訊號；同步化單元，耦接至頻率產生器與邊緣偵測器，用以動態調整 第一頻率訊號的時序；以及鎖存單元，耦接至同步化單元，用以依據調整後的 第一頻率訊號，鎖存輸入數據訊號。
本發明另揭露一種同步接收方法，包含下列步驟依據輸入數據訊號，產 生第一頻率訊號；對輸入數據訊號執行邊緣偵測，以產生指示訊號；依據指示
訊號，動態調整第一頻率訊號的時序。
因為本發明的同步接收電路，可在傳送端僅提供數據訊號而未提供頻率訊 號以供接收端執行同步化時，動態調整其內部自行產生、用來進行同步接收的 頻率訊號的時序，進而避免了時序漂移。
下面結合附圖和具體實施方式
對本發明作進一步詳細說明。
圖1A是說明現有接收端利用自行產生的頻率訊號，鎖存所接收的無抖動
的數據訊號的示意圖。
圖1B是說明現有接收端利用自行產生的頻率訊號，鎖存所接收的有抖動
的數據訊號的示意圖。
圖2是本發明的同步接收電路之一實施例的方塊圖。 圖3是本發明的同步接收電路之一較佳實施例的方塊圖。 圖4是以一訊號時序圖，說明圖3的同步接收電路的運作。 圖5是本發明的同步接收方法之一較佳實施例的流程圖。主要組件符號說明
20、 30:同步接收電路 21、 31:頻率產生器
22、 32:邊緣偵測器23、 33:同步化單元 331:相位計數器332:時序調整單元 333、 334:控制訊號 24、 34:鎖存單元
51 55:同步接收方法之一較佳實施例的流程
具體實施例方式
圖2是本發明的同步接收電路20之一實施例的方塊圖，包含一頻率產生 器21、 一邊緣偵測器22、 一同步化單元23及一鎖存單元24。同步接收電路 20接收輸入數據訊號，無伴隨外部頻率訊號，頻率產生器21依據所接收的輸 入數據訊號，同步產生一第一頻率訊號，亦即，以輸入數據訊號為時序參考點， 來產生後續要鎖存數據時所需的頻率訊號。輸入數據訊號為數位化的訊號，以 低準位與高準位來代表資料。邊緣偵測器22用以對輸入數據訊號執行邊緣偵 測，以產生一指示訊號。邊緣偵測系偵測輸入數據訊號是否產生訊號轉態 (transition),上升緣代表從低準位切換至高準位，下降緣代表從高準位切換 至低準位。指示訊號指出輸入數據訊號的訊號轉態，因此指示訊號的時序落後 於輸入數據訊號的上升緣或下降緣，落後的幅度較佳地以依據輸入數據訊號的 一建立時間(set-叩time)決定，建立時間代表輸入數據訊號在轉態時達到穩 定狀態所要花的時間，因此指示訊號可用來指示輸入數據訊號到達穩定狀態的 時間點'，以利後續數據的鎖存。同步接收電路20的目的，就是要將用來鎖存 數據的第一頻率訊號執行鎖存的時間點，即第一頻率訊號的上升緣或下降緣，調整到與該指示訊號同步，以確保所鎖存的數據是正確的。
同步化單元23耦接至頻率產生器21與邊緣偵測器22，可根據指示訊號動 態調整第一頻率訊號的相位，以最佳化第一頻率訊號所代表的取樣時間點。當 該指示訊號的主張點與第一頻率訊號的預定轉態點間的目前時序差，或稱相位 差，顯示指示訊號落後第一頻率訊號時，即輸入數據訊號到達穩態的時間點晚 於第一頻率訊號執行鎖存的時間點，同步化單元23延遲第一頻率訊號的時序， 亦即延遲第一頻率訊號的下一個升降緣。另一方面，當該目前時序差顯示指示 訊號領先第一頻率訊號時，同步化單元23提前第一頻率訊號的時序。
鎖存單元24耦接至同步化單元23，可依據調整時序後的第一頻率訊號， 來鎖存輸入數據訊號，亦即，以調整後的第一頻率訊號取樣輸入數據訊號。
圖3是本發明的同步接收電路30的一較佳實施例的方塊圖，其中，頻率 產生器31依據輸入數據訊號，同步產生第一頻率訊號與第二頻率訊號，第二 頻率訊號的頻率為第一頻率訊號的頻率的一整數倍。舉例而言，頻率產生器31 可以輸入數據訊號為時序參考點，先產生第二頻率訊號，再將第二頻率訊號除 頻以產生第一頻率訊號。邊緣偵測器32對輸入數據訊號執行邊緣偵測，以產 生指示訊號。於此實施例中，指示訊號的時序落後於輸入數據訊號的上升緣或 下降緣的幅度除了依據輸入數據訊號的建立時間決定，較佳地以第二頻率訊號 的頻率周期(後文以T來表示)為單位來代表該建立時間。舉例而言，若建立時 間相當於2T，則邊緣偵測器32較佳地於落後於輸入數據訊號的升降緣2T處主 張(assert)指示訊號。 、
同步化單元33包含一相位計數器(phase counter) 331及一時序調整單元 332。相位計數器331耦接至頻率產生器31與邊緣偵測器32，可依據第二頻率訊號，更新一相位計數值，而該相位計數值可代表第一頻率訊號的相位，舉例 而言，相位計數值的值每增加一，即代表第一頻率訊號從上次起始轉態點又經
歷了 1T的時間長度，並且其值循環地從0數到n-1，每次從0數到n-l即代表 經歷了第一頻率訊號的一個頻率周期，於此實施例中，第二頻率訊號的頻率為 第一頻率訊號的頻率的n倍。因此，相位計數值代表目前第一頻率訊號處於什 麼相位。
當邊緣偵測器32主張(assert)指示訊號至相位計數器331時，相位計數 器331可藉由控制訊號333輸出此時的相位計數值至時序調整單元332。由於 該相位計數值代表了指示訊號主張的時間點對應第一頻率訊號的相位，因而時 序調整單元332可藉此估計指示訊號與第一頻率訊號的預定轉態點間的目前時 序差，以決定要如何調整第一頻率訊號的時序。舉例而言，當該目前時序差顯 示指示訊號落後第一頻率訊號時，時序調整單元332執行一相位補償，延長第 一頻率訊號的目前頻率的寬度(如延長1T)，以延遲第一頻率訊號的時序。另一 方面，當目前時序差顯示指示訊號領先第一頻率訊號時，較佳地，為避免數據 漏失，時序調整單元332執行再同步化(re-synchronization),以立即產生第 一頻率訊號的下一個頻率，供鎖存單元34執行數據鎖存。更進一步地，時序 調整單元332可以藉由控制訊號334，重置該相位計數值。舉例來說，當時序 調整單元332欲將第一頻率訊號的目前頻率延長1T時，可將指示訊號主張時 的相位計數值所經歷的時間亦延長1T(即變成為2T)，亦即維持相同相位計數 值達2T，也就是說相位補償1T，而相位計數值數到n-l時才代表第一頻率訊 號的一個頻率周期的結束；另一方面，時序調整單元332可藉由控制訊號334 重置相位計數器331並立即產生第一頻率訊號的下一個頻率，將相位計數值重置為0，以指示從該下一個頻率重新開始計數。
圖4是以一訊號時序圖，說明第3圖的同步接收電路30的運作。在圖4 中，同步接收電路30可以實施於一顯示埠 (Display Port)接口，而輸入數 據訊號為該顯示埠接口的輔助(AUX)信道訊號，其頻率為lMHz，且並無伴隨 的外部頻率訊號，頻率產生器31產生2腿z的第一頻率訊號與16腿z的第二頻 率訊號，以接收AUX信道訊號。第4圖顯示了 AUX信道訊號、第一頻率訊號、 第二頻率訊號、指示訊號及相位計數值的相對時序，其中，鎖存單元34於每 個第一頻率訊號的下降緣執行數據鎖存；邊緣偵測器32主張指示訊號系落後 於AUX信道訊號的每個升降緣後，第二頻率訊號第2個上升緣處，即約2T的 位置，此可依照設計需求更改適當長度，以反映AUX信道訊號的建立時間，確 保可以正確取樣AUX信道訊號的時序點；相位計數器331的相位計數值系在第 一頻率訊號的每一個頻率周期內從0數到7。
於此實施例中，理想的情況是，指示訊號產生時的相位計數值為7，如此 可視為指示訊號與第一頻率訊號間無時序差，呈現信號鎖定(lock)的狀態，而 確保第一頻率訊號的下降緣能正確鎖存處於穩態的AUX信道訊號。然而，如第 4圖所示，在第一頻率訊號的第5、 8個頻率周期時，指示訊號主張時的相位計 數值為7，無需補償相位差，呈現信號鎖定的狀態；第l、 2、 3、 4、 7個頻率 周期時，指示訊號主張時的相位計數值為0或1 (第4、 7個頻率周期內有兩個 指示訊號，此處皆指前一個)，時序調整單元332判斷指示訊號落後於第一頻 率訊號，而執行相位補償，於此實施例中，將第一頻率訊號的目前頻率的寬度 延長1T，熟知此技術的人士可以做出其它可能更改。時序調整單元332經由控 制訊號334，將指示訊號產生時的相位計數值所經歷的時間亦延長1T，舉例而言，第l個頻率周期中，相位計數值1所經歷的時間延長為2T;第7個頻率周
期時，後一個指示訊號產生時的相位計數值為6，時序調整單元332因而判斷
該指示訊號領先第一頻率訊號，而執行重置動作，以實時產生第一頻率訊號的
第8個頻率，並經由控制訊號334將相位計數值重置為0，於此實施例中，時 序調整單元332因應計數值動態補償1T相位或者重新同步第一頻率訊號，例 如重置計數值。
圖5是本發明的同步接收方法的一較佳實施例的流程圖，其包含下列步驟:
步驟51:依據一輸入數據訊號，同步產生第一頻率訊號與第二頻率訊號，
其中第二頻率訊號的頻率為第一頻率訊號的頻率的一整數倍。
步驟52:對該輸入數據訊號執行邊緣偵測，以產生一指示訊號，其中該指
示訊號的時序系落後於該輸入數據訊號的一上升緣或一下降緣於一預定距離
處，例如2T。
步驟53:依據第二頻率訊號，產生一相位計數值，其中該相位計數值代表
第一頻率訊號的相位。
步驟54:根據該指示訊號，動態調整第一頻率訊號的時序。 步驟55:依據調整後的第一頻率訊號，鎖存該輸入數據訊號。 步驟51中，第一頻率訊號較佳地由第二頻率訊號除頻產生。步驟52中，
指示訊號的時序落後於輸入數據訊號的上升緣或下降緣的幅度，系依據輸入數
據訊號的一建立時間適當地決定。
步驟54中，由該指示訊號主張時的相位計數值，可判斷指示訊號與第一
頻率訊號間的目前時序差。當該目前時序差顯示指示訊號落後第一頻率訊號
時，延遲第一頻率訊號的時序；當該目前時序差顯示指示訊號領先第一頻率訊號時，提前第一頻率訊號的時序。在一較佳實施例中，當該目前時序差顯示指 示訊號落後第一頻率訊號時，動態補償第一頻率訊號的相位，以延長第一頻率 訊號的目前頻率的寬度；當該目前時序差顯示指示訊號領先第一頻率訊號時， 重新同步第一頻率訊號，例如重置相位計數值，以立即產生第一頻率訊號的下 一個頻率。
本發明的同步接收方法可施用於一顯示埠接口 ，而輸入數據訊號為顯示
埠接口的AUX信道訊號。應注意到，本發明特別有利於高速的同步訊號接收， 因為在高速傳輸的環境中，或者因為高速傳輸線距離的拉長，例如顯示埠連 接線，信號抖動(jitter)會隨著高速頻率快速地累積，本發明的動態補償頻率 訊號的構想可以實現精確取還數據的目的。
綜上所述，本發明揭示一種同步接收電路，包含頻率產生器、邊緣偵測器、 同步化單元以及鎖存單元；頻率產生器，依據輸入數據訊號，產生第一頻率訊 號；邊緣偵測器，用以對輸入數據訊號執行邊緣偵測，以產生指示訊號；同步 化單元，耦接至頻率產生器與邊緣偵測器，用以根據指示訊號，動態調整第一 頻率訊號，指示訊號的主張時間點系落後於輸入數據訊號的上升緣或下降緣於 一預定距離處，預定距離系依據輸入數據訊號的建立時間決定，舉例而言，當 同步化單元於指示訊號的主張時間點落後第一頻率訊號的一預定轉態點時，延 遲第一頻率訊號的時序，而當同步化單元於該指示訊號的主張時間點領先第一 頻率訊號的預定轉態點時，提前第一頻率訊號的時序；鎖存單元，耦接至該同 步化單元，用以依據該調整後的第一頻率訊號，鎖存輸入數據訊號。
本發明亦揭示一種同步接收方法，包含步驟依據輸入數據訊號，產生第 一頻率訊號；對輸入數據訊號執行邊緣偵測，以產生指示訊號；根據指示訊號，動態調整第一頻率訊號的時序，舉例而言，偵測指示訊號與第一頻率訊號間的 時序差，然後依據時序差，動態調整第一頻率訊號的時序，舉例而言，當指示 訊號落後第一頻率訊號的一預定轉態點時，延遲第一頻率訊號的時序，或者， 當指示訊號領先第一頻率訊號的預定轉態點時，提前第一頻率訊號的時序；當 指示訊號與第一頻率訊號無時序差時，鎖定第一頻率訊號；依據動態調整後的 第一頻率訊號，鎖存輸入數據訊號。更進一步地，依據輸入數據訊號，同步產 生第二頻率訊號，第二頻率訊號的頻率為第一頻率訊號的頻率的整數倍；以及， 依據第二頻率訊號，更新相位計數值，而相位計數值代表第一頻率訊號的相位。 舉例而言，動態調整步驟系當指示訊號主張時的相位計數值顯示該指示訊號落 後第一頻率訊號的一預定轉態點時，執行一相位補償，以延長該第一頻率訊號 的目前頻率的寬度，例如延長第一頻率訊號的目前頻率的寬度達第二頻率訊號 的一周期長，而當指示訊號主張時的該相位計數值顯示指示訊號領先第一頻率 訊號的預定轉態點時，重置第一頻率訊號以立即產生下一個頻率。
以上所述系利用較佳實施例詳細說明本發明，而非限制本發明的範圍。凡 熟知此項技藝人士皆能明了，可根據以上實施例的揭示而做出諸多可能變化， 仍不脫離本發明的精神和範圍。
權利要求
1.一種同步接收電路，其特徵在於，它包含一頻率產生器，依據一輸入數據訊號，產生一第一頻率訊號；一邊緣偵測器，用以對該輸入數據訊號執行邊緣偵測，以產生一指示訊號；一同步化單元，耦接至該頻率產生器與該邊緣偵測器，用以根據該指示訊號，動態調整該第一頻率訊號；以及一鎖存單元，耦接至該同步化單元，用以依據該調整後的第一頻率訊號，鎖存該輸入數據訊號。
2. 如權利要求1所述的同步接收電路，其特徵在於，所述指示訊號的主張時間點在落後於該所述輸入數據訊號的一上升緣或一下降緣的一預定距離處。
3. 如權利要求2所述的同步接收電路，其特徵在於，所述預定距離是依據所述輸入數據訊號的 一建立時間決定。
4. 如權利要求1所述的同步接收電路，其特徵在於，所述同步化單元於該指示訊號的主張時間點落後所述第一頻率訊號的一預定轉態點時，延遲所述第一頻率訊號的時序。
5. 如權利要求1所述的同步接收電路，其特徵在於，所述同步化單元於該指示訊號的主張時間點領先所述第一頻率訊號的一預定轉態點時，提前所述第一頻率訊號的時序。
6. 如權利要求1所述的同步接收電路，其特徵在於，所述頻率產生器依據所述輸入數據訊號，同步產生一第二頻率訊號，所述第二頻率訊號的頻率為所述第一頻率訊號的頻率的一整數倍，所述同步化單元包含一相位計數器，用以依據所述第二頻率訊號，更新一相位計數值，所述相位計數值代表所述第一頻率訊號的相位。
7. 如權利要求6所述的同步接收電路，其特徵在於，所述第一頻率訊號系由所述第二頻率訊號除頻產生。
8. 如權利要求6所述的同步接收電路，其特徵在於，所述同步化單元更包含一時序調整單元，耦接至所述相位計數器與所述頻率產生器，用以依據所述指示訊號主張時的所述相位計數值，動態調整所述第一頻率訊號的時序。
9. 如權利要求8所述的同步接收電路，其特徵在於，當所述指示訊號主張時的所述相位計數值顯示所述指示訊號落後於所述第一頻率訊號時，所述時序調整單元執行一相位補償，以延長所述第一頻率訊號的一 目前頻率的寬度。
10. 如權利要求8所述的同步接收電路，其特徵在於，當所述指示訊號主張時的所述相位計數值顯示所述指示訊號領先所述第一頻率訊號時，所述時序調整單元重置所述第一頻率訊號，以立即產生所述第一頻率訊號的下一個頻
11. 如權利要求l所述的同步接收電路，其特徵在於，所述同步接收電路系施用於一顯示埠接口 ，且所述輸入數據訊號係為所述顯示埠接口的一輔助信道訊號。
12. —種同步接收方法，其特徵在於，它包含依據一輸入數據訊號，產生一第一頻率訊號；對所述輸入數據訊號執行邊緣偵測，以產生一指示訊號；以及根據所述指示訊號，動態調整所述第一頻率訊號的時序。
13. 如權利要求12所述的同步接收方法，其特徵在於，所述方法系施用於一顯示埠接口的一輔助(AUX)通道。
14. 如權利要求12所述的同步接收方法，其特徵在於，所述動態調整步驟包含偵測所述指示訊號與所述第一頻率訊號間的一時序差；以及依據所述時序差，動態調整所述第一頻率訊號的時序。
15. 如權利要求12所述的同步接收方法，其特徵在於，它還包含步驟依據所述動態調整後的第一頻率訊號，鎖存所述輸入數據訊號。
16. 如權利要求12所述的同步接收方法，更包含步驟當所述指示訊號與所述第一頻率訊號間無時序差時，鎖定所述第一頻率訊號。
17. 如權利要求12所述的同步接收方法，其特徵在於，所述指示訊號的主張時間點在落後於所述輸入數據訊號的一上升緣或一下降緣的一預定距離處。
18. 如權利要求12所述的同步接收方法，其特徵在於，所述動態調整步驟是當所述指示訊號落後所述第一頻率訊號的一預定轉態點時，延遲所述第一頻率訊號的時序。
19. 如權利要求12所述的同步接收方法，其特徵在於，所述動態調整步驟是當所述指示訊號領先所述第一頻率訊號的一預定轉態點時，提前所述第一頻率訊號的時序。
20. 如權利要求12所述的同步接收方法，其特徵在於，它進一步包含依據所述輸入數據訊號，同步產生一第二頻率訊號，所述第二頻率訊號的頻率為所述第一頻率訊號的頻率的一整數倍；以及依據所述第二頻率訊號，更新一相位計數值，其中所述相位計數值代表所述第一頻率訊號的相位。
21.如權利要求20所述的同步接收方法，其特徵在於，所述動態調整步驟是當所述指示訊號主張時的所述相位計數值顯示所述指示訊號落後所述第一頻率訊號的一預定轉態點時，執行一相位補償，以延長所述第一頻率訊號的目前頻率的寬度。
全文摘要
本發明公開了一種同步接收電路及方法，可在傳送端僅提供數據訊號而未提供頻率訊號以供接收端執行同步化時，動態調整其內部自行產生、用來接收數據的頻率訊號的時序，以達到精確同步接收的目的。同步接收電路包含頻率產生器、邊緣偵測器、同步化單元以及鎖存單元；頻率產生器，依據輸入數據訊號，產生第一頻率訊號；邊緣偵測器，用以對輸入數據訊號執行邊緣偵測，以產生指示訊號；同步化單元，耦接至頻率產生器與邊緣偵測器，用以根據指示訊號，動態調整第一頻率訊號；鎖存單元，耦接至該同步化單元，用以依據該調整後的第一頻率訊號，鎖存輸入數據訊號。
文檔編號H04L7/033GK101594225SQ200810097490
公開日2009年12月2日 申請日期2008年5月30日 優先權日2008年5月30日
發明者蔡孟哲 申請人:晨星軟體研發(深圳)有限公司;晨星半導體股份有限公司