嵌入式晶片封裝結構的製作方法

2023-05-17 10:42:46 3

專利名稱：嵌入式晶片封裝結構的製作方法
技術領域：
本發明有關於封裝技術領域，特別是有關於一種具有較佳的散熱效能 的嵌入式晶片封裝結構。
背景技術：
隨著集成電路技術的發展，高性能微處理器封裝的設計越來越具有挑
戰性。未來的微處理器將有更多的信號引腳；引腳阻抗及引腳間串擾的控
制要求更加嚴格；更大的功耗和更好的散熱。對微電子封裝而言，其電氣
性能和發熱管理為兩個主要挑戰。電氣上，封裝要最大限度地保證信號完 整性和半導體器件的工作頻率，這項任務通常由於封裝設計引入到器件-封
裝-主板的過大的總感抗而變得難以完成。另一方面，封裝也負責半導體芯 片所在區域的散熱工作。
除去電氣與散熱的考慮，越來越小的最終產品要求封裝尺寸減小並容 許更密的輸入輸出連接。未來的微處理器還可能要求同一封裝集成多個芯 片、光電部件；部件間距最小化；部件間內連接數量的最大化；更苛刻的 信號時序、阻抗匹配和噪聲控制。綜上述，現有的封裝技術如 FCPGA (flip-chip pin grid array)已不能滿足要求。
為解決目前的封裝技術所面臨的瓶頸，英特爾(Intel)公司發展出一種 稱作「無凸塊嵌入式封裝(Bumpless Build-Up Layer,以下簡稱為BBUL)」 技術，其與傳統封裝基本工藝主要不同之處在於BBUL不以微細錫球(solder ball)與基板電氣相連，而是直接將晶片(die)直接嵌入在基板上，與基板 上的銅導線直接連接。
圖l至圖7繪示的是已知BBUL封裝技術的簡單示意圖。如圖l所示， 首先提供一基材10,其具有一上表面10a以及一下表面10b。接著，如圖2 所示，在基材10中形成一貫穿上表面10a以及下表面10b的貫穿孔12。
然後，如圖3所示，在基材10的下表面10b貼上一層膠帶14,其具有 一黏著層13,使膠帶14得以黏著在基材10的下表面10b。此時，膠帶14 與先前形成的貫穿孔12構成一凹穴15。
如圖4所示，接著，將一晶片20的主動面20a朝下置於凹穴15中， 其中晶片20的主動面20a上設有複數個連接墊22，且晶片20的底面20b 則朝上，並與基材10的上表面10a切齊。晶片20利用翻著層13固定在膠 帶14上。
接著，如圖5所示，在基材10與晶片20之間的間隙內填入填充膠30， 使晶片20得以固定在基材10中。然後，如圖6所示，將膠帶14撕除，暴 露出晶片20的主動面20a。
最後，如圖7所示，在基材10的下表面10b以及晶片20的主動面20a 表面積層布線，形成金屬內連線層40,包括介電層42、介電層44、介電層 46、形成在各介電層中的金屬導線、防焊阻劑層48以及錫球49。
從目前的技術角度來看，BBUL在進行表面積層布線工序中容易出現瑕 瘋，例如，工藝中需使用膠帶支撐，在撕除膠帶14後，晶片20的主動面 20a上的連接塾22可能會發生殘膠問題，這樣會嚴重影響到成品的優良率。 一旦成品優良率受到影響，採用BBUL封裝技術設計的處理器產品在成本上， 將遠遠超過目前的處理器產品。
此外，由於半導體晶片、填充膠30和基材10之間存在熱膨脹係數 (Coefficient of thermal expansion, CTE)的差異，所以在進4亍表面積層 布線的時候可能會引起布線的龜裂現象。再者，利用已知BBUL封裝技術所 形成的封裝體，其散熱效能也有待改進。由此可知，已知BBUL封裝技術仍 有許多缺點需要克服與改進。

發明內容
本發明的目的在於提供一種嵌入式晶片封裝結構，以解決上述已知技 藝的缺點與問題。
本發明的目的是這樣實現的， 一種嵌入式晶片封裝結構，該封裝結構
包含有
一雙面基板，該基板包含有一中間介電層、 一第一金屬層設於該中間 介電層的第一表面上， 一第二金屬層設於該中間介電層的第二表面上；
一凹穴，形成在該第二金屬層以及該中間介電層中，且該凹穴的底部 為該第一金屬層；
一晶片，設置於該凹穴內，該晶片的底面與該第一金屬層熱接觸；
一增層材料層，覆蓋在該第二金屬層上以及該晶片的主動面上，且該 增層材料層填入該晶片的側邊與該中間介電層之間的間隙；
至少一內連結線層，形成在該增層材料層上，並通過至少一接觸插塞 與設在該晶片的主動面上的連接墊電氣連結；
其中該晶片在搡作時所產生的熱，可經由該第一金屬層，直接快速的 以傳導方式傳至外界。
該中間介電層包含有玻璃纖維或樹脂。
另包含有一黏著層設於該晶片的底面與該第一金屬層之間。
該勦著層包含有導熱膠。
該增層材料層包含有ABF增層材料、環氧樹脂或prepreg(纖維預浸布) 絕緣材。
另包含有一防焊阻劑層，設於該內連結線層上。
該防焊阻劑層中具有至少一開口，暴露出部分的該內連結線層，且於 該開口內設有錫球。
該晶片是直接放置在該第一金屬層的表面上。
本發明的效杲
(1) 使用雙面基板作為起始材料(starting material),在基板上形成 凹穴時不需貫穿基板，而是以適當能量的雷射、機鑽或銑刀條件開到第一 金屬層，晶片直接放在凹穴內的第一金屬層上，如此一來，晶片在操作時 所產生的熱，可經由與其接觸的第一金屬層，直接快速的以傳導方式傳至 外界。
(2) 製造過程中，晶片的主動面上有複數個連接墊，由於無使用膠帶， 因此不會有殘膠問題發生。
(3) 不使用填充膠來固定凹穴內的晶片，而是直接以載板工藝中用來 作為增層材料的增層材料膜，利用在真空環境下進行壓膜工藝，直接完成 凹穴填縫的動作，如此可以減少一種材料埋入基板中，並降低熱膨脹係數 的差異。


圖l至圖7繪示的是已知BBUL封裝技術的簡單示意圖。
圖8至圖23繪示的本發明嵌入式晶片封裝結構的剖面示意圖。
附圖標號
10 基材10a上表面
10b下表面12貫穿孔
13 黏著層14膠帶
15 凹穴20晶片
20a 主動面20b底面
22 連接墊30填充膠
40 金屬內聯機層42 介電層
44 介電層46介電層
48 防焊阻劑層49 錫球100雙面基板101中間介電層
101a第一表面lOlb第二表面
102第一金屬層104第二金屬層
106a幹膜106b幹膜
107開口109銅窗
110凹穴llOa側壁
200心200a主動面
200b底面210黏著層
220連接墊25 0增層材料膜
260a接觸洞260b"l妄觸洞
262化學銅層270幹膜
270a導線溝槽圖案270b導線溝槽圖案
280a線路圖案層280b線路圖案層
282a金屬插塞282b金屬插塞
290防焊阻劑層290a開口
290b開口300錫球
說明書第5/8頁
具體實施例方式
請參閱圖8至圖23,其繪示的本發明嵌入式晶片封裝結構的剖面示意 圖。如圖8所示，首先提供一雙面基板100，例如，雙面銅箔基板 (double-sided copper clad laminate, CCU ， 其包括一中間介電層101、 一第一金屬層102設於中間介電層101的第一表面101a上，以及一第二金 屬層104設於中間介電層101的第二表面101b上。中間介電層101可以包 含有玻璃纖維或樹脂等。第一金屬層102及第二金屬層104可以是銅、鐵、 金、鋁等等。
如圖9所示，接著在第一金屬層102及第二金屬層104上分別形成一
千膜106a及106b，例如，光阻，然後利用曝光及顯影等工藝，在千膜106b 中形成一開口 107,暴露出部分的第二金屬層104。開口 107定義出即將形 成在第二金屬層104中的銅窗位置。
如圖IO所示，利用幹膜106a和106b作為刻蝕屏蔽，進行一刻蝕工藝， 經由開口 107刻蝕第二金屬層104,於第二金屬層104中形成一銅窗109。 隨後，將幹膜106a及106b剝除。
如圖ll所示，利用一雷射鑽孔、機械鑽孔或銑刀成型等工藝，經由銅 窗109於中間介電層101中形成一凹穴110。凹穴110是由側壁110a以及 第一金屬層102的表面所定義出來的。
根據本發明的較佳實施例，前述的雷射鑽孔工藝利用的是二氧化碳 (C02)雷射，在適當調整能量之後，使銅其對雷射波長的吸收度低，而使中 間介電層101對雷射波長具有高吸收度。但本發明並不限於二氧化碳雷射， 其它類型的雷射也可以使用，只要可以調整能量，使銅對雷射的吸收度低， 而中間介電層101對雷射具有高吸收度，在進行前述的雷射鑽孔工藝時， 能停在第一金屬層102上，不致於打穿第一金屬層102即可。
如圖12所示，將一晶片200置於凹穴110中，其中晶片200的底面200b 由一黏著層210固定在凹穴110內的第一金屬層102的表面上。黏著層210 可以是具有散熱功能的導熱膠。需注意的是，在本發明的其它實施例中， 晶片也可以直接置放於第一金屬層102的表面上，而不需要使用黏著層210。 晶片200的主動面200a上設有複數個連接墊220，由於無使用膠帶支撐， 因此不會有殘膠問題發生。
此外，本發明的主要技術特徵在於晶片200在操作時所產生的熱，可 經由與其接觸的第一金屬層102,快速的以傳導方式傳至外界。由於銅本身 的導熱能力非常好，因此本發明的封裝體可以比已知技藝的封裝體獲得更 佳的散熱效能。
接著，如圖13所示，於第二金屬層104以及晶片200的主動面200a
上覆蓋一增層材料膜250,如環氧樹脂、ABF增層材料(Ajinomoto Build-Up) 或prepreg (纖維預浸布)等，然後，利用在真空環境下進行壓膜工藝，利 用加熱及加壓，使增層材料膜250填入凹穴110內晶片200與側壁110a之 間的間隙。增層材料膜較佳為ABF,為日本味之素(Ajinomoto)公司所供應， 其為一種常被用在載板製程中作為增層(build-up)的環氧樹脂材料。
本發明的另 一技術特徵在於不需使用傳統的填充膠(underf i 11)來固 定晶片200,而是直接以載板製程中用來作為增層材料的絕緣材，如ABF、 環氧樹脂或prepreg等，利用在真空環境下進行壓膜工藝，直接完成凹穴 IIO填縫的動作，如此可以減少一種材料，並降低熱膨脹係數的差異。
如圖14所示，接著進行一雷射鑽孔工藝，在定位後，以雷射在增層材 料膜250中燒蝕出複數個接觸洞260a及260b,其中接觸洞260a暴露出一 部分的第二金屬層104，接觸洞260b暴露出晶片200的主動面200a上相對 應的連接墊220。此外，取決於不同的增層材料，也可使用曝光、顯影方式 取代雷射鑽孔工藝。
如圖15所示，進行一除膠渣(de-smear)工藝，去除膠渣的同時，也使 增層材料膜250表面粗糙化。前述的除膠渣工藝可以採用等離子(plasma) 方法，然而，傳統的溼製程會受外在影響較多，如槽液濃度、溫度、槽液 壽命影響，因此使用等離子幹製程會有較穩定的品質。
如圖16所示，接下來，進行一無電解鍍銅工藝，在增層材料膜250表 面、接觸洞260a及260b內以及第一金屬層102的表面上形成一化學銅層 262。前述的無電解鍍銅工藝也可使用、踐射(spuUer)方式，採用賊射方法 的好處在於較有選擇性，可只生產單面，品質較為穩定。如圖17所示，然 後在化學銅層262表面上形成一幹膜270,例如，光阻。
如圖18所示，利用曝光及顯影等光刻工藝步驟，在幹膜27Q中形成導 線溝槽圖案"0a及270b,其中，導線溝槽圖案270a暴露出接觸洞260a, 而導線溝槽圖案270b暴露出接觸洞260b。
如圖19所示，接著進行銅電鍍工藝，在導線溝槽圖案270a及270b以 及接觸洞260a及260b內電鍍形成線路圖案(pattern)層280a及280b與金 屬插塞28h及28"。隨後，剝除幹膜270，如圖20所示。此外，可以根 據工藝及設計上的需要，重複圖13至圖20所示的步驟，因應不同設計需 求繼續進行增層。
如圖n所示，在完成線路層280a及280b與金屬插塞282a及282b之 後，接著，於線路圖案層280a及280b表面上塗布一防焊阻劑(solder resist) 層290，然後，如圖22所示，利用曝光及顯影等光刻工藝步驟，在防焊阻 劑層290中形成開口 290a及290b，分別暴露出部分的線路圖案層280a及 280b。最後，於開口 290a及290b內形成錫3泉300。
綜上所述，本發明至少具有以下的特色及優點
(1) 使用雙面基板作為起始材料(starting material),在基板上形成 凹穴110時不需貫穿基板，而是以適當能量的雷射、機鑽或銑刀條件開到 第一金屬層102,晶片直接放在凹穴110內的第一金屬層上，如此一來，芯 片200在操作時所產生的熱，可經由與其接觸的第一金屬層102，直接快速 的以傳導方式傳至外界。
(2) 製造過程中，晶片200的主動面200a上有複數個連接墊22，由 於無使用膠帶，因此不會有殘膠問題發生。
(3) 不使用填充膠來固定凹穴110內的晶片200,而是直接以載板工 藝中用來作為增層材料的增層材料膜250,利用在真空環境下進行壓膜工 藝，直接完成凹穴110填縫的動作，如此可以減少一種材料埋入基板中， 並降低熱膨脹係數的差異。
雖然本發明已以具體實施例揭示，但其並非用以限定本發明，任何本 領域的技術人員，在不脫離本發明的構思和範圍的前提下所作出的等同組 件的置換，或依本發明專利保護範圍所作的等同變化與修飾，皆應仍屬本 專利涵蓋之範疇。
權利要求
1.一種嵌入式晶片封裝結構，其特徵在於該封裝結構包含有一雙面基板，該基板包含有一中間介電層、一第一金屬層設於該中間介電層的第一表面上，一第二金屬層設於該中間介電層的第二表面上；一凹穴，形成在該第二金屬層以及該中間介電層中，且該凹穴的底部為該第一金屬層；一晶片，設置於該凹穴內，該晶片的底面與該第一金屬層熱接觸；一增層材料層，覆蓋在該第二金屬層上以及該晶片的主動面上，且該增層材料層填入該晶片的側邊與該中間介電層之間的間隙；至少一內連結線層，形成在該增層材料層上，並通過至少一接觸插塞與設在該晶片的主動面上的連接墊電氣連結；其中該晶片在操作時所產生的熱，可經由該第一金屬層，直接快速的以傳導方式傳至外界。
2. 如權利要求1所述的嵌入式晶片封裝結構，其特徵在於該中間介 電層包含有玻璃纖維或樹脂。
3. 如權利要求1所述的嵌入式晶片封裝結構，其特徵在於另包含有 一勦著層設於該晶片的底面與該第一金屬層之間。
4. 如權利要求3所述的嵌入式晶片封裝結構，其特徵在於該黏著層 包含有導熱膠。
5. 如權利要求1所述的嵌入式晶片封裝結構，其特徵在於該增層材 料層包含有ABF增層材料、環氧樹脂或纖維預浸布絕緣材。
6. 如權利要求1所述的嵌入式晶片封裝結構，其特徵在於另包含有 一防焊阻劑層，設於該內連結線層上。
7，如權利要求6所述的嵌入式晶片封裝結構，其特徵在於該防焊阻 劑層中具有至少一開口，暴露出部分的該內連結線層，且於該開口內設有
8.如權利要求1所述的嵌入式晶片封裝結構，其特徵在於該晶片是 直接放置在該第一金屬層的表面上。
全文摘要
本發明為一種嵌入式晶片封裝結構，該封裝結構包含有一雙面基板，包含一中間介電層、一第一金屬層設於該中間介電層的第一表面，及一第二金屬層設於該中間介電層的第二表面；一凹穴，形成在該第二金屬層及該中間介電層中，且該凹穴的底部為該第一金屬層；一晶片，設置於該凹穴內，該晶片的底面與該第一金屬層熱接觸；一增層材料層，覆蓋在該第二金屬層上及該晶片的主動面上，且該增層材料層填入該晶片的側邊與該中間介電層之間的間隙；至少一內連結線層，形成在該增層材料層上，並通過至少一接觸插塞與設在該晶片的主動面上的連接墊電氣連結。
文檔編號H01L23/488GK101192586SQ200610146770
公開日2008年6月4日 申請日期2006年11月22日 優先權日2006年11月22日
發明者何信芳, 林賢傑, 江國春, 黃振宏 申請人:南亞電路板股份有限公司