具有測試單元的電子電路的製作方法

2023-05-25 21:51:21 3

專利名稱：具有測試單元的電子電路的製作方法
技術領域：
本發明涉及一種電子電路，其包括多個輸入/輸出(I/O)節點，用於通過互連將所述電子電路與至少另一個電子電路連接；一個測試單元，用於在電子電路的測試模式中測試互連，所述測試單元包括一個具有多個輸入和一個輸出的組合電路，所述組合電路實現一個專用的邏輯功能；在測試模式中與測試單元邏輯連接的I/O節點，其中將I/O節點的第一選擇配置為傳送相應的輸入信號並與組合電路的多個輸入連接；以及一個I/O節點的第二選擇包括第一節點，並將I/O節點的第二選擇配置為傳送相應的輸出信號，第一節點與組合電路的輸出耦合。
如今，電子設備一般包括多個可安裝在印刷電路板上的互連電子電路(例如集成電路、存儲器設備等)。為了確保這些電子設備的結構完整性，電子電路之間的互連必須是可測試的。一種實現此互連測試的標準方法是藉助於IEEE 1149.1標準，即邊界掃描測試(BST)。按照此標準，在通過專用管腳提供給測試接入埠(TAP)控制器的測試信號的控制下的集成於測試接入埠控制器中的狀態機的控制之下，使用專用硬體(諸如移位寄存器)擴展電子電路，BST提供一種通用和增強的測試電子電路互連的方法，該方法導致在很多電子電路中BST的廣泛實現。然而，在某些半導體領域(例如，諸如SDRAM和快速存儲器的存儲器設備領域)中，價格壓力是如此之高以至於BST並不是可接受的解決方案，例如由於電子電路包含的所需專用邊界掃描管腳會導致電路所需要的管腳數量增加，這會使電路非常昂貴。
公開的歐洲專利申請EP 0979418-A1提供了一種在上述半導體領域中用於電子電路互連測試的解決方案，根據開始的段落，該專利公開了一種電子電路。根據歐洲專利申請EP 0979418-A1，所述電子電路提供一種不需要多個附加的專用管腳的、用於測試電子電路互連的配置。所述電路包括一個在多個電路輸入和一個電路輸出之間實現「異或」和「同」功能的測試單元。結果，當將適當的測試模式提供給測試單元時，在測試單元的輸出可測試到輸入側互連中的所有單一固定型故障和互連之間的單橋接故障。
然而，一個缺點是當電子電路具有多個配置為傳送相應的輸出信號的節點時，僅測試了與測試單元輸出連接的節點的互連。為了使剩餘的輸出節點可測試，必須包含附加組合電路，該電路引入專門用於電子設備測試配置的附加區域，從而增加了電子設備的成本。
本發明的其中一個目的在於給根據開始的段落的電子電路提供簡化的輸出互連可測試性。
現在，本發明的目的通過以下方式實現I/O節點的第二選擇還包括在測試模式中通過繞過組合電路的連接與來自I/O節點的第一選擇的I/O節點耦合的第二節點。由於可以測試與輸入節點耦合的輸出節點上的固定型故障，輸入信號到輸出的基本直接布線提供了更直接的互連故障的可檢測性。這特別適用於帶有單故障的電子設備，這是由於來自組合電路第一I/O節點上的輸出信號和來自輸入I/O節點的第二I/O節點上的輸出信號之間的差別使得能夠在第二I/O節點上檢測固定型故障。本發明的另外一個優點是其為具有偶數個與組合電路的輸入耦合的I/O節點的電子設備提供更好的診斷。對於服從歐洲專利申請EP 0979418-A1所公開的電路的設計規則的「異或」和「同」樹而言，輸入的數量必須是奇數以提供完全診斷(例如，在互連中定位固定型故障或橋接故障的功能)，這是因為輸入為偶數時，由於不同的故障導致組合電路產生相同的輸出模式，因此不可能定位一些錯誤。如果存在修復電子設備中的故障互連的需要，那麼良好的診斷覆蓋是很重要的，以避免設備處置以及相關的資金浪費。通過第二I/O節點所獲得的附加測試結果也提供了關於電子電路輸入側上的互連性能的附加信息，這意味著測試配置的診斷得以改進。要指出的是，第二I/O節點最好通過附加門(例如，緩衝器或反相器)與來自I/O節點的第一選擇耦合以避免輸出側上的故障影響輸入側上I/O節點的性能。
如果I/O節點的第二選擇還包括在測試模式中通過繞過組合電路的另一連接與來自I/O節點的第一選擇的另一I/O節點耦合的第三節點，則是一個優點。多個從輸入節點到輸出節點的連接的存在明顯改善了電子電路互連的故障覆蓋，這不僅由於能夠測試更多的互連，而且由於能夠發現與I/O節點的第二選擇耦合的互連之間的橋接故障。
如果通過反相器將第二節點與來自I/O節點的第一選擇的I/O節點連接，並且通過緩衝器電路將第三節點與來自I/O節點的第一選擇的另一I/O節點連接，則是另一個優點。這種配置提供了與來自第二選擇的第一和第二I/O節點以及來自第一選擇的I/O節點和另一I/O節點相聯繫的互連之間的線「與」故障的定位，這是由於一對輸入和輸出I/O節點之間的兩個連接中的僅一個連接中的反相特性提供了門前和門後的橋接「與」故障的檢測。
在本發明的一個實施例中，電子電路包括一個測試控制節點，電子電路配置為響應測試控制節點上測試控制信號的接收而切換到測試模式。
該電子電路的優點在於可通過能快速切換電子電路的功能模式(其中I/O管腳與實現電子電路的期望的功能特性的主單元邏輯連接)和測試模式的單個專用管腳和單信號將電子電路引入測試模式。
在本發明的另一個實施例中，電子電路包括一個在功能模式中與I/O節點邏輯連接的主單元，當通過I/O節點的第一選擇的至少一個子集接收到一個以預定義比特模式形式的測試控制信號時，配置主單元以將電子電路引入測試模式。該配置的優點是通過將一些測試控制電路加入主單元，不需要附加管腳來將電子電路引入測試模式。
現在，通過權利要求6所述的電子電路配置，可實現本發明的另一個目的。這樣的一種配置實現電子電路的嵌入式自測試，這是由於另一個電子電路可用作電子電路的測試設備，這就避免了對昂貴的專用測試設備的需求。
如果將另一個電子電路配置為從I/O節點的第二選擇接收測試結果數據，則是一個優點。這樣，可通過相同的電路實現測試生成和測試評估。
現在，通過權利要求8所述的方法還可實現本發明的另一個目的。與上述現有技術所公開的方法相比，使用這種方法的互連測試提供更好的故障檢測，這是由於更多位於電子電路輸出側的互連故障是可測試的。
以下將結合附圖通過非限制性示例的方式詳細描述本發明，附圖中

圖1示出本發明的一個具有測試單元的電子電路。
圖2a示出本發明的具有測試單元的電子電路所能檢測的一個互連故障。
圖2b示出本發明的具有測試單元的電子電路所能檢測的另一個互連故障。
圖3示出本發明的一個電子電路配置。
在圖1中，電子電路包含多個I/O節點120和130，用於通過互連將電子電路100與至少另一個電子電路(未示出)連接。多個I/O節點可劃分為包括四個I/O節點121-124的I/O節點120的第一選擇和包括五個I/O節點131-135的I/O節點130的第二選擇。I/O節點120的第一選擇可包括輸入節點、雙向節點或兩者的結合，而I/O節點130的第二選擇可包括輸出節點、雙向節點或兩者的結合。在電子電路100的一個測試模式中，多個I/O節點120和130與一個測試單元連接，用於使用另一個電子電路(未示出)測試電子電路100的互連。在實現電子電路100的一個正常模式功能的一個功能模式中，多個I/O節點120和130與一個主單元180連接。測試單元包含實現一個專用邏輯功能(例如，產生一個結果的多輸入異或門或多輸入「同」門)的組合電路160，雖然不是必要的，但最好在單輸出。配置I/O節點120的第一選擇以傳送相應的輸入信號，並將I/O節點120的第一選擇與組合電路160的多個輸入連接，而配置I/O節點130的第二選擇以傳送相應的輸出信號，並且I/O節點130的第二選擇包含與組合電路160的輸出連接的第一I/O節點135。在電子電路100具有單互連故障的情況下，假如互連故障位於通過I/O節點120的第一選擇或通過第一I/O節點135可測試的互連上，並且假如將適當的測試模式供應給組合電路160，則組合電路160確保會檢測到互連故障。
為了改善互連測試覆蓋，分別由來自I/O節點120的第一選擇的I/O節點121-124和來自I/O節點130的第二選擇的I/O節點131-134之間的連接通過邏輯門141-144(諸如緩衝器141和143以及反相器142和144)的交替模式擴展測試單元。需要強調的是，雖然交替緩衝器/反相器模式是優選的，但並不嚴格要求；雖然僅包含緩衝器電路、或反相器、或包含反相器和緩衝器電路混合的模式將缺乏交替模式(見下頁)的一些優點，但它們同樣有效。很明顯正好包含四個輸入節點121-124以及正好五個輸出節點131-135的電子電路100的選擇僅僅是通過非限制性示例的方式；在不脫離本發明教導的前提下，具有其它比值(I/O節點120的第一選擇與I/O節點130的第二選擇的之間的比值)的其它數量的I/O節點也是可能的。此外，雖然要指出的是所有的輸出最好與對應的輸入連接以在電子電路100的輸出側上使故障覆蓋最大化，但不是每個來自I/O節點120的第一選擇的節點都必須與來自I/O節點130的第二選擇的節點連接，反之亦然。
使用對應的I/O節點121-124和I/O節點131-134之間的連接擴展測試單元160的一個重要的附加優點是如果在電子電路100和另一個電子電路(未示出)之間的互連中發生偶數個故障，故障檢測得以改善。在此情況下，故障將在組合邏輯電路160中消除並且從I/O節點135提取的測試結果可能建議電子設備100和另一個電子設備(未示出)之間的所有互連為無故障。然而，多個I/O節點120和多個I/O節點130之間的附加互連提供附加測試結果，如果至少一個與偶數個互連故障相聯繫的互連與多個I/O節點120和多個I/O節點130之間的附加互連相耦合，則能防止測試結果的錯誤評估。
一種適合於圖1所示的測試單元的模式是全0、走步1、全0以及走步0的順序模式。在表1中，為圖1所示的無故障電子電路100列出位於I/O節點131-135的可測試輸出信號，該可測試輸出信號分別由實現「異或」門和「同」門的組合電路160的這種模式產生。
如上述歐洲專利申請EP 9901802中所公開的，可通過幾種已知的方法將電子電路100引入測試模式。當通過至少一些來自I/O節點120的第一選擇的I/O節點接收一個預定義比特模式或一個序列的預定義比特模式時，配置主單元180以將電子電路100切換到測試模式，或者在接收一個測試模式選擇信號時，將主單元120與專用測試控制節點(未示出)耦合以將電子電路100切換到測試模式。作為另一種選擇，可將測試控制節點(未示出)與I/O節點120的第一選擇和I/O節點130的第二選擇直接耦合以響應測試模式選擇信號而將I/O節點與測試單元連接。
現在，參考圖1描述以下附圖。除非明確地另外聲明，否則對應的標號具有相同的意義。如前所述，通過緩衝器141、143和反相器142、144的交替模式將對應的輸入121-124與對應的輸出131-134耦合是有利的。使用這種交替方案的主要原因在於這種配置能夠使用另一個電子電路(未示出)檢測電子電路100的一對互連之間的所謂線「與」短路的相對位置，分別經由一個緩衝器和一個反相器通過I/O節點120的第一選擇和I/O節點130的第二選擇之間的一對連接，所述另一個電子電路是可測試的。當測試中的電路的輸入互連上發生多個故障時，這是特別有利的，因為組合電路160不可能將在輸入側的所有故障定位。此外，如果由於測試時間問題而不得不使用有限組測試向量，那麼組合電路160所提供的測試覆蓋可能不完整。在上述情況中，除了位於電子電路100的輸出側的互連上的明顯的測試覆蓋優點外，本發明的方法也會有助於增加電子設備100的輸入側上的測試覆蓋。需要強調的是，這些情況僅通過非限制性示例的方式選擇的。
圖2a中示意性地示出與I/O節點121和I/O節點122相聯繫的互連之間的線「與」短路170，而圖2b示意性地示出與I/O節點131和I/O節點132相聯繫的互連之間的線「與」短路170。表2示出了對於線「與」短路170的兩個位置而言，線「與」短路170對提供給I/O節點121和122的測試刺激的影響。
很明顯，線「與」短路170的兩個不同的位置(例如在緩衝器141/反相器142對的前面或後面)對於通過I/O節點131和132接收到的測試結果模式有截然不同的影響。對於本領域的技術人員而言，顯而易見的是當用一對反相器或一對緩衝器替代緩衝器141/反相器142對時，這級診斷是不可用的。因此，對於這些配置而言，線「與」短路170的定位是不可行的。
在圖3中，電子電路100的I/O節點120的第一選擇與另一個形成電子電路配置300的電子電路220連接。I/O節點130的第二選擇與一個附加電路240至少部分互連。另一個電子電路220和附加電子電路240可為分離電路或者都可為電子電路200的整體部分。另一個電子電路220可作為測試引擎工作以測試電子設備100和另一個電子設備220之間的互連，這類似於歐洲專利申請EP 0979418-A1中公開的測試配置。此外，本發明的測試配置也提供電子電路100的I/O節點130的第二選擇和附加電子電路240之間互連的互連測試。因此，電子電路配置300實際上包括一個用於電子電路100的互連測試的嵌入式自測試配置。
例如，另一個電子電路220可配備一個可與附加電子電路240共享的邊界掃描電路(boundary scan chain)(未示出)。邊界掃描電路可用於通過I/O節點120的第一選擇將用於選擇電子電路100的測試模式的預定義比特模式和用於測試電子電路100互連的測試模式移入電子電路100。或者，也可通過另一個電子設備220中的控制邏輯(未示出)和電子設備100的專用測試控制節點(未示出)之間的一個連接實現電子設備100的測試模式選擇。測試模式可存儲在專用數據存儲設備中(未示出)，所述專用數據存儲設備可為電子電路200的一部分。也可配置相同的邊界掃描電路以通過I/O節點130的第二選擇接收測試結果數據，由此可見另一個電子電路220和附加電子電路240是電子電路200的一個整體部分。或者，電子電路240可配備一個分離的邊界掃描電路(未示出)。對於本領域的技術人員而言，顯而易見的是在不脫離本發明保護範圍的前提下，也可用數據通信總線替代推薦的邊界掃描配置。
本發明的教導為圖1的電子電路100提供了以下測試方法。
第一步，測試單元與互連邏輯連接；本步驟包括如上所述的電子電路的測試模式的選擇。隨後，另一個電子電路將測試數據置於互連上，並且通過第一I/O節點接收測試結果數據，從而由組合電路160產生從測試數據的修改獲得的測試結果數據。
此外，通過第二I/O節點131從I/O節點130的第二選擇接收另一個測試結果數據，在測試模式中，第二I/O節點131與來自I/O節點120的第一選擇的I/O節點121耦合。這提供了附加的測試覆蓋，這是由於以這種方式提供了關於第二I/O節點131與另一個電子電路(未示出)之間互連的測試結果。
應當注意，上述實施例是說明而非限制了本發明，本領域的技術人員可在不脫離所附權利要求的範圍的前提下設計出許多備選實施例。在權利要求中，置於括號內的任何標號均不應解釋為限制了權利要求。「包括」一詞不應排除在權利要求中提到的以外的元件或步驟的存在。元件之前的詞「一個」並不排除多個這種元件的存在。在列舉了若干設備的設備權利要求中，若干這些設備可由同一個硬體或硬體的同一項目來實現。在相互不同的從屬權利要求中引用的一些措施並不表示這些措施不能結合起來使用。
權利要求
1.一種電子電路，包括多個I/O節點，用於通過互連將所述電子電路與至少另一個電子電路連接；測試單元，用於在所述電子電路的測試模式中測試互連，所述測試單元包括具有多個輸入和一個輸出的組合電路，所述組合電路實現專用的邏輯功能；所述I/O節點在所述測試模式中與所述測試單元邏輯連接，其中配置所述I/O節點的第一選擇以傳送相應的輸入信號，並將所述I/O節點的第一選擇與所述組合電路的多個輸入連接；以及所述I/O節點的第二選擇包括第一I/O節點，並配置所述I/O節點的第二選擇以傳送相應的輸出信號，第一I/O節點與所述組合電路的輸出連接；其特徵在於I/O節點的第二選擇還包括在所述測試模式中通過繞過所述組合電路的連接與來自I/O節點的第一選擇的I/O節點耦合的第二I/O節點。
2.如權利要求1所述的電子電路，其特徵在於I/O節點的第二選擇還包括在所述測試模式中通過繞過所述組合電路的另一個連接與來自I/O節點的第一選擇的另一個I/O節點耦合的第三I/O節點。
3.如權利要求2所述的電子電路，其特徵在於第二I/O節點通過緩衝器電路與來自I/O節點的第一選擇的I/O節點耦合，並且第三I/O節點通過反相器與來自I/O節點的第一選擇的另一個I/O節點連接。
4.如權利要求1所述的電子電路，其特徵在於所述電子電路包括測試控制節點，配置所述電子電路以響應所述測試控制節點上測試控制信號的接收而切換到所述測試模式。
5.如權利要求1所述的電子電路，其特徵在於所述電子電路包括在所述電子電路的一個功能模式中與所述I/O節點邏輯連接的一個主單元，當通過I/O節點的第一選擇的至少一個子集接收到以預定義比特模式形式的測試控制信號時，配置所述主單元以將所述電子電路引入所述測試模式。
6.一種電子電路配置，包括一個如權利要求4或5所述的電子電路；以及另一個電子電路；所述電子電路與所述另一個電子電路互連；其特徵在於配置所述另一個電子電路以向所述電子電路提供所述測試控制信號並向I/O節點的第一選擇提供用於測試所述互連的測試模式。
7.如權利要求6所述的電子電路配置，其特徵在於配置所述另一個電子電路以從I/O節點的第二選擇接收測試結果數據。
8.一種用於測試在一個電子電路和另一個電子電路之間的互連的方法，所述電子電路包括多個I/O節點，用於通過所述互連將所述電子電路與所述另一個電子電路連接；測試單元，用於在所述電子電路的測試模式中測試所述互連，所述測試單元包括具有多個輸入和一個輸出的組合電路，所述組合電路實現專用邏輯功能；在所述測試模式中所述I/O節點與所述測試單元邏輯連接，其中配置所述I/O節點的第一選擇以傳送對應的輸入信號並將所述I/O節點的第一選擇與所述組合電路的多個輸入連接；以及所述I/O節點的第二選擇包括第一I/O節點，並將所述I/O節點的第二選擇配置為傳送對應的輸出信號，第一I/O節點與所述組合電路的輸出連接，所述方法包括以下步驟將所述測試單元與所述互連邏輯連接；所述另一個電子電路將測試數據置於所述互連上；以及通過第一I/O節點接收測試結果數據；其特徵在於所述方法還包括通過第二I/O節點從I/O節點的第二選擇接收另一個測試結果數據的步驟，第二I/O節點在所述測試模式下通過繞過所述組合電路的連接與來自I/O節點的第一選擇的I/O節點耦合。
全文摘要
本發明提供了一種用於測試電子電路(100)和另一個電子電路的互連的測試配置。配置一個I/O節點(120)的第一選擇以在電子電路(100)的一個功能模式中接收輸入數據，並在電子電路(100)的測試模式中將I/O節點的第一選擇與一個測試單元連接。測試單元包括一個用於實現一個多輸入異或門或同或門的組合電路(160)。測試單元也通過邏輯門(141－144)提供I/O節點(120)的第一選擇和I/O節點(130)的第二選擇之間的互連。這些互連增加了電子設備(100)的互連測試覆蓋，這是由於與另一個電子電路的互連也變為可測試的，另一個電子電路與I/O節點(131－134)相聯繫。
文檔編號H01L21/822GK1666110SQ03815755
公開日2005年9月7日 申請日期2003年6月20日 優先權日2002年7月8日
發明者L·M·A·范德羅格特, F·G·M·德永 申請人:皇家飛利浦電子股份有限公司