可重新配置的邏輯電路的製作方法

2023-04-28 00:35:31 2

專利名稱：可重新配置的邏輯電路的製作方法
技術領域：
本發明涉及可重新配置的邏輯電路。
背景技術：
近年來，已經做出了積極的研究以便開發利用電子自旋自由度的 自旋電子設備。正在進行數目日益增多的基於隧道磁阻(TMR)的開 發，並且這些開發現在正被應用於磁隨機訪問存儲器，硬碟驅動器 (HDD)的再現頭等。另外，組合半導體和磁材料的自旋電晶體得到 了關注。
所提出的自旋電晶體的典型例子包括擴散自旋電晶體(也稱為 Mark Johnson型)，自旋軌道控制自旋電晶體(也稱為Supriyo Datta 型)，自旋閥電晶體，單電子自旋電晶體和共振自旋電晶體。
還提出了一種MOS結構的自旋電晶體，該MOS結構具有由磁 材料製成的源極和漏極，並且具有形成在溝道和漏極之間的點接觸。 這種點接觸具有引起自旋極化電子的量子效應的大小，並且具有比溝 道阻抗高得多的阻抗。溝道和漏極之間的層間阻抗是確定漏電流的磁 化相關性的主要因素。因此，採用這種自旋電晶體，可以獲得較高的 磁阻率(MR率)。
另外，存提出了一種可重新配置的邏輯電路，其包括形成基本邏 輯門諸如AND門和OR門的MRAM和MOSFET的組合。通過使用 這些基本的邏輯門改變每個MRAM的存儲狀態，可重新配置邏輯電路可以控制這些邏輯門的有效和無效。在可重新配置邏輯電路中，可 以在硬體形成之後對電路的邏輯進行改變。因此，可以消除缺陷，並 且可以通過重新配置邏輯電路來提供學習功能。
基於當今的半導體技術開發的可重新配置邏輯電路之一是被稱
為FPGA (場可編程門陣列)的集成電路。FPGA在內部SRAM存儲 器中存儲信息。根據存儲在存儲器內的信息的內容，FPGA控制可重 新配置邏輯電路的邏輯和布線連接。隨著以軟體改變邏輯，可以在硬 件形成之後對電路進行改變。因此，現在日益增多地釆用這種技術， 以便以較低的成本快速生產日益精密的集成電路。
查找表電路是這樣的電路，它具有存儲在存儲器內的邏輯，並且 根據存儲在存儲器內的內容產生輸出。包括這種查找表電路的邏輯電 路是可以應對任何邏輯的可重新配置邏輯電路。然而，由於這種邏輯 電路包括大量元件，因此難以使用這些邏輯電路實現高度集成(見 JP-A 2007-184959(KOKAI)和美國專利No. 7，019，557 )。
在以半導體CMOS技術生產查找表電路的情況下，SRAM被用 作存儲信息的存儲器。結果，查找表電路中的元件數目變大了。另外， 在這種查找表電路中使用的多路復用器需要大量的元件。因此，查找 表電路的電路尺寸變得非常大，並且成為阻礙高度集成的因素之一。 另外，SRAM是易失性存儲器，當關閉電源時它丟失信息，並且每次 打開電源時，必須寫入存儲在外部存儲器內的信息。這導致處理電源 激活時所需的麻煩且費時的處理。還必須確保外部存儲器在關閉電源 時存儲信息，並且外部存儲器需要更大的功耗和容量。這是阻礙高度 集成和整個系統的功耗減少的因素之一。
在通常用在FPGA中的4到1查找表電路的情況下，元件數目 大約為166。在這些元件中，SRAM佔大約96個元件。查找表電路是 每個FPGA中的基本電路。因此，如果減小晶片中大量包含的每個查 找表電路中的元件數目，可以實現更高的集成度
發明內容
鑑於這些情況做出本發明，其一個目的是提供一種可以實現高集 成度的可重新配置邏輯電路。
根據本發明的一個方面的可重新配置邏輯電路包括能夠單獨傳 輸控制數據的多個控制線；包括多個自旋MOSFET和一個選擇部分 的多路復用器，每個自旋MOSFET具有包含磁材料的源極和漏極， 所述選擇部分包括多個MOSFET，並且基於從控制線傳輸的控制數 據，從多個自旋MOSFET中選擇一個自旋MOSFET;確定電路，確 定由所述選擇部分選擇的所選擇的自旋MOSFET的源極和漏極的磁 材料的磁化處於第一狀態還是與第一狀態不同的第二狀態，確定電路 輸出確定結果；第一寫電路，其通過提供在所選擇的自旋MOSFET 的源極和漏極之間流動的寫電流，將所選擇的自旋MOSFET的源極 和漏極的磁材料的磁化置於第二狀態；和第二寫電路，其通過提供在 所選擇的自旋MOSFET的源極和漏極之間流動的寫電流，將所選擇 的自旋MOSFET的源極和漏極的磁材料的磁化置於第 一狀態。


圖1是根據第一實施例的可重新配置邏輯電路的查找表電路的 電路圖2示出了圖l所示的邏輯電路中的多路復用器的導電狀態； 圖3是傳統的自旋MOSFET的透視圖4是示出了根據第一實施例的比較器和電流源的具體實例的 電路圖5是示出了根據第一實施例的參考部分的第一個具體實例的 電路圖6是示出了根據第一實施例的參考部分的第二個具體實例的 電路圖7是示出了根據第一實施例的參考部分的第三個具體實例的 電路圖8是示出了根據第一實施例的參考部分的第四個具體實例的電路圖9是示出了在根據第一實施例的邏輯電路上執行的模擬的結 果的圖10是示出了根據第二實施例的比較器和電流源的具體實例的 電路圖11示出了根據第三實施例的可重新配置邏輯電路； 圖12是根據第四實施例的可重新配置邏輯電路的電路圖； 圖13是示出了根據第四實施例的比較器和電流源的具體實例的 電路圖14是示出了根據第四實施例的參考部分的第一個具體實例的 電路圖15是示出了根據第四實施例的參考部分的第二個具體實例的 電路圖16是示出了根據第四實施例的參考部分的第三個具體實例的 電路圖17是示出了根據第四實施例的參考部分的第四個具體實例的 電路圖18是根據第五實施例的可重新配置邏輯電路的電路圖； 圖19是示出了根據第五實施例的參考部分的第一個具體實例的 電路圖20是示出了根據第五實施例的參考部分的第二個具體實例的 電路圖21是示出了根據第五實施例的參考部分的第三個具體實例的 電路圖22是根據第六實施例的可重新配置邏輯電路的電路圖； 圖23是示出了根據第六實施例的參考部分的第一個具體實例的 電路圖24是示出了根據第六實施例的參考部分的第二個具體實例的 電路圖；和圖25是示出了根據第六實施例的參考部分的第三個具體實例的 電路圖。
具體實施例方式
下面是參考附圖對本發明的實施例的詳細描述。應當注意，這些 附圖僅是示意性的，並且部件大小，電壓，時間周期長度，組件之間 的大小比例，電壓比例，時間間隔都與實際不相同。另外，某些組件 在附圖中具有不同的大小和比例。 (第一實施例)
參考圖l到9，描述了根據本發明的第一實施例的可重新配置邏 輯電路。本實施例的可重新配置邏輯電路具有查找表電路，並且圖1 示出了該查找表電路。根據本實施例的查找表電路l包括多路復用器 10，電流源30和32，參考部分40，比較器50和寫電路60。
本實施例的多路復用器10是8到1多路復用器，其包括3個控 制線D。， Di和D2, 8個n型自3走MOSFET llo到和117， 4個n型 MOSFET 12。到123, 2個n型MOSFET 13。到和1315 n型MOSFET 14， 3個反相器15Q, 15i和152，以及3個反相控制線BDG， BDi和 BD2。
每個反相器15i (i-0， l或2)具有連接到控制線Dj的輸入端， 以及連接到反相控制線BDi的輸出端。因此，流過反相控制線BDj的 控制信號是流過控制線Dj的控制信號的反相控制信號。
8個自旋MOSFET 11。到117具有通過MOSFET 14連接到地電 源GND的各自的源極。時鐘信號CLK輸入到MOSFET 14的柵極。 4個自旋MOSFET 11。， 112， 114和116具有連接到反相控制線BD。 的各自的柵極，並且4個自旋MOSFET lh， 113， 115和117具有連 接到控制線Do的各自的柵極。
2個自旋MOSFET 11。和lb具有連接到MOSFET 12。的源極的 各自的漏極，2個自旋MOSFET 112和113具有連接到MOSFET 12i 的源極的各自的漏極，2個自旋MOSFET 114和115具有連接到MOSFET 122的源極的各自的漏極，並且2個自旋MOSFET 116和117 具有連接到MOSFET 123的源極的各自的漏極。
2個MOSFET 12o和122具有連接到反相控制線BDi的各自的柵 極，並且2個MOSFET 12!和123具有連接到控制線Di的各自的柵極。 2個MOSFET 12。和12i具有連接到MOSFET 13。的源極的各自的漏 極，並且2個MOSFET 122和123具有連接到MOSFET 13i的源極的 各自的漏極。
MOSFET 13。具有連接到反相控制線BD2的柵極和連接到比較 器50的第一輸入端INi的漏極。MOSFET 13i具有連接到控制線D2 的柵極和連接到比較器50的第一輸入端INi的漏極。
在具有這種結構的多路復用器10中，當時鐘信號CLK為"H" 電平時，3個控制線Dn， Dt和D2的電勢電平被控制為從8個自旋 MOSFET 110到117中選擇自旋MOSFET。通過選擇的自4t MOSFET，比較器50的第一輸入端IN!和地電源GND可被電連接。 例如，如果時鐘信號CLK為"H"電平，MOSFET 14導通，並且8個 自旋MOSFET lln到117的源極為地電勢電平。如果在該情況下3個 控制線D。， Di和Dz全部為高電勢電平，則比較器50的第一輸入端 INi僅通過圖2中的虛線所示的路徑，或經由通過MOSFET 13" MOSFET 123和自旋MOSFET 117的路徑被電連接到地電源GND。 因此，僅選擇自旋MOSFET 117，並且在該情況下MOSFET 117電連 接到比較器50的第一輸入端IN^
圖3示出了典型的自旋MOSFET的結構。在該自旋MOSFET 中，例如，在n型矽襯底102上彼此相距一定距離地形成由MgO制 成的一對隧道絕緣膜104。在2個隧道絕緣膜104中的一個上形成第 一磁性膜106，利用具有固定磁化方向120a的CoFeB磁性層來形成 該第一磁性膜106。在2個隧道絕緣膜104的另一個上形成第二磁性 膜108，利用具有可變磁化方向120b的CoFeB磁性層(磁化自由層) 形成該第二磁性膜108。在矽襯底102的2個隧道絕緣膜104之間的 部分上形成由Si02，高k材料(高電介質材料)等製成的柵絕緣膜
13110。在柵絕緣膜110上形成由CoFeB等製成的柵電極112。在該自 旋MOSFET中，第一磁性膜106和第二磁性膜108中的一個作為源 極，並且第一磁性膜106和第二磁性膜108中的另一個作為漏極。當 在柵電極112上施加柵電壓時，自旋極化電流122從源極流到漏極。 因此，內部磁性部件106和108的磁化方向為兩個自旋狀態中的一個 平行狀態和反平行狀態。這兩個狀態下的阻抗值不同。在自旋 MOSFET中，在平行狀態中以Rp表示當在柵112上施加"H"電平電 壓時觀察到的源極和漏極之間的阻抗，並且在反平行狀態中以Rap表 示該阻抗。在自旋MOSFET中的磁阻改變率MR是(RAP - Rp ) /Rp 的情況下，本實施例實現MR- 1000。/。。由於除非在源極和漏極之間 提供寫電流以便反轉磁化自由層108的自旋狀態，否則自旋狀態保持 在平行狀態或反平行狀態，因此提供了存儲器功能。在上面的描述中， 兩個自旋狀態是平行狀態和反平行狀態，但是它們不限於平行狀態和 反平行狀態，只要在兩個狀態間自旋MOSFET的阻抗值不同即可。
由於自旋MOSFET通常具有如上所述的存儲器功能，因此本實 施例的多路復用器10包括存儲器功能。
為了實現本實施例的多路復用器10中的每個自旋MOSFET 11。 到117的阻抗的大幅改變，每個自旋MOSFET 11。到117的柵極長度 Ls和柵極寬度Ws之間的比(-LsAVs)優選地高於每個n型MOSFET 120到123，13和13i的柵極長度L和柵極寬度W之間的比(-LAV)， 以便增加操作裕度。
具有3個控制線D。， Di和D2，本實施例的多路復用器10被形 成為包括8( =23)個自旋MOSFET， 6個MOSFET和3個反相器的 8到1多路復用器。同樣，在控制線的數目是n的情況下，可以用2n 個自旋MOSFET, (2n-2)個MOSFET和n個反相器形成2"到1 多路復用器。
在本實施例的多路復用器10中，自旋MOSFET 11。到117和 MOSFET 12n到123， 13。和13i之間的上述連接中的源極和漏極可被 交換。再次參考圖1，描述電流源30和32，參考部分40，比較器50 和寫電路60。
電流源30從比較器50的第一輸入端IK給所選擇的自旋 MOSFET提供電流。電流源32從比較器50的第二輸入端1]\2給參考 部分40提供電流。
比較器50對當電流源30從第一輸入端IN,給所選擇的自旋 MOSFET提供電流時在第一輸入端INi觀察到的電勢和當電流源32 從第二輸入端IN2給參考部分40提供電流時在第二輸入端1]\2觀察到 的電勢進行比較。通過這樣做，比較器50讀取以3個控制線D。， Di 和D2的輸入信號所選擇的自旋MOSFET的阻抗值，並且確定選擇的 自旋MOSFET的自旋狀態。如果選擇的自旋MOSFET的自旋狀態是 平行狀態(或阻抗值為低)，則比較器50向比較器50的輸出端OUT 輸出高電壓電平"H"。如果選擇的自旋MOSFET的自旋狀態是反平 行狀態(或阻抗值為高)，則比較器50輸出低電壓電平"L"。
圖4示出了比較器50和電流源30和32的具體實例。在這個例 子中比較器50具有差分放大器電路52。差分放大器電路52包括p型 MOSFET 52a和52b以及n型MOSFET 52c， 52d和52e。 p型MOSFET 52a具有連接到電源電壓Vdd的源極，以及彼此連接並且連接到n型 MOSFET 52c的漏極的柵極和漏極。p型MOSFET 52b具有連接到電 源電壓Vdd的源極，連接到p型MOSFET 52a的柵極的柵極，以及 連接到n型MOSFET 52d的漏極的漏極。n型MOSFET 52c具有連 接到第二輸入端IN2的柵極，以及連接到n型MOSFET 52e的漏極的 源極。n型MOSFET 52d具有連接到第一輸入端的柵極，以及連 接到n型MOSFET 52e的漏極的源極。n型MOSFET 52e具有接收 時鐘信號CLK的柵極，並且具有接地的源極。n型MOSFET 52d的 漏極連接到輸出端OUT。
在本實施例中，如圖4所示，以p型MOSFET 30a形成電流源 30，並且以p型MOSFET 32a形成電流源32。 p型MOSFET 30a具 有連接到電源電壓Vdd的源極，連接到比較器50的第一輸入端I 的漏極，以及通過反相器33接收時鐘信號CLK的柵極。p型MOSFET 32a具有連接到電源電壓Vdd的源極，連接到比較器50的第二輸入 端IN2的漏極，以及通過反相器33接收時鐘信號CLK的柵極。
參考部分40被設計為當從電流源32提供電流時，在比較器50
的第二輸入端IN2處產生恆定電勢。
寫電路60包括第一寫單元61和第二寫單元62，該第一寫單元 61將數據"l"寫入以3個控制線D。， D!和D2的輸入信號選擇的自旋 MOSFET，或將該自旋MOSFET的源極和漏極的磁體的磁化方向從 反平行狀態轉換為平行狀態(或保持在平行狀態原樣不動)，該第二 寫單元62將數據"0"寫入以3個控制線D。， Di和D2的輸入信號選擇 的自旋MOSFET,或將該自旋MOSFET的源極和漏極的磁體的磁化
在寫之前將要讀出存儲在自旋MOSFET內的數據的情況下，將會保 持相同的狀態，寫電路60不需要執行寫。
第一寫單元61包括寫電流源極61a， p型MOSFET 61b， n型 MOSFET 61c和寫電流漏極61d。在第一寫單元61中，電流通過p 型MOSFET 61b，多路復用器10和n型MOSFET 61c從寫電流源極 61a流到寫電流源極61d。 p型MOSFET 61b具有連接到寫電流源極 61a的源極，接收用於寫數據"l"的寫信號SW1的反相信號BSW1的 柵極，和連接到自旋MOSFET llo到117的源極的漏極。11型MOSFET 61c具有連接到比較器50的第一輸入端的漏極，接收寫信號SW1 的柵極和連接到寫電流漏極61d的源極。
第二寫單元62包括寫電流源極62a， p型MOSFET 62b， n型 MOSFET 62c和寫電流漏極62d。在第二寫單元62中，電流通過p 型MOSFET 62b，多路復用器10和n型MOSFET 62c從寫電流源極 62a流到寫電流漏極62d。 p型MOSFET 62b具有連接到寫電流源極 62a的源極，接收寫信號SW0的反相信號BSW0的柵極，和連接到 比較器50的第一輸入端INt的漏極。n型MOSFET 62c具有連接到 寫電流漏極62d的源極，接收用於寫數據"0"的寫信號SW0的柵極，
16和連接到自旋MOSFET llo到117的源極的漏極。在本實施例中，當 操作第一和第二寫單元61和62中的一個時，時鐘信號CLK為"L" 電平，並且圖l所示的n型MOSFET14為OFF狀態。
在具有上述結構的本實施例中，第一寫單元61具有從自旋 MOSFET的漏極流到自旋MOSFET的源極的電子，並且第二寫單元 62具有從自旋MOSFET的源極流到自旋MOSFET的漏極的電子。 因此，每個自旋MOSFET的漏極的磁體的磁化方向不可改變，而本 實施例中源極的磁體的》茲化方向可以改變。在另一方面，在寫數據
態切換為反平行狀態的情況下，與本實施例的情形相反，自旋 MOSFET的漏極的》茲體的磁化方向可以改變，而源極的》茲體的》茲化 方向不可改變。
在具有上述結構的本實施例中，控制數據被傳輸到控制線Do到 D2,以便選擇自旋MOSFET llo到117中的一個。隨著在該情況下時 鍾信號CLK從"L，，電平轉換到"H"電平，電流源30和32的p型 MOSFET 30a和30b導通。電流隨即從電流源30流到所選擇的自旋 MOSFET。同時，電流從電流源32流到參考部分40。比較器50隨 即對第一輸入端I&處的電勢和第二輸入端IN2處的電勢進行比較， 並且確定所選擇的自旋MOSFET的自旋狀態。從比較器50的輸出端 OUT輸出相應於確定的自旋狀態的數據。更具體地，如果選擇的自旋 MOSFET的源極和漏極的磁體的磁化方向處於平行狀態(存儲在自 旋MOSFET內的數據為"1")，則從輸出端OUT輸出高電壓電平"H"。 如果選擇的自旋MOSFET的源極和漏極的磁體的磁化方向處於反平 行狀態(存儲在自旋MOSFET內的數據為"0")，則從輸出端OUT 輸出低電壓電平"L"。
在本實施例中，比較器50通過讀取由自旋MOSFET內的電流 流動引起的電壓來確定自旋狀態。取代比較器50，可以採用通過讀取 當電壓被施加到自旋MOSFET時流動的電流來確定自旋狀態的比較在本實施例中，當時鐘信號CLK為"H"電平時，比較器50確定 選擇的自旋MOSFET的自旋狀態，並且輸出反映自旋狀態的電壓。 然而，可以採用僅當時鐘信號CLK從"L"電平轉換為"H"電平時確定 自旋狀態的比較器。
接著，描述本實施例中使用的參考部分40的具體實例。圖5示 出了參考部分40的第一個具體實例。第一個具體實例的參考部分40 包括串聯連接的n型MOSFET 41a, n型MOSFET 41b和n型自方走 MOSFET 41c。 MOSFET 41a具有連接到比較器50的第二輸入端IN2 的漏極，以及連接到MOSFET 41b的漏極的源極，而電源電壓Vdd 施加到柵極。MOSFET 41b具有連接到自旋MOSFET 41c的漏極的 源極，電源電壓Vdd施加到柵極。自旋MOSFET 41c具有接地的源 極，電源電壓Vdd施加到柵極。
在第一個具體實例的參考部分40中，如果自旋MOSFET 41c的 自旋狀態處於反平行狀態，則使自旋MOSFET 41c的柵極寬度為圖1 所示的自旋MOSFET 11。到117中的每一個的柵極寬度的{ (2 + MR) /2}倍，由此使得自旋MOSFET 41c的阻抗變為等於如下兩個阻抗值 的中間值，所述兩個阻抗值是當自旋MOSFET 11。到117中的每一 個的自旋狀態為平行狀態時觀察到的阻抗值，以及當自旋MOSFET 110到117中的每一個的自旋狀態為反平行狀態時觀察到的阻抗值。
此處，自旋MOSFET 41c的柵極長度與自旋MOSFET llo到117 的柵極長度相同，並且MR表示自旋MOSFET 41c和自旋MOSFET 110到117中的磁阻變化率。每個n型MOSFET 41a和41b具有與圖 1所示的多路復用器10的n型MOSFET 12。到123， 13。和13!中的每 一個相同的ON阻抗。
在第一個具體實例的參考部分40中，如果自旋MOSFET41c的 自旋狀態是平行狀態，那麼，優選地，自旋MOSFET 41c具有與自旋 MOSFET 11。到117中的每一個相同的柵極寬度，但是具有是每個自 旋MOSFET 11。到117的柵極長度的{ (2 + MR) /2}倍的柵極長度。 以這種配置，自旋MOSFET41c的阻抗變為等於如下兩個阻抗值的中間值，所述兩個阻抗值是當自旋MOSFET 11。到117中的每一個的 自旋狀態為平行狀態時觀察到的阻抗值，以及當自旋MOSFET 11。 到117中的每一個的自旋狀態為反平行狀態時觀察到的阻抗值。
圖6示出了參考部分40的第二個具體實例。第二個具體實例的 參考部分40包括串聯連接的n型MOSFET 41a和42b,並聯連接的 n型自旋MOSFET 42c和42d。 MOSFET 42a具有連接到比較器50 的第二輸入端IN2的漏極，以及連接到MOSFET 42b的漏極的源極， 且電源電壓Vdd施加到柵極。MOSFET 42b具有連接到自旋 MOSFET 42c和42d的漏極的源極，且電源電壓Vdd施加到4冊極。 每個自旋MOSFET 42c和42d具有接地的源極，且電源電壓Vdd施 加到柵極。
在第二個具體實例的參考部分40中，自旋MOSFET 42c的自旋 狀態為平行狀態，並且自旋MOSFET 42d的自旋狀態為反平行狀態。 使每個自旋MOSFET 42c和42d的柵極寬度近似為圖1所示的每個 自旋MOSFET 11。到117的柵極寬度的一半，而每個自旋MOSFET 42c和42d的柵極長度與每個自旋MOSFET 11。到117的柵極長度相 同。在這個具體實例中，每個n型MOSFET 42a和42b具有與圖1 所示的多路復用器10的n型MOSFET 12。到123， 13。和13i中的每 一個相同的ON阻抗。
圖7示出了參考部分40的第三個具體實例。第三個具體實例的 參考部分40包括串聯連接的n型MOSFET 43a和43b，串聯連接的 n型自旋MOSFET 43c和43d，串聯連接的n型自旋MOSFET 43e 和43f。 MOSFET 43a具有連接到比較器50的第二輸入端IN2的漏極， 連接到MOSFET 43b的漏極的源極，且電源電壓Vdd施加到柵極。 MOSFET 43b具有連接到自旋MOSFET 43c和43e的漏極的源極， 電源電壓Vdd施加到柵極。自旋MOSFET 43c具有連接到自旋 MOSFET 43d的漏極的源極，電源電壓Vdd施加到柵極。自旋 MOSFET 43d具有接地的源極，電源電壓Vdd施加到柵極。自旋 MOSFET 43e具有連接到自旋MOSFET 43f的漏極的源極，電源電壓
19Vdd施加到柵極。自旋MOSFET43f具有接地的源極，電源電壓Vdd 施加到柵極。以這種布置，串聯的n型自旋MOSFET 43c和43d與 串聯的n型自旋MOSFET 43e和43f並聯連接。
在第三個具體實例的參考部分40中，每個自旋MOSFET43c， 43d， 43e和43f的柵極寬度和柵極長度與圖1所示的每個自旋 MOSFETll。到117的柵極寬度和柵極長度相同。自旋MOSFET43c， 43d， 43e和43f中的兩個的自3走狀態為平行狀態，並且另外兩個的自 旋狀態為反平行狀態。在這個具體實例中，每個n型MOSFET 43a 和43b具有與圖1所示的多路復用器10的n型MOSFET 12。到123， 130和13i中的每一個相同的ON阻抗。
圖8示出了參考部分40的第四個具體實例。以電阻44形成第四 個具體實例的參考部分40，電阻44具有連接到比較器50的第二輸入 端IN2的一端，且另一端接地。優選地，電阻44的阻抗值與如下阻抗 值相同，所述阻抗值是連接到比較器50的第一輸入端INi的兩個n 型MOSFET 13。和13i中的 一個，4個n型MOSFET 12。和123中的 一個和圖1所示的自旋MOSFET 110到117中的一個串聯連接時觀察 到的阻抗值。換言之，優選地，電阻44的阻抗值近似為RDS。 + RDS1 + (Rp + RAP)/2，其中RDSo表示其柵極上施加了"H，，電平電壓的n 型MOSFET 13c的源極和漏極之間的阻抗，其中Rj^表示其柵極上 施加了"H"電平電壓的n型MOSFET 12o的源極和漏極之間的阻抗， Rp表示當該自旋MOSFET的自旋狀態為平行狀態時觀察到的源極和 漏極之間的阻抗，並且Rap表示當拔自旋MOSFET的自旋狀態為反 平行狀態時觀察到的源極和漏極之間的阻抗。
如上所述，根據本實施例，基於輸入到控制線中的控制數據選擇 自旋MOSFET。電流源30給選擇的自旋MOSFET提供電流，而電 流源32給參考部分40提供電流。比較器50基於在比較器50的輸入 端處產生的電勢，確定選擇的MOSFET的自旋狀態。然後查找表電 路l輸出相應於該自旋狀態的值。根據本實施例，可以形成具有查找 表電路1的可重新配置邏輯電路。圖9示出了在根據本實施例的查找表電路1上執行的模擬的結 果。在該才莫擬過程中在查找表電路1內，自旋MOSFET 110， lh和 113為平行狀態，並且自旋MOSFET 112為反平行狀態。
在圖9所示的模擬結果中，在時刻tO和時刻tl之間的時間段期 間，輸入到控制線DD， Di和D2的所有控制數據為"L"。因此，選擇 了自旋MOSFET llo，並且從比較器50的輸出端OUT輸出數據"H"。
在時刻tl和時刻t2之間的時間段期間，僅有輸入到控制線Do 的控制數據為"H"，並且輸入到其他控制線Di和D2的控制數據為 "L"。因此，選擇了自旋MOSFET lln並且從比較器50的輸出端 OUT輸出數據"H"。在時刻t2和時刻t3之間的時間段期間，僅有輸 入到控制線Di的控制數據為"H"，並且輸入到其他控制線Do和D2的 控制數據為"L"。因此，選擇自旋MOSFET112，並且從比較器50的 輸出端OUT輸出數據"L"。在時刻t3和時刻t4之間的時間段期間， 僅有輸入到控制線D2的控制數據為"L",並且輸入到其他控制線Do 和Di的控制數據為"H"。因此，選擇自旋MOSFET113，並且從比較 器50的輸出端OUT輸出數據"H"。在時刻t4和時刻t5之間的時間 段期間，輸入到控制線Do， Di和D2的所有控制數據返回"L"。因此， 選擇自旋MOSFET 110，並且從比較器50的輸出端OUT輸出數據 "H，，o
如從圖9所示的模擬結果可見，根據本實施例的查找表電路1 恰當地工作。在圖9所示的模擬中，圖4所示的時鐘信號CLK固定 為"H"電平。然而，更優選地是在任何適當的時候將時鐘信號CLK置 於"L"電平以便降低功耗。
如果n型MOSFET和n型自旋MOSFET的總數被設置為元件 數目，則本實施例的查找表電路可以具有比包括n型MOSFET但不 包括任何n型自旋MOSFET的查找表電路內的元件數目少得多的元 件數目。因此，可以製造能夠實現更高集成度或功耗量更低的可重新 配置邏輯電路。
(第二實施例)
21現在參考圖10，描述根據本發明的第二實施例的可重新配置邏 輯電路。除了以圖10所示的電流源30A和32A代替電流源30和32 之外，本實施例的可重新配置邏輯電路與圖l所示的第一實施例的可 重新配置邏輯電路相同。本實施例的多路復用器，參考部分，比較器 和寫電路與圖l所示的第一實施例的可重新配置邏輯電路的多路復用
器IO，參考部分40，比較器50和寫電路60相同。
以串聯連接的2個p型MOSFET 30a和30b形成電流源30A。 p 型MOSFET 30a具有連接到電源電壓Vdd的源極，以及連接到p型 MOSFET 30b的源極的漏極，時鐘信號CLK的反相信號被輸入到柵 極。p型MOSFET 30b具有連接到比較器50的第一輸入端的漏 極，時鐘信號CLK的反相信號被輸入到柵極。以這種布置，當"L" 電平時鐘被輸入到p型MOSFET 30a和30b的柵極時，電流源30A 通過比較器50的第一輸入端I&從電源電壓Vdd給選擇的自旋 MOSFET提供電流。
以串聯連接的2個p型MOSFET 32a和32b形成電流源32A。 p 型MOSFET 32a具有連接到電源電壓Vdd的源極，以及連接到p型 MOSFET 32b的源極的漏極，時鐘信號CLK的反相信號被輸入到柵 極。p型MOSFET 32b具有連接到比較器50的第二輸入端1]\2的漏 極，時鐘信號CLK的反相信號被輸入到柵極。以這種布置，當"L" 電平時鐘被輸入到p型MOSFET 32a和32b的柵極時，電流源32A 通過比較器50的第二輸入端IN2從電源電壓Vdd給參考部分40提供 電流。
在本實施例中，RPMOS表示當"L"電平電壓被施加到p型 MOSFET 30a和30b的柵極上時觀察到的從電源電壓Vdd到比較器 50的第一輸入端II^的阻抗值。另外，R^表示當電連接到第一輸入 端INi的所選擇的自旋MOSFET的自旋狀態為平行狀態時觀察到的 從第一輸入端I&到地電源GND的阻抗值，並且Rmax表示當電連接 到第一輸入端I 的所選擇的自旋MOSFET的自旋狀態為反平行狀 態時觀察到的從第一輸入端INi到地電源GND觀察到的阻抗值。當RpMos近似為(Rmin + Rmax) /2時，比較器50的操作裕度最大。換言 之，阻抗值RpMos是當自旋狀態為平行狀態時觀察到的阻抗值和當自 旋狀態為反平行狀態時觀察到的阻抗值的中間值。
為了以如圖4所示的第一實施例的單個p型MOSFET 30a形成 電流源30的情況下最大化操作裕度，通過調整圖4所示的p型 MOSFET 30a的柵極長度和柵極寬度來調整p型MOSFET 30a的源 極和漏極之間的阻抗值RPMOS。然而，如果柵極長度小，那麼由於短 溝道效應，則很難形成具有所希望的阻抗值的p型MOSFET。
在這個實施例中，在電源電壓Vdd和第一輸入端INi之間串聯 地提供2個p型MOSFET 30a和30b。通過連接2個p型MOSFET 的源極和漏極來串聯連接2個p型MOSFET的情況和將單個p型 MOSFET的柵極長度加倍的情況的特性不同。
當自旋MOSFET的自旋狀態為平行狀態時在第一輸入端IW處 觀察到的電勢和當自旋MOSFET的自旋狀態為反平行狀態時在第一 輸入端IK處觀察到的電勢之間的差為AV。對由具有加倍的柵極長 度的一個p型MOSFET和使用具有300 %的MR的自旋MOSFET形 成電流源30的情況進行比較，本實施例中的差AV變為2.6倍大。因 此，可以大量地增加比較器50的操作裕度。
在本實施例中，串聯連接具有短柵極長度的2個p型MOSFET， 以便減小由於製造工藝的影響而產生的p型MOSFET的阻抗值的改 變，並且恆定地實現比較器的大操作裕度。因此，可以產生高收益的 可重新配置邏輯電路。
下面是對在電流源30A包括2個p型MOSFET的情況下實現的 優點的描述。為了獲得大的操作裕度，優選地，電流源30A的p型 MOSFET的阻抗大體上與從第一輸入端IN!通過自旋MOSFET延伸 到地電源GND的路徑的阻抗相同。雖然2個或多個n型MOSFET 和自旋MOSFET存在於從第 一輸入端INi通過自旋MOSFET延伸到 地電源GND的路徑上，但是，通過調整電流源30A的p型MOSFET 的柵極長度和柵極寬度，可以使得p型MOSFET的阻抗值等於從第一輸入端I&通過自旋MOSFET延伸到地電源GND的路徑的阻抗。 當柵極長度為300nm或更小時，短溝道效應變得非常大，並且 變得難以通過調整柵極長度和柵極寬度來控制MOSFET的阻抗值。 因此，如果柵極長度為300nm或更小並且允許出現短溝道效應，則優 選地，電流源30A包括2個或多個p型MOSFET，從而^f吏得電流源 30A的阻抗變得大體上等於從第一輸入端IN!通過自旋MOSFET延 伸到地電源GND的路徑的阻抗。
在MOSFET的柵極長度為300nm或更小情況下進行模擬。結果， 獲得了下表所示的電流源30A或電流源32A中的p型MOSFET的數 目與第一輸入端INi和第二輸入端IN2之間的電勢差之間的關係。如 從該表中可見，如果柵極長度為300nm或更小，電流源30A具有2 個p型MOSFET是優選的。_
p型MOSFET的數目第一輸入端INi和第二輸入端 IN2之間的電勢差
132mV
2346mV
3221mV
如上所述，類似於第一實施例的可重新配置邏輯電路，第二實施 例的可重新配置邏輯電路可以實現更高的集成度或更低的功耗。 (第三實施例)
現在參考圖11，描述根據本發明的第三實施例的可重新配置邏 輯電路。
除了在多路復用器10中每個n型MOSFET 12。到123， 13。和d 的柵極寬度是每個自旋MOSFET 11。到117的柵極寬度的1.5或更大 之外，這個實施例中的可重新配置邏輯電路與圖l所示的第一實施例 的可重新配置邏輯電路相同。
圖11僅示出了電連接到根據本實施例的可重新配置邏輯電路內 的比較器50的第一輸入端1 的n型MOSFET 13和12以及自旋 MOSFET 11。在第一輸入端INi和地GND之間，串聯連接n型
24MOSFET 13， n型MOSFET 12和自旋MOSFET 11的源極和漏極。 自旋MOSFET 11的阻抗值取決於其自旋狀態。當自旋狀態為平行狀 態時，自旋MOSFET 11的阻抗值為RP，並且當自旋狀態為反平行狀 態時，阻抗值為RAP。在Rt。t。a,表示第一輸入端INi和地GND之間的 阻抗，以及RnMos表示n型MOSFET 12和13的阻抗的情況下，下面 的等式成立Rtotoai = 2xRnMoS + RPi^ Rtotoal = 2xRnMOS + RAP。由於比 較器50基於阻抗值Rt。自,的改變確定自旋狀態，當n型MOSFET 12 和13的阻抗低於自旋MOSFET 11的阻抗時，比較器50的操作裕度 較大。因此，通過將每個n型MOSFET 12和13的柵極寬度調整為 自旋MOSFET 11的柵極寬度的1.5倍的值，從而使得本實施例中的 n型MOSFET 12和n型MOSFET 13的阻抗值較小。
以AV表示當自旋MOSFET 11的自旋狀態為平行狀態時在第一 輸入端1 處觀察到的電勢和當自旋狀態為反平行狀態時在第一輸入 端I&處觀察到的電勢之間的差。與利用其柵極寬度與具有300%的 MR的自旋MOSFET 11的柵極寬度相同的n型MOSFET 12和13形 成邏輯電路的示例情況相比，本實施例的邏輯電路的差AV是比較例 的邏輯電路的差AV的3.0倍。因此，可以使得本實施例的比較器50 的操作裕度比對比例的操作裕度大得多。
由於在本實施例中將具有大柵極長度的n型MOSFET用作多路 復用器的一部分，可以獲得大的操作裕度。因此，可以產生高收益的 可重新配置邏輯電路。
類似於第一實施例，本實施例可以實現更高的集成度或減小功耗。
(第四實施例)
現在參考圖12到17，描述根據本發明的第四實施例的可重新配 置邏輯電路。
在第一到第三實施例中，以具有執行電子傳導的n型載體的n 型自旋MOSFET 11。到117以及n型MOSFET 12。到123， 13。和13i 形成每個可重新配置邏輯電路中的多路復用器10。
25在本實施例的可重新配置邏輯電路中，另一方面，以具有執行電
子傳導的p型載體的p型MOSFET和p型自旋MOSFET形成多路 復用器。如圖12所示，根據本實施例的可重新配置邏輯電路具有查 找表電路1A，查找表電路1A包括多路復用器IOA，電流源30A和 32A,參考部分40A，比較器50A和寫電路60A。
除了以p型自旋MOSFET 11Ao到11A7代替n型自旋MOSFET 110到117，並且以p型MOSFET 12A。到12A3， 13A。和13^和14A 代替n型MOSFET 120到123， 13A0， 1^和14之外，多路復用器10A 與圖1所示的第一實施例的多路復用器10相同。p型MOSFET 14A 具有接收電源電壓Vdd的源極，接收時鐘信號CLK的反相信號BCLK 的柵極，以及連接到自旋MOSFET 11 Ao到11A7的源極的漏極。
類似於圖1所示的第一實施例的多路復用器10，當時鐘信號 CLK為"H，，電平時，本實施例的多路復用器10A控制3個控制線Do， Di和D2的電勢電平。通過這樣做，選擇8個自旋MOSFET 11A。到 11A7中的一個，並且比較器50A的第一輸入端INi通過選擇的自旋 MOSFET電連接到地電源GND。
如在第一到第三實施例中，自旋MOSFET 11Ao到11A7， p型 MOSFET 12A。到12A3， 13A。和13Aj之間的各個連接中的源極和漏 極可被交換。
由於每個自旋MOSFET具有存儲器功能，如第 一到第三實施例， 本實施例的多路復用器10A還包括存儲器功能。
本實施例的多路復用器和第一到第三實施例中的每一個的多路 復用器之間的差別在於下面兩個方面
(1)由於在第一到第三實施例中採用n型MOSFET和n型自 旋MOSFET,當在n型MOSFET和n型自旋MOSFET的柵極上施 加"H"電平電壓時，n型MOSFET和n型自旋MOSFET被置於導通 狀態。在另一方面，在本實施例中採用p型MOSFET和p型自旋 MOSFET。因此，在本實施例中，當在p型MOSFET和p型自旋 MOSFET的柵極上施加"L"電平電壓時，p型MOSFET和p型自旋MOSFET被置於導通狀態。
(2)由於在第一到第三實施例中地GND連接到自旋MOSFET 的源極，電流從比較器50的第一輸入端I1S^流到地GND。另一方面， 在本實施例中，電源電壓Vdd連接到自旋MOSFET的源極。因此， 電流從電源電壓Vdd流到第一輸入端IN1(>
除了上述不同方面之外，本實施例的多路復用器具有與第一到第 三實施例的多路復用器的其中之一相同的功能。
電流源30A從比較器50A的第一輸入端INi給選擇的自旋 MOSFET提供負電流(電子電流)。電流源32A從比較器50A的第 二輸入端IN2給參考部分40A提供負電流。
比較器50對如下兩個電勢進行比較，所述兩個電勢是當電流 源30A從第一輸入端INi給選擇的自旋MOSFET提供負電流時在第 一輸入端INi觀察到的電勢、和當電流源32A從第二輸入端IN2給參 考部分40提供負電流時在第二輸入端IN2觀察到的電勢。通過這樣做， 比較器50讀取以3個控制線D。， Di和D2的輸入信號來選擇的自旋 MOSFET的阻抗值，並且確定選擇的自旋MOSFET的自旋狀態。如 果選擇的自旋MOSFET的自旋狀態是平行狀態(或阻抗值為低)， 則比較器50向比較器50的輸出端OUT輸出高電壓電平"H"。如果選 擇的自旋MOSFET的自旋狀態是反平行狀態(或阻抗值為高)，則 比較器50輸出低電壓電平"L"。
圖13示出了比較器50A和電流源30A和32A的具體實例。在 這個例子中，比較器50具有與第 一實施例的比較器50相同的結構， 並且包括與圖4所示的差分放大器電路52相同的差分放大器電路52。 差分放大器電路52包括p型MOSFET 52a和52b，以及n型MOSFET 52c， 52d和52e。 p型MOSFET 52a具有連接到電源電壓Vdd的源 極，以及彼此連接並且連接到n型MOSFET 52c的漏極的柵極和漏 極。p型MOSFET 52b具有連接到電源電壓Vdd的源極，連接到p 型MOSFET 52a的柵極的柵極，以及連接到n型MOSFET 52d的漏 極的漏極。n型MOSFET 52c具有連接到第二輸入端IN2的柵極，以及連接到n型MOSFET 52e的漏極的源極。n型MOSFET 52d具有 連接到第一輸入端的柵極，以及連接到n型MOSFET 52e的漏極 的源極。n型MOSFET 52e具有接收時鐘信號CLK的柵極，並且具 有接地的源極。n型MOSFET 52d的漏極連接到輸出端OUT。
在本實施例中，如圖13所示，以具有小的柵極長度並且串聯連 接的兩個n型MOSFET 30Aa和30Ab形成電流源30A。如圖13所示， 以具有小的柵極長度並且串聯連接的兩個n型MOSFET 32Aa和 32Ab形成電流源32A。 n型MOSFET 30Aa具有連接到地GND的源 極，連接到n型MOSFET 32Ab的源極的漏極，以及接收時鐘信號 CLK的柵極。n型MOSFET 30Ab具有連接到比較器50A的第一輸 入端IN!的漏極，以及接收時鐘信號CLK的柵極。n型MOSFET 32Aa 具有連接到地GND的源極，連接到n型MOSFET 32Ab的源極的漏 極，以及接收時鐘信號CLK的柵極。n型MOSFET 32Ab具有連接 到比較器50A的第二輸入端IN2的漏極，以及接收時鐘信號CLK的 柵極。
如同第二實施例，串聯連接兩個具有小柵極長度的n型 MOSFET，以便限制由於製造工藝的影響而產生的每個n型MOSFET 的阻抗值的改變，並且恆定地實現比較器的大操作裕度。因此，可以 產生高收益的可重新配置邏輯電路。在本實施例中，以串聯連接的兩 個n型MOSFET形成每個電流源30A和32A,但是可以用一個n型 MOSFET形成每個電流源30A和32A。
接著，描述根據本實施例的寫電路60A。
寫電路60A包括第一寫單元61A和第二寫單元62A,第一寫單 元61A將數據"l"寫入由3個控制線D。， Di和D2的輸入信號選擇的 自旋MOSFET，或將自旋MOSFET的源極和漏極的磁體的磁化方向 轉換為平行狀態，以及第二寫單元62A將數據"0，，寫入由3個控制線 D0， Di和D2的輸入信號選擇的自旋MOSFET,或將自旋MOSFET 的源極和漏極的磁體的磁化方向轉換為反平行狀態。
第一寫單元61A包括寫電流源極61Aa， p型MOSFET 61Ab， n型MOSFET 61Ac和寫電流漏極61Ad。在第一寫單元61A中，電流 通過p型MOSFET 61Ab,多路復用器10A和n型MOSFET 61Ac 從寫電流源極61Aa流到寫電流漏極61Ad。 p型MOSFET 61Ab具有 連接到寫電流源極61Aa的源極，接收用於寫數據"l"的寫信號SW1 的反相信號BSW1的柵極，和連接到比較器50A的第一輸入端I 的漏極。n型MOSFET 61Ac具有連接到自旋MOSFET 11An到11A7 的源極的漏極，接收寫信號SW1的柵極和連接到寫電流漏極61Ad的 源極。
第二寫單元62A包括寫電流源極62Aa, p型MOSFET 62Ab， n 型MOSFET 62Ac和寫電流漏極62Ad。在第二寫單元62A中，電流 通過p型MOSFET 62Ab,多路復用器10A和n型MOSFET 62Ac 從寫電流源極62Aa流到寫電流漏極62Ad。 p型MOSFET 62Ab具有 連接到寫電流源極62Aa的源極，接收通過反相寫信號SW0形成的寫 信號BSW0的柵極，和連接到自旋MOSFET 11A。到11A7的源極的 漏極。n型MOSFET 62Ac具有連接到寫電流漏極62Ad的源極，接 收用於寫數據"0"的寫信號SW0的柵極，和連接到比較器50A的第一 輸入端I&的漏極。在本實施例中，當操作第一和第二寫單元61A和 62A中的一個時，時鐘信號CLK為"H"電平，並且圖12所示的p型 MOSFET 14A為OFF狀態。
在具有上述結構的本實施例中，控制數據被傳輸到控制線Do到 D2,以便選擇自旋MOSFET 11A。到IIA，中的一個。隨著在該情況下 時鐘信號CLK從"L"電平轉換到"H"電平，電流源30A和32A的p 型MOSFET 30Aa和30Ab導通。負電流隨即從電流源30A流到所選 擇的自旋MOSFET。同時，負電流從電流源32A流到參考部分40A。 然後比較器50A對第一輸入端INi處的電勢和第二輸入端1]\2處的電 勢進行比較，並且確定選擇的自旋MOSFET的自旋狀態。從比較器 50A的輸出端OUT輸出相應於確定的自旋狀態的數據。更具體地， 如果選擇的自旋MOSFET的源極和漏極的磁體的磁化方向是平行狀 態(存儲在自旋MOSFET內的數據為"l"),從輸出端OUT輸出高電壓電平"H"。如果選擇的自旋MOSFET的源極和漏極的磁體的磁 化方向是反平行狀態(存儲在自旋MOSFET內的數據為"0")，從輸 出端OUT輸出^氐電壓電平"L"。
在本實施例中，比較器50A通過讀取由自旋MOSFET內的電流 流動引起的電壓來確定自旋狀態。取代比較器50A,可以採用通過讀 取當電壓淨皮施加到自旋MOSFET上時流動的電流來確定自4t狀態的 比較器。
在本實施例中，當時鐘信號CLK為"H"電平時，比較器50A確 定選擇的自旋MOSFET的自旋狀態，並且輸出反映自旋狀態的電壓。 然而，可以採用僅當時鐘信號CLK從"L"電平轉換為"H，，電平時確定 自旋狀態的比較器。
接著，描述本實施例中使用的參考部分40A的具體實例。圖14 示出了參考部分40A的第一個具體實例。第一個具體實例的參考部分 40A包括串聯連接的p型MOSFET 41Aa， p型MOSFET 41Ab和p 型自旋MOSFET 41Ac。 MOSFET 41Aa具有連接到比較器50A的第 二輸入端IN2的漏極，連接到MOSFET 41Ab的漏極的源極，以及連 接到地GND的柵極。MOSFET 41b具有連接到自旋MOSFET 41Ac 的漏極的源極，以及連接到地GND的柵極。自旋MOSFET 41Ac具 有連接到地GND的柵極，電源電壓Vdd施加到源極。
在第一個具體實例的參考部分40A中，如果自旋MOSFET 41Ac 的自旋狀態是反平行狀態，則使自旋MOSFET 41 Ac的柵極寬度為圖 l2所示的自旋MOSFET 11A。到11A7中的每一個的柵極寬度的((2 + MR) /2}倍，從而自旋MOSFET 41Ac的阻抗變為等於當自旋 MOSFET 11A。到11A7中的每一個自旋狀態為平行狀態時觀察到的阻 抗值和當自旋MOSFET 11A。到11A7中的每一個自旋狀態為反平行狀 態時觀察到的阻抗值之間的中間值。此處，自旋MOSFET 41 Ac的柵 極長度與自旋MOSFET 11A。到11A7的柵極長度相同，並且MR表 示自旋MOSFET 41Ac和自旋MOSFET 11A。到IIA 中的磁阻改變 率。每個p型MOSFET 41Aa和41Ab具有與圖12所示的多路復用
30器10A的p型MOSFET 12A。到12A3， 13A。和13^中的每一個相同 的ON阻抗。
在第一個具體實例的參考部分40A中，如果MOSFET 41Ac的 自旋狀態是平行狀態，則優選地，自旋MOSFET 41Ac具有與自旋 MOSFET 11A。到11A7中的每一個相同的柵極寬度，但是具有是每個 自旋MOSFET 11Aq到11A7的柵極長度的(2/(2 + MR) }倍的柵極長 度。以這種布置，自旋MOSFET 41Ac的阻抗變為等於當自旋 MOSFET 11A。到11A7中的每一個自旋狀態為平行狀態時觀察到的阻 抗值和當自旋MOSFET llAo到11A7中的每一個自旋狀態為反平行狀 態時觀察到的阻抗值之間的中間值。
圖15示出了參考部分40A的第二個具體實例。第二個具體實例 的參考部分40A包括串聯連接的p型MOSFET 41Aa和42Ab，和並 聯連接的p型自旋MOSFET 42Ac和42Ad。 MOSFET 42Aa具有連 接到比較器50A的第二輸入端IN2的漏極，連接到MOSFET 42Ab的 漏極的源極，以及連接到地GND的柵極。MOSFET 42Ab具有連接 到自旋MOSFET 42Ac和42Ad的漏極的源極，柵極連接到地GND。 每個自旋MOSFET 42Ac和42Ad具有連接到地GND的柵極，電源 電壓Vdd -皮施加到源極上。
在第二個具體實例的參考部分40A中，自旋MOSFET 42Ac的 自旋狀態為平行狀態，並且自旋MOSFET 42Ad的自旋狀態為反平行 狀態。使每個自旋MOSFET 42Ac和42Ad的柵極寬度近似為圖12 所示的每個自旋MOSFET llAo到11A7的柵極寬度的兩倍，而每個自 旋MOSFET 42Ac和42Ad的柵極長度與每個自旋MOSFET 11A。到 11A7的柵極長度相同。在這個具體實例中，每個p型MOSFET 42Aa 和42Ab具有與圖12所示的多路復用器10A的p型MOSFET 12A0 到12A3， 13A0和13Ai中的每一個相同的ON阻抗。
圖16示出了參考部分40A的第三個具體實例。第三個具體實例 的參考部分40A包括串聯連接的p型MOSFET 43Aa和43Ab，串聯 連接的p型自旋MOSFET 43Ac和43Ad，以及串聯連接的p型自旋
31MOSFET 43Ae和43Af。 MOSFET 43Aa具有連接到比較器50A的第 二輸入端IN2的漏極，連接到MOSFET 43Ab的漏極的源極，以及連 接到地GND的柵極。MOSFET 43Ab具有連接到自旋MOSFET 43Ac 和43Ae的漏極的源極，以及連接到地GND的柵極。自旋MOSFET 43Ac具有連接到地GND的柵極，連接到自旋MOSFET 43Ad的漏極 的源極。自旋MOSFET 43Ad具有連接到地GND的柵極，電源電壓 Vdd被施加到源極上。自旋MOSFET 43Ae具有連接到地GND的柵 極，以及連接到自旋MOSFET 43Af發漏極的源極。自旋MOSFET 43Af具有連接到地GND的柵極，電源電壓Vdd被施加到源極上。以 這種布置，串聯連接的p型自旋MOSFET 43Ac和43Ad與串聯連接 的p型自》走MOSFET 43Ae和43Af並聯連接。
在第三個具體實例的參考部分40A中，每個自旋MOSFET 43Ac， 43Ad， 43Ae和43Af的柵極寬度和柵極長度與圖12所示的每 個自旋MOSFET 11A。到11A7的柵極寬度和柵極長度相同。自旋 MOSFET 43Ac， 43Ad， 43Ae和43Af中的兩個的自旋狀態為平行狀 態，並且另外兩個的自旋狀態為反平行狀態。在這個具體實例中，每 個n型MOSFET 43Aa和43Ab具有與圖12所示的多路復用器10A 的p型MOSFET 12A。到12A3， 13A。和13^中的每一個相同的ON 阻抗。
圖17示出了參考部分40A的第四個具體實例。以電阻44A形成 第四個具體實例的參考部分40A，該電阻44A具有連接到比較器50A 的第二輸入端IN2的一端，電源電壓被施加到另一端上。優選地，電 阻44A的阻抗值與連接到比較器50A的第一輸入端INi的2個p型 MOSFET 13Ao和13At中的一個和圖12所示的自旋MOSFET 11A0
到11A7中的一個串聯連接時觀察到的阻抗值相同。換言之，優選地，
電阻44A的阻抗值近似為2xRDS+ (Rp + RAP) /2，其中R。s表示其 柵極上施加了"L"電平電壓的p型MOSFET的源極和漏極之間的阻 抗，Rp表示當自旋MOSFET的自旋狀態為平行狀態時觀察到的源極 和漏極之間的阻抗，並且Rap表示當自旋MOSFET的自旋狀態為反平行狀態時觀察到的源極和漏極之間的阻抗。
如上所述，根據本實施例，基於輸入到控制線的控制數據來選擇
自旋MOSFET。電流源30A給選擇的自旋MOSFET提供負電流，而 電流源32A給參考部分40A提供負電流。比較器50A基於在比較器 50A的輸入端處產生的電勢確定選擇的MOSFET的自旋狀態。然後 查找表電路1A輸出相應於該自旋狀態的值。根據本實施例，可以形 成具有邏輯電路1A的可重新配置邏輯電路。
如上所述，類似於第一實施例，與僅以MOS形成的查找表電路 中的元件數目相比，本實施例可以極大地減少本實施例的查找表電路 的元件數目。因此，可以製造能夠實現更高集成度或功耗量更低的可 重新配置邏輯電路。 (第五實施例)
圖18示出了根據本發明的第五實施例的可重新配置邏輯電路。 圖1所示的第一實施例的可重新配置邏輯電路是具有3個控制線的3 到l可重新配置邏輯電路。在另一方面，本實施例的可重新配置邏輯 電路是4到l可重新配置邏輯電路，並且除了以多路復用器IOB取代 多路復用器10之外，具有與圖1所示的第一實施例的可重新配置邏 輯電路相同的結構。
多路復用器10B是16到1多路復用器，其包括4個控制線D。， D" D2和D3， 16個n型自旋MOSFET 11。到和1115， 8個n型MOSFET 710到和717， 4個n型MOSFET 72。到和723， 2個n型MOSFET 73。 和73" n型MOSFET 14， 4個反相器15。， 15" 152和153，以及4 個反相控制線BD。， BDn BD2~BD3。
每個反相器15i (i = 0， 1, 2或3)具有連接到控制線Di的輸入 端，以及連接到反相控制線BDj的輸出端。因此，流過反相控制線BDi 的控制信號是流過控制線Di的控制信號的反相控制信號。
16個自旋MOSFET 11。到和1115具有通過MOSFET 14連接到 地電源GND的各自的源極。時鐘信號CLK輸入到MOSFET 14的柵 極。8個自旋MOSFET 11。， 112， 114和116， 118， 111和1112和1114
33具有連接到反相控制線BD。的各自的柵極，並且8個自旋MOSFET 11" 113， 115， 117， 119， llu， 1113和1115具有連接到控制線D。的 各自的柵極。
2個自旋MOSFET 11。和lh具有連接到MOSFET 71。的源極的 各自的漏極，2個自旋MOSFET 112和113具有連接到MOSFET 7" 的源極的各自的漏極，2個自旋MOSFET 114和115具有連接到 MOSFET 712的源極的各自的漏極，2個自旋MOSFET 116和117具 有連接到MOSFET 713的源極的各自的漏極，2個自旋MOSFET 118 和119具有連接到MOSFET 714的源極的各自的漏極，2個自旋 MOSFET 111和llu具有連接到MOSFET 715的源極的各自的漏極， 2個自旋MOSFET 1112和1113具有連接到MOSFET 716的源極的各 自的漏極，並且2個自旋MOSFET 1114和1115具有連接到MOSFET 717的源極的各自的漏極。
4個MOSFET 71。， 712， 714和716具有連接到反相控制線BDi 的各自的柵極，並且4個MOSFET 7115 713， 715和717具有連接到 控制線Di的各自的柵極。2個MOSFET 71o和具有連接到 MOSFET 72。的源極的各自的漏極，2個MOSFET 712和713具有連 接到MOSFET 72i的源極的各自的漏極，2個MOSFET 714和715具有 連接到MOSFET 722的源極的各自的漏極，並且2個MOSFET 716和 717具有連接到MOSFET 723的源極的各自的漏極。
2個MOSFET 72。和722具有連接到反相控制線BD2的各自的柵 極，並且2個MOSFET 72i和723具有連接到反相控制線BD2的各自 的柵極。2個MOSFET 72。和72i具有連接到MOSFET 73。的源極的 各自的漏極，並且2個MOSFET 722和723具有連接到MOSFET 73j 的源極的各自的漏極。
MOSFET 73d具有連接到反相控制線BD3的柵極，以及連接到比 較器50的第一輸入端I&的漏極。MOSFET 73i具有連接到控制線 D3的柵極，以及連接到比較器50的第一輸入端1 的漏極。
在本實施例的多路復用器10B中，當時鐘信號CLK為"H"電平時，4個控制線Do， Dn D2和D3的電勢電平被控制，以便從16個自 旋MOSFET 11。到llw中選擇一個自旋MOSFET。通過選擇的自旋 MOSFET，如圖1所示的第一實施例的多路復用器10，比較器50的 第一輸入端IW和地電源GND可被電連接。
如第一到笫四實施例，可交換自旋MOSFET 11A。到11A15， n 型MOSFET 71。到717, 720到723， 730和73!之間的各個連接中的源 才及和漏極。
由於每個自旋MOSFET具有存儲器功能，如第一到第四實施例， 本實施例的多路復用器10B也包括存儲器功能。
與圖5到7任意之一所示的第一實施例的參考部分40不同，本 實施例的參考部分40具有3個串聯連接的n型MOSFET。這是由於 多路復用器10B的n型MOSFET 71。到717， 720到723， 730和73i 被連接在3個級中。圖19到21示出了本實施例的參考部分40的第 一到第三個具體實例。除了在輸入端1]\2和n型MOSFET 41a之間提 供n型MOSFET 41a，之外，圖19所示的第一個具體實例的參考部分 40與圖5所示的參考部分40相同。除了在輸入端IN2和n型MOSFET 42a之間提供n型MOSFET 42a，之外，圖20所示的笫二個具體實例 的參考部分40與圖6所示的參考部分40相同。除了在輸入端IN2和 n型MOSFET 43a之間提供n型MOSFET 43a，之外，圖21所示的第 三個具體實例的參考部分40與圖7所示的參考部分40相同。在本實 施例中還可以採用圖8所示的電阻形成的參考部分。
如上所述，類似於第一實施例，與僅以MOS形成的查找表電路 中的元件數目相比，本實施例可以極大地減少本實施例的查找表電路 中的元件數目。因此，可以產生能夠實現更高集成度或功耗量更低的 可重新配置邏輯電路。 (第六實施例)
圖22示出了根據本發明的第六實施例的可重新配置邏輯電路。 本實施例的可重新配置邏輯電路是4到l可重新配置邏輯電路，並且 除了以多路復用器10C取代多路復用器10A之外，具有與圖12所示的第四實施例的可重新配置邏輯電路相同的結構。
除了以p型自旋MOSFETllAo到IIAm取代p型自旋MOSFET 110到1115，並且以p型MOSFET71A。到71A7， 72A。到72A3， 73A0 和73Ai和14A取代n型MOSFET 71。到71" 72。到723， 730和73i 和14之外，多路復用器10C具有與圖18所示的第五實施例的多路復 用器IOA相同的結構。p型MOSFET14A具有接收電源電壓Vdd的 源極，接收時鐘信號CLK的反相信號BCLK的柵極，以及連接到自 旋MOSFETllA。到llAis的源極的漏極。
在本實施例的多路復用器10C中，當時鐘信號為"H"電平時，控 制4個控制線D。， Di, D2和D3的電勢電平，以便從16個自旋MOSFET 11A。到11A^中選擇一個自旋MOSFET。如圖18所示的第五實施例 的多路復用器10B，通過所選擇的自旋MOSFET,比較器50A的第 一輸入端INi和地電源GND可^皮電連接。
如第一到第五實施例，可交換自旋MOSFET 11A。到11A15， p 型MOSFET 71A。到71A7， 72A。到72A3， 73A。和73^之間的各個連 接中的源極和漏極。
由於每個自旋MOSFET具有存儲器功能，如第 一到第五實施例， 本實施例的多路復用器10C也包括存儲器功能。
與圖14到16中任意一個所示的第四實施例的參考部分40A不 同，本實施例的參考部分40A具有3個串聯連接的p型MOSFET。 這是由於多路復用器10C的p型MOSFET 71Ao到71A7， 72A。到72A3， 73A和73Ai被連接在3個級中。圖23到25示出了本實施例的參考 部分40A的第一到第三個具體實例。除了在輸入端IN2和p型 MOSFET 41Aa之間提供p型MOSFET 41Aa，之外，圖23所示的第 一個具體實例的參考部分40A與圖14所示的參考部分40A相同。除 了在輸入端IN2和p型MOSFET 42Aa之間提供p型MOSFET 42Aa， 之外，圖24所示的第二個具體實例的參考部分40A與圖15所示的參 考部分40A相同。除了在輸入端1]\2和p型MOSFET 43Aa之間提供 p型MOSFET 43Aa，之外，圖25所示的第三個具體實例的參考部分40A與圖16所示的參考部分40A相同。在本實施例中還可以採用以 圖17所示的電阻形成的參考部分。
如上所述，類似於第一實施例，與僅以MOS形成的查找表電路 中的元件數目相比，本實施例可以極大地減少本實施例的查找表電路 中的元件數目。因此，可以產生能夠實現更高集成度或功耗量更低的 可重新配置邏輯電路。
根據本發明的每個實施例，採用了其每一個具有非易失性磁存儲 器的自旋MOSFET。因此，可以保持直至關閉電源之前觀察到的自 旋狀態，並且可以在打開電源之後可以立刻開始電路操作。因此，可 以消除緊接著打開電源之後通常需要的等待時間，並且可以通過在電 路操作停止的待命時期內關閉電源，減少功耗。
另外，利用在每個可重新配置邏輯電路中採用的本發明任意實施 例的查找表電路，可以產生高度集成的電路，並且可以容易地執行復 雜的邏輯操作。
圖1， 2， 12， 18和22中的每一個示出了電晶體連接的布局。然 而，用於製造可重新配置電路的實際布局不限於圖1， 2， 12, 18和 22所示的布局之一。
因此，本領域的技術人員將易於想到附加的優點和修改。因此，
施例。因此，可以做出各種修改而不脫離如所附的權利要求和其等同 物定義的一般性發明概念的精神或範圍。
權利要求
1. 一種可重新配置邏輯電路，包括能夠單獨傳輸控制數據的多個控制線；包括多個自旋MOSFET和選擇部分的多路復用器，每個所述自旋MOSFET具有包含磁材料的源極和漏極，並且所述選擇部分包括多個MOSFET並且基於從控制線傳輸的控制數據從所述多個自旋MOSFET中選擇自旋MOSFET；確定電路，其確定所選擇的自旋MOSFET的源極和漏極的磁材料的磁化處於第一狀態還是與第一狀態不同的第二狀態，其中所選擇的自旋MOSFET是由所述選擇部分選擇的，所述確定電路輸出確定結果；第一寫電路，其通過提供在所選擇的自旋MOSFET的源極和漏極之間流動的寫電流，將所選擇的自旋MOSFET的源極和漏極的磁材料的磁化置於第二狀態；和第二寫電路，其通過提供在所選擇的自旋MOSFET的源極和漏極之間流動的寫電流，將所選擇的自旋MOSFET的源極和漏極的磁材料的磁化置於第一狀態。
2. 如權利要求1的電路，還包括 參考部分，當被提供電流時，其產生參考電勢；第 一 電流源，其基於時鐘信號給所選擇的自旋MOSFET提供電 流5 和第二電流源，其基於時鐘信號給所述參考部分提供電流； 其中，所述確定電路包括差分放大器電路，其具有連接到第一電 流源的第一輸入端和連接到第二電流源的第二輸入端，並且放大並輸 出第一電勢和第二電勢之間的差，當第一電流源給所選擇的自旋 MOSFET提供所述電流時在第一輸入端處產生該第一電勢，第二電 勢是所述參考電勢，並且當第二電流源給所述參考部分提供所述電流時在第二輸入端處產生該第二電勢。
3. 如權利要求1的電路，還包括 所述控制線的數目為m (3或更大)； 所述自旋MOSFET的數目為2m;和 所述選擇部分包括2m - 2個MOSFET。
4. 如權利要求2的電路，其中 所述自旋MOSFET是n型自旋MOSFET;並且 所述選擇部分中的MOSFET是n型MOSFET。
5. 如權利要求4的電路，其中所述多個控制線是第一到第四控制線；所述多個自旋MOSFET 是n型第一到第十六自旋MOSFET;並且所述選擇部分包括n型第 一到第十四MOSFET;第一到第十六自旋MOSFET具有彼此連接的源極，第二、第四、 第六、第八、第十、第十二、第十四和第十六自旋MOSFET具有接 收從第一控制線傳輸的第一控制數據的柵極；並且第一、第三、第五、 第七、第九、第十一、第十三和第十五自旋MOSFET具有接收通過 反相所述第一控制數據而形成的數據的柵極；第二、第四、第六和第八MOSFET具有接收從第二控制線傳輸 的第二控制數據的柵極；第一、第三、第五和第七MOSFET具有接 收通過反相所述第二控制數據而形成的數據的柵極；第一 MOSFET 具有連接到第一和第二自旋MOSFET的漏極的源極；第二 MOSFET 具有連接到第三和笫四自旋MOSFET的漏極的源極；第三MOSFET 具有連接到第五和第六自旋MOSFET的漏極的源極；第四MOSFET 具有連接到第七和第八自旋MOSFET的漏極的源極；第五MOSFET 具有連接到第九和第十自旋MOSFET的漏極的源極；第六MOSFET 具有連接到第十一和第十二自旋MOSFET的漏極的源極；第七MOSFET具有連接到第十三和第十四自旋MOSFET的漏極的源極； 並且第八MOSFET具有連接到第十五和第十六自旋MOSFET的漏極 的源極；第十和第十二 MOSFET具有接收從第三控制線傳輸的第三控制 數據的柵極；第九和第十一 MOSFET具有接收通過反相所述第三控 制數據而形成的數據的柵極；第九MOSFET具有連接到第一和第二 MOSFET的漏極的源極；第十MOSFET具有連接到第三和笫四 MOSFET的漏極的源極；第十一 MOSFET具有連接到第五和第六 MOSFET的漏才及的源極；並且第十二 MOSFET具有連接到笫七和第 八MOSFET的漏極的源極；並且第十四MOSFET具有接收從第四控制線傳輸的第四控制數據的 柵極；第十三MOSFET具有接收通過反相所述第四控制數據而形成 的數據的柵極；第十三MOSFET具有連接到第九和第十MOSFET的 漏極的源極，以及連接到所述差分放大器電路的第一輸入端的漏極； 並且所述第十四MOSFET具有連接到第十一和第十二 MOSFET的漏 極的源極，以及連接到所述差分放大器電路的第一輸入端的漏極。
6. 如權利要求2的電路，其中第一和第二電流源中的每一個是以 串聯連接的兩個p型MOSFET形成的電路。
7. 如權利要求5的電路，其中所述參考部分是以三個n型 MOSFET和一個n型自旋MOSFET串聯連接而形成的電路。
8. 如權利要求5的電路，其中所述參考部分具有串聯連接的並聯 電路和串聯電路，所述串聯電路具有串聯連接的三個n型MOSFET, 並且所述並聯電路具有並聯連接的兩個n型自旋MOSFET。
9. 如權利要求5的電路，其中所述參考部分包括具有串聯連接的三個n型MOSFET的第一 串聯電路，具有串聯連接的兩個n型自旋MOSFET的第二串聯電路， 以及具有串聯連接的兩個n型自旋MOSFET的第三串聯電路；和並聯電路，其具有並聯連接的第二和第三串聯電路，該並聯電路 與第一串聯電路串聯連接。
10. 如權利要求1的電路，還包括 參考部分，當被提供電流時，其產生參考電勢；第一電流源，其基於時鐘信號給所選擇的自旋MOSFET提供負電流；和第二電流源，其基於時鐘信號給所述參考部分提供負電流； 其中，所述確定電路包括差分放大器電路，所述差分放大器電路 具有連接到第一電流源的第一輸入端和連接到第二電流源的第二輸 入端，並且放大並輸出第一電勢和第二電勢之間的差，當第一電流源 給所選擇的自旋MOSFET提供所述負電流時在第一輸入端處產生該 第一電勢，第二電勢是所述參考電勢，並且當第二電流源給所述參考 部分提供所述負電流時在第二輸入端處產生該第二電勢。
11. 如權利要求10的電路，其中 所述自旋MOSFET是p型自旋MOSFET;並且 所述選擇部分中的MOSFET是p型MOSFET。
12. 如權利要求11的電路，其中所述多個控制線是第一到第四控制線；所述多個自旋MOSFET 是p型第一到第十六自旋MOSFET;並且所述選擇部分包括p型第 一到第十四MOSFET;第一到第十六自旋MOSFET具有彼此連接的源極，第二、第四、 第六、第八、第十、第十二、第十四和第十六自旋MOSFET具有接 收從第一控制線傳輸的第一控制數據的柵極；並且第一、第三、第五、 第七、第九、第十一、第十三和第十五自旋MOSFET具有接收通過反相所述第一控制數據而形成的數據的柵極；第二、第四、第六和笫八MOSFET具有接收從第二控制線傳輸 的第二控制數據的柵極；第一、第三、笫五和第七MOSFET具有接 收通過反相所述第二控制數據而形成的數據的柵極；第一 MOSFET 具有連接到第一和第二自旋MOSFET的漏極的源極；第二 MOSFET 具有連接到第三和第四自旋MOSFET的漏極的源極；第三MOSFET 具有連接到第五和第六自旋MOSFET的漏極的源極；第四MOSFET 具有連接到第七和第八自旋MOSFET的漏極的源極；第五MOSFET 具有連接到第九和第十自旋MOSFET的漏極的源極；第六MOSFET 具有連接到第十一和第十二自旋MOSFET的漏極的源極；第七 MOSFET具有連接到第十三和第十四自旋MOSFET的漏極的源極； 並且第八MOSFET具有連接到第十五和第十六自旋MOSFET的漏極 的源極；第十和第十二 MOSFET具有接收從第三控制線傳輸的第三控制 數據的柵極；第九和第十一 MOSFET具有接收通過反相所述第三控 制數據而形成的數據的柵極；第九MOSFET具有連接到第一和第二 MOSFET的漏極的源極；第十MOSFET具有連接到第三和第四 MOSFET的漏極的源極；第十一 MOSFET具有連接到第五和第六 MOSFET的漏極的源極；並且第十二 MOSFET具有連接到第七和第 八MOSFET的漏極的源極；並且第十四MOSFET具有接收從第四控制線傳輸的第四控制數據的 柵極；第十三MOSFET具有接收通過反相所述第四控制數據而形成 的數據的柵極；第十三MOSFET具有連接到第九和第十MOSFET的 漏極的源極，以及連接到所述差分放大器電路的第一輸入端的漏極； 並且所述第十四MOSFET具有連接到第十一和第十二 MOSFET的漏 極的源極，以及連接到所述差分放大器電路的第一輸入端的漏極。
13.如權利要求10的電路，其中第一和第二電流源中的每一個是 以串聯連接的兩個n型MOSFET形成的電路。
14. 如權利要求12的電路，其中所述參考部分是以三個p型 MOSFET和一個p型自旋MOSFET串聯連接而形成的電路。
15. 如權利要求12的電路，其中所述參考部分具有串聯連接的並 聯電路和串聯電路，所述串聯電路具有串聯連接的三個p型 MOSFET，並且所述並聯電路具有並聯連接的兩個p型自凝_ MOSFET。
16. 如權利要求12的電路，其中所述參考部分包括具有串聯連接的三個p型MOSFET的第 一 串 聯電路，具有串聯連接的兩個p型自旋MOSFET的第二串聯電路， 以及具有串聯連接的兩個p型自旋MOSFET的第三串聯電路；和並聯電路，其具有並聯連接的第二和第三串聯電路，該並聯電路 與第一串聯電路串聯連接。
全文摘要
可以提供一個可重新配置邏輯電路，可以採用該可重新配置邏輯電路實現高集成度。可重新配置邏輯電路包括包括多個自旋MOSFET和選擇部分的多路復用器，每個所述自旋MOSFET具有包含磁材料的源極和漏極，並且所述選擇部分包括多個MOSFET，並且基於從控制線傳輸的控制數據，從多個自旋MOSFET中選擇一個自旋MOSFET；確定電路，其確定由選擇部分選擇的所選擇的自旋MOSFET的源極和漏極的磁材料的磁化處於第一狀態還是第二狀態；以及第一和第二寫電路，其通過提供在所選擇的自旋MOSFET的源極和漏極之間流動的寫電流，分別將所選擇的自旋MOSFET的源極和漏極的磁材料的磁化置於第二和第一狀態。
文檔編號H03K19/0944GK101483428SQ20091000201
公開日2009年7月15日 申請日期2009年1月8日 優先權日2008年1月11日
發明者井口智明, 杉山英行, 棚本哲史, 石川瑞惠, 齊藤好昭 申請人:株式會社東芝