半導體裝置及其製造方法、半導體基板及其製造方法

2023-05-22 19:09:01

專利名稱：半導體裝置及其製造方法、半導體基板及其製造方法
技術領域：
本發明涉及一種具有誘發應變的半導體層的半導體基板及其製造方法、使用該半導體基板的半導體裝置及其製造方法。
背景技術：
半導體裝置通過最小加工尺寸的微細化，謀求高速工作、降低功耗、高集成化等的高性能化。最近，為了進一步高速工作而進行著如下的研究，即使用矽鍺，利用矽膜和矽鍺膜的異質結構、矽鍺膜自身的特性，提高電晶體的溝道部的載流子遷移率。
提出了以下方案在n型MOS(Metal Oxide Semiconductor金屬氧化物半導體，n-MOS)電晶體中，形成具有矽鍺膜和在其上向(001)面方向外延生長的矽膜的異質結構，利用矽鍺膜比矽膜晶格常數大的特性，從矽鍺膜對矽膜施加拉伸應力，在矽膜誘發拉伸應變(tensile strain)。可知誘發了這樣的拉伸應變的矽膜的應變方向的電子遷移率有所提高，通過將其作為溝道來利用可謀求n-MOS電晶體的高性能化。
另外，提出了以下方案在p型MOS(p-MOS)電晶體中，在具有20～30％的鍺濃度的矽鍺基板、或矽基板表面的一部分上形成由矽鍺構成的源極以及漏極區域，從這兩個區域對矽膜的溝道施加壓縮應變。可知通過這樣的結構能夠提高矽膜的空穴遷移率，使p-MOS高性能化。
進而，為了電晶體的高性能化，提出了具有用於抑制電晶體的寄生電容和短溝道效果的薄膜的矽膜的SOI(Silicon On Insulator絕緣體上外延矽)技術、和融合了上述應變技術的基板，即所謂的應變Si On Insulator基板(應變SOI基板)。
作為形成在薄膜矽膜上誘發了應變的SOI基板的方法，可列舉出以下方法在矽基板上使矽鍺膜生長，利用SIMOX(Separation by Implanted Oxygen氧離子注入隔離技術)工序，通過氧離子注入以及高溫熱處理，在矽基板和矽鍺膜的界面上形成埋入的氧化膜。然後，在矽鍺膜上形成矽膜，對矽膜誘發應變(參照非專利文獻1以及2)。
另外，作為其他的方法，在矽基板上通過外延生長使厚膜的矽鍺膜生長，通過熱處理緩和矽鍺膜的應變，並在其上形成矽膜，通過矽鍺膜對矽膜誘發拉伸應變而形成誘發應變矽膜。然後，向應變矽膜的下側的矽鍺膜的規定的深度注入氫離子。然後，另外列舉了以下方法將另外準備的在表面形成有熱氧化膜的矽基板(矽基板/熱氧化膜)，貼合到形成了應變矽膜的基板上，從注入了氫離子的區域通過劈開來剝離矽鍺膜/應變矽膜，除去矽鍺膜而露出應變矽膜，從而形成矽基板/熱氧化膜/應變矽膜的應變SOI基板(參照非專利文獻3以及4)。
非專利文獻1S.Fukatsu et al.，Appl.Phy.Lett.72，pp.3485(1998)非專利文獻2T.Tezuka et al.，Jpn.J.Appl.Phy.40，pp.2866(2001)非專利文獻3K.Rim et al.，IEEE IEDM Tech Dig.，pp.49(2003)非專利文獻4C.Maleville et al.，Ultra-Thin SOI and StrainedSilicon-on-Insulator，Fabrication，Metrology，and Defects(SEMI StandardTechnical Education Program，SEMICON West 2003，San Francisco，July 15，2003，USA)發明的公開發明要解決的課題但是，在非專利文獻3、4的方法中，為了使應變矽膜順利結晶生長，需要使矽鍺膜的表面平滑化。另外，由於在矽鍺膜的劈開面形成有凹凸，所以需要根據CMP(化學機械研磨)法進行平坦化處理，形成在其下側的應變矽膜的厚度最大為20nm左右。利用CMP法使20nm左右的應變矽膜的表面的平坦化和膜厚的均勻化並存極其困難，存在成品率極低這樣的問題。進而，其結果，存在應變SOI基板的製造成本極高的問題。
因此，本發明的概括課題在於提供一種解決了上述問題的新穎且實用的半導體基板及其製造方法、半導體裝置及其製造方法。
本發明的更具體的目的在於提供一種具有高品質的應變矽膜的半導體基板、以及簡單的製造該半導體基板的半導體基板的製造方法。
另外，本發明的更具體的其他的目的在於提供一種可高速工作的半導體裝置及其製造方法。
用於解決課題的手段根據本發明的一個觀點，能夠提供一種半導體裝置的製造方法，該半導體裝置具備基板；形成在上述基板上的絕緣膜；在上述絕緣膜上，沿與基板面平行的方向誘發了應變的第一半導體層；形成在上述第一半導體層的源極以及漏極區域；在上述第一半導體層上由柵絕緣膜以及柵電極構成的柵層疊體，該半導體裝置的製造方法的特徵在於，具備通過外延生長而在第一半導體層上形成第二半導體層的工序；加熱上述第二半導體層的工序；除去上述第二半導體層的工序，上述第二半導體層的面內方向的晶格常數與上述第一半導體層不同，加熱上述第二半導體層的工序是向第二半導體層的表面照射能量線從而在第一半導體層誘發應變的工序。
根據本發明，在第一半導體層上形成誘發應變的第二半導體層。接著，通過向第二半導體層的表面照射能量線而進行加熱，從而使在第二半導體層產生的應變緩和。這時，由於第二半導體層和第一半導體層面內方向的晶格常數不同，所以從第二半導體層對第一半導體層施加應力，在第一半導體層誘發應變。其結果，能夠提高誘發了應變的第一半導體層的電子遷移率或者空穴遷移率。另外，由於在第一半導體層誘發應變之後除去第二半導體層，所以能夠防止構成第二半導體層的元素的原子擴散殘留在第一半導體層。其結果，能夠實現高品質的具有誘發了應變的第一半導體層的半導體裝置。
根據本發明的其他的觀點，能夠提供一種半導體裝置的製造方法，該半導體裝置具備基板；形成在上述基板上的絕緣膜；形成在上述絕緣膜上的第一半導體層；形成在上述第一半導體層的第一區域的n型MOS電晶體；形成在上述第一半導體層的第二區域上的第二半導體層；形成在該第二半導體層的p型MOS電晶體，該半導體裝置的製造方法的特徵在於，具備通過外延生長而在第一半導體層上形成第二半導體層的工序；加熱上述第一區域的第二半導體層的工序；除去上述第一區域的第二半導體層的工序，上述第二半導體層的面內方向的晶格常數比第一半導體層大，上述加熱第二半導體層的工序是向第二半導體層的表面照射能量線從而在第一半導體層誘發拉伸應變的工序。
根據本發明，在第一半導體層上形成面內方向的晶格常數大於第一半導體層的第二半導體層，通過向其第二半導體層的第一區域照射能量線，從而從第二半導體層對第一半導體層施加拉伸應力，誘發拉伸應變。其結果，能夠提高將第一半導體層的第一區域做成溝道層的n型MOS電晶體的工作速度。另外，形成在第一半導體層的第二區域上的第二半導體層，在第一半導體層上進行外延生長時被誘發應變。其結果，能夠提高將第二半導體層的第二區域做成溝道層的p型MOS電晶體的工作速度。
能量線的照射時間可以設定在1n秒以上10m秒以下的範圍內，能量線的照射也可以將雷射按脈衝狀照射。通過短時間的加熱，能夠抑制或防止構成第二半導體層的原子擴散到第一半導體層。
另外，能量線可以從由紫外線、可視光線以及紅外線所構成的群中選擇。另外，能量線也可以是紫外線雷射。紫外線雷射只侵入到第二半導體層的最表面，通過在最表面將其能量轉換成熱並向深度方向傳導，從而避免對第二半導體層過度加熱。其結果，能夠抑制或者防止構成第二半導體層的原子擴散到第一半導體層。
上述第二半導體層由具有多層的層疊體構成，上述層疊體是由下述的層形成的，即，與第一半導體層相接的層具有與第一半導體層的面內方向的晶格常數差異大的晶格常數，沿著該層疊體的層疊方向，上述差異逐漸變小。
與層疊體的第一半導體層接觸的層由於具有與第一半導體層的面內方向的晶格常數差異較大的晶格常數，從而對第一半導體層施加更大的應力。與此同時，通過在層疊體的層疊方向層疊晶格常數的差異逐漸變小的層，從而在確保厚度的同時，能夠抑制層疊體中產生缺陷。其結果，通過形成結晶性良好的厚的層疊體，能夠支承與層疊體的第一半導體層接觸的層，並對第一半導體層施加應力。
根據本發明的其他的觀點，能夠提供一種半導體裝置的製造方法，該半導體裝置具備基板；形成在上述基板上的絕緣膜；在上述絕緣膜上，沿與基板面平行的方向誘發了應變的矽膜；形成在上述矽膜上的鍺膜；形成在上述鍺膜上的源極以及漏極區域；在上述鍺膜上由柵絕緣膜以及柵電極構成的柵層疊體，該半導體裝置的製造方法的特徵在於，具備通過外延生長而在矽膜上形成第二半導體層的工序；向上述第二半導體層照射能量線從而在矽膜上誘發應變的工序；除去上述第二半導體層的工序；通過外延生長而在誘發了上述應變的矽膜上形成鍺膜的工序，上述第二半導體層的面內方向的晶格常數比矽膜大。
根據本發明，由於在矽膜上誘發了應變，所以與鍺膜的晶格常數接近，能夠形成結晶性良好的鍺膜。由於鍺膜比矽膜電子遷移率以及空穴遷移率大，所以通過將鍺膜做成溝道層，能夠形成可高速工作的電晶體。
根據本發明的其他的觀點，能夠提供一種半導體裝置，其特徵在於，具備基板；形成在上述基板上的絕緣膜；第一半導體層，其形成在上述絕緣膜上，具有沿與基板面平行的方向有拉伸應變的第一區域、第二區域；形成在上述第一區域上的源極以及漏極區域；在該第一區域的第一半導體層上由柵絕緣膜以及柵電極構成的n型MOS電晶體；第二半導體層，其形成在上述第二區域的第一半導體層上，沿與基板面平行的方向具有壓縮應變；形成在該第二半導體層上的源極以及漏極區域；在該第二半導體層上由柵絕緣膜以及柵電極構成的p型MOS電晶體，上述第二半導體層的面內方向的晶格常數比第一半導體層大。
根據本發明，由於在誘發了應變電子遷移率高的第一半導體層上形成有n型MOS電晶體的溝道，在誘發了壓縮應變的空穴遷移率高的第二半導體層上形成有p型MOS電晶體的溝道，所以能夠實現n型MOS電晶體以及p型MOS電晶體可高速工作的半導體裝置。
根據本發明的其他的觀點，能夠提供一種半導體基板，具備基板；形成在上述基板上的絕緣膜；在上述絕緣膜上，沿與基板面平行的方向誘發了拉伸應變的矽膜，其特徵在於，上述矽膜中基於二次離子質譜分析法得到的鍺含量，其深度方向的移動平均數的最大值在3×1018原子/cm-3以下。
根據本發明，鍺含量在深度方向的移動平均數的最大值被抑制在3×1018原子/cm-3以下，從而將誘發了拉伸應變的矽膜用於溝道時，能夠在提高電子遷移率的同時，抑制界面態增加，防止載流子遷移率下降。另外，能夠在將矽膜暴露在氧化環境中時抑制鍺原子氧化、氣化、應變矽膜的結晶性的惡化這樣的惡化，並能夠提供高品質的誘發拉伸應變的矽膜。此外，對於鍺含量在深度方向的移動平均數的計算方法在實施例中進行說明。
根據本發明的其他的觀點，能夠提供一種半導體基板，具備基板；形成在上述基板上的絕緣膜；在上述絕緣膜上，沿與基板面平行的方向誘發了拉伸應變的矽膜，其特徵在於，距離上述矽膜中基於二次離子質譜分析法得到的鍺含量為2×1018原子/cm-3以下的矽膜的表面的深度為3nm以下。
根據本發明，由於鍺原子僅被包含於誘發了拉伸應變的矽膜表面的極淺的區域，所以為了謀求半導體裝置的高速工作而在應用縮小半導體裝置的垂直方向的尺寸的方法時，比具有以往的應變矽膜的SOI基板，更能夠抑制鍺原子導致的上述的界面態的形成以及降低結晶性的惡化等的不良影響的程度。
根據本發明的其他的觀點，提供一種半導體基板的製造方法，該半導體基板具備基板；形成在上述基板上的絕緣膜；在上述絕緣膜上，沿與基板面平行的方向誘發了應變的第一半導體層，該半導體基板的製造方法的特徵在於，具備通過外延生長而在第一半導體層上形成第二半導體層的工序；加熱上述第二半導體層的工序；除去上述第二半導體層的工序，上述第二半導體層的面內方向的晶格常數與上述半導體層不同，加熱上述第二半導體層的工序是向第二半導體層的表面照射能量線從而在第一半導體層誘發應變的工序。
根據本發明，在第一半導體層上形成誘發了應變的第二半導體層，通過向第二半導體層照射能量線來進行加熱從而在第一半導體層誘發應變，從而能夠提高電子遷移率或者空穴遷移率。另外，由於除去第二半導體層，所以能夠防止構成第二半導體層的元素的原子擴散殘留在第一半導體層。其結果，能夠實現具有誘發了應變的高品質的第一半導體層的半導體基板。
附圖的簡單說明

圖1是本發明的第一實施方式的半導體基板的剖視圖。
圖2是表示第一實施方式的半導體基板的製造工序(其一)的圖。
圖3是表示第一實施方式的半導體基板的製造工序(其二)的圖。
圖4是表示第一實施方式的半導體基板的製造工序(其三)的圖。
圖5是表示第一實施方式的半導體基板的製造工序(其四)的圖。
圖6是表示第一實施方式的半導體基板的製造工序(其五)的圖。
圖7是表示應變矽膜的喇曼位移和照射能量的關係的圖。
圖8是表示雷射照射的照射能量的量和矽鍺膜的厚度的關係的圖。
圖9是表示雷射照射後的氧化矽膜/矽膜/矽鍺膜的層疊體的深度分布的圖。
圖10是表示第一實施方式的實施例1的半導體基板的應變矽膜中的鍺含量的深度分布的圖。
圖11是表示比較例1的半導體基板的矽膜中的鍺含量的深度分布的圖。
圖12是表示比較例2的半導體基板的應變矽膜中的鍺含量的深度分布的圖。
圖13是本發明的第二實施方式的半導體基板的剖視圖。
圖14是表示第二實施方式的半導體基板的製造工序的一部分(其一)的圖。
圖15是表示第二實施方式的半導體基板的製造工序的一部分(其二)的圖。
圖16是圖14的工序的半導體基板的俯視圖。
圖17是表示本發明的第三實施方式的半導體基板的製造工序(其一)的圖。
圖18是表示第三實施方式的半導體基板的製造工序(其二)的圖。
圖19是本發明的第四實施方式的半導體基板的剖視圖。
圖20是本發明的第五實施方式的半導體基板的剖視圖。
圖21是表示第五實施方式的半導體基板的製造工序(其一)的圖。
圖22是表示第五實施方式的半導體基板的製造工序(其二)的圖。
圖23是表示第五實施方式的半導體基板的製造工序(其三)的圖。
圖24是本發明的第六實施方式的半導體裝置的剖視圖。
圖25是表示第六實施方式的半導體裝置的製造工序(其一)的圖。
圖26是表示第六實施方式的半導體裝置的製造工序(其二)的圖。
圖27是表示第六實施方式的半導體裝置的製造工序(其三)的圖。
實施發明的最佳方式以下，根據附圖對本發明的實施方式進行說明。
(第一實施方式)本發明的第一實施方式涉及一種具有在結晶晶格誘發拉伸應變的應變矽膜的半導體基板及其製造方法。
圖1是本發明的第一實施方式的半導體基板的剖視圖。參照圖1，半導體基板10具有這樣結構單晶矽基板11、在其上層疊氧化矽膜12以及沿單晶矽基板11的基板面向平行的方向(以下，稱為「面內方向」)誘發拉伸應變的應變矽膜13b。應變矽膜13b具有菱形結晶結構，其表面為(001)面，膜厚方向為
方向。應變矽膜13b在面內方向誘發拉伸應變，在厚度方向誘發壓縮應變。應變矽膜13b通過在面內方向誘發拉伸應變，從而提高面內方向的電子遷移率。因此，通過利用該半導體基板而在應變矽膜13b的面內方向形成具有溝道的n型MOS電晶體，能夠提高工作速度。另外，在後面的實施例1中雖然有具體說明，但是與以往的SOI基板的誘發拉伸應變的應變矽膜中的鍺含量相比，應變矽膜13b的膜中所包含的鍺含量極少。對於應變矽膜13b的鍺含量，在通過二次離子質譜分析法(Secondary Ion MassSpectrometry、SIMS)對應變矽膜13b的深度方向(膜厚方向)進行的測定中，優選將深度方向的鍺含量的移動平均數的最大值被抑制在3×1018原子/cm-3以下。這小於通過現有的貼合法所形成的應變矽膜的鍺含量的移動平均數的最大值。通過降低應變矽膜13b中的鍺含量，從而在將應變矽膜13b用於溝道時可抑制界面態的增加，能夠防止載流子遷移率下降。另外，當深度方向的鍺含量的移動平均數的最大值超過3×1018原子/cm-3時，應變矽膜13b被暴露在氧化環境時，鍺原子將被氧化、氣化、應變矽膜13b的結晶性容易惡化。當應變矽膜13b的結晶性惡化時，電子遷移率降低。另外，在抑制界面態的形成和避免結晶性的惡化的方面，應變矽膜13b中的鍺含量越少越為優選。此外，在SIMS的檢測範圍的方面，鍺含量為2～4×1017原子/cm-3以上。在此，在以後的實施例中針對於移動平均數進行說明。
另外，對於應變矽膜13b，通過以下說明的製造方法鍺原子僅侵入到極表層。更具體的說，如後面圖10所示那樣根據SIMS的測定，鍺原子從應變矽膜13b的表面僅侵入到3nm以下的深度的範圍內。鍺原子的侵入深度為從離鍺含量在2×1018原子/cm-3以下的應變矽膜13b的表面開始的深度。如在實施例1中說明的那樣，與具有以往的應變矽膜的SOI基板相比，應變矽膜13b的鍺原子的侵入深度極小。由此，能夠抑制被包含在應變矽膜13b中的鍺原子量的整體量，從而能夠謀求抑制上述的界面態的形成和避免結晶性的惡化。
另外，為了謀求半導體裝置的高速工作而應用縮小半導體裝置的垂直方向的尺寸的方法時，也僅在靠近應變矽膜13b的表面的區域形成溝道、較淺的接合區域。這時半導體基板10僅在應變矽膜13b的表面的極淺區域包含有鍺原子，所以比具有以往的應變矽的SOI基板更能夠抑制鍺原子導致的上述的界面態的形成以及降低結晶性的惡化等的不良影響的程度。另外，由於也能夠抑制離子注入導致的雜質離子的擴散，所以雜質離子的分布控制變容易。
圖2～圖6是表示第一實施方式的半導體基板的製造工序的圖。
開始，在圖2的工序中，用氟酸除去具有(001)面的單晶矽基板11表面的自然氧化膜(未圖示)之後，利用分子外延法、CVD(化學氣相沉積)法，例如超高真空CVD法、氫還原法、熱分解法、MOCVD(有機金屬CVD)法等，通過外延生長來形成矽膜13a(例如厚度100nm)。矽膜13a為具有(001)面的單晶膜。
在圖2的工序中還將單晶矽基板11加熱到600℃左右，並注入氧離子，進而通過1300℃的高溫退火處理，在單晶矽基板11和矽膜13a之間形成氧化矽膜12(埋入氧化膜)，在表面殘留20nm左右的矽膜13a，從而形成SOI基板15。可根據形成於半導體基板上的半導體裝置的種類來選擇矽膜13a的厚度。
此外，SOI基板15也可以在上述的SIMOX法之外，利用貼合法或其他的公知的方法。另外，並不僅限定在單晶矽基板，也可以利用剛玉(Al2O3)基板、碳化矽(SiC)基板等。
然後，在圖3的工序中，在矽膜13a的表面，利用分子外延法或CVD法(例如，超高真空CVD法、氫還原法、熱分解法、MOCVD法等)，通過外延生長來形成厚度為40nm的矽鍺膜14a。矽鍺膜14a以(001)面與基板面平行的方式來進行生長，形成與矽膜13a異質的結構。矽鍺膜14a的與矽膜13a之間的界面和矽膜13a大致相一致(具有與矽膜13a大致相同的晶格常數)，隨著向上方而變化為矽鍺膜14a的原本的晶格常數。因此，在矽鍺膜14a上產生壓縮應變(應變矽鍺膜)，特別是與矽膜的之間的界面的壓縮應變變大。
具體的說，矽鍺膜14a例如通過超高真空CVD法，壓力為10-4Pa，利用Si2H6(流量2sccm)作為矽的源極氣體，利用GeH4(流量4sccm)作為鍺的源極氣體，將基板溫度設定為550℃，進行三分鐘成膜。
矽鍺膜14a被設定在厚度5nm～60nm的範圍內，優選為10nm～40nm。矽鍺膜14a在這樣厚度時會在膜中產生缺陷，但是由於最終被除去，所以對SOI基板的品質沒有影響。當將鍺濃度表示為x原子％時，矽鍺膜14a的組成優選為鍺濃度x被設定在10原子％～40原子％的範圍內。當鍺濃度x低於10原子％時，未對矽膜13a充分施加拉伸應力，當高於40原子％時，在與矽膜13a之間的界面容易產生錯位，導致在矽膜13a上所誘發的拉伸應變不均勻。進而，矽膜14a在易於形成結晶性良好的矽鍺膜14a的這方面，優選將鍺濃度x設定到15原子％～30原子％的範圍。以下將鍺濃度設為x原子％，則將矽鍺膜表示為矽100-xGex。
此外，雖然適當選擇了矽鍺膜14a和矽膜13a的厚度之比，但在將來自矽鍺膜14a的拉伸應力充分施加到矽膜13a這方面，優選設定在矽鍺膜14a/矽膜13a＝0.2～30的範圍內。
另外，優選將形成矽鍺膜14a時的基板溫度設定在450℃～750℃的範圍內。當基板溫度低於450℃時，因矽鍺膜14a的組成而矽和鍺的組成比發生變化，導致與矽膜13a之間的界面容易產生錯位。這樣一來，在以下的工序中的矽膜13a上所誘發的拉伸應變量下降。當高於750℃時，在已經注入有雜質時，會發生雜質擴散，導致雜質分布崩潰。此外，也可以在形成矽鍺膜14a之前通過氟酸來除去矽膜13a表面的氧化膜。
接著，在圖4的工序中，利用能量線、例如XeCl準分子雷射器(波長308nm、照射能量280mJ/cm2)，對矽鍺膜14a的表面照射雷射。由於該雷射照射，矽鍺膜14a的壓縮應變緩和，從而對矽膜13a施加拉伸應變。由於矽膜13a與其基底的氧化矽膜12結合較弱，所以由雷射照射帶來的熱被傳導進行加熱，進而由從矽膜13a施加拉伸應力來切斷結合。其結果，在矽膜13a上，在整個矽膜13a的厚度方向誘發拉伸應變。這樣一來，如圖5所示，形成被晶格緩和的矽鍺膜14b、和誘發拉伸應變的應變矽膜13b。
用於雷射照射的雷射光源並沒有被限定，可列舉出CO2、CO、He-Ne、氬離子、受激準分子等的氣體雷射器、NdYAG或紅寶石等的固體雷射器，能夠利用脈衝雷射振蕩或連續雷射振蕩的任何一種雷射光源。利用電流掃描儀、多面鏡等，僅對規定的照射位置照射雷射，也可以一次照射整個基板。利用連續雷射振蕩的雷射光源時，為了控制照射位置、照射時間以及照射能量，可以利用電流掃描儀或多面鏡等進行掃描。
照射時間優選設定在10m秒以下。雖然在避免加熱整個氧化矽膜這方面上，照射時間越短越為優選，但是優選為1n秒以上，在實用方面上10n秒以上的更為優選。
對於雷射的波長，在高照射能量密度的方面，優選短於可視光(波長400nm～760nm)，在矽鍺膜14a的最表面容易從光變化為熱的方面，進一步優選設定在150nm～400nm的範圍內。這樣的短波長的光到達矽鍺膜14a中的深度變淺，從而進一步防止鍺原子向矽膜13a擴散。作為這樣的雷射光源，可以列舉有XeCl準分子雷射器(波長308nm)，KrF準分子雷射器(波長248nm)，ArF準分子雷射器(波長193nm)，F2準分子雷射器(波長157nm)等。
照射能量的量可選擇為使矽鍺膜14a的壓縮應變緩和、並達到切斷矽膜13a與氧化矽膜的結合而誘發壓縮應變的溫度，並可根據矽鍺膜14a以及矽膜13a的厚度來適當選擇。另外，也可以根據與照射能量密度的關係，對一處地方照射多個脈衝來控制照射能量。
雷射的照射可以是面照射、點照射中的任意一個，但優選暫時照射整個被照射面。從而能夠在矽膜13a上均勻應變誘發。
另外，在本工序中，在雷射的照射以外，也可以使用閃光燈的照射、電子束照射。使用閃光燈時，例如，設定為一個閃光的照射時間是數微秒、照射能量的量為100mJ/cm2。作為閃光燈，可列舉有例如氙閃光燈、滷素鎢燈等。另外，使用電子束時，將加速電壓設定為5keV～10keV，將照射劑量設定在10μA左右，將照射時間設定在5n秒～10n秒左右。
接著，在圖6的工序中，通過溼式蝕刻除去圖5的結構體的矽鍺膜14b。具體的說，利用氟酸、雙氧水以及醋酸的混合液(蝕刻液)，液溫例如設定為25℃，在圖5的結構體的表面通過噴射式蝕刻法進行塗敷，從而僅溶解除去矽鍺膜14b。接著，通過純水等對露出的應變矽膜13b的表面進行清洗·衝洗並進行乾燥。由於這些蝕刻液對於矽鍺的蝕刻速度大於對於矽的蝕刻速度，而具有蝕刻選擇性，所以能夠好控制在矽鍺膜14b和應變矽膜13b的界面停止蝕刻。因此，由於避免了殘留矽鍺膜14b，所以能夠抑制在應變矽膜13b的表面殘留鍺原子。另外，由於未浸蝕應變矽膜13b表面，所以能夠得到平滑的應變矽膜13b的表面。此外，除去矽鍺膜14b可以利用浸漬法、旋塗法、噴射式蝕刻法等。另外，也可以在除去矽鍺膜14b時將應變矽膜13b的表面在0.1nm～3nm的膜厚的範圍內進行過腐蝕。這樣一來，通過除去鍺原子擴散了的應變矽膜的極表層，從而得到鍺含量更少的應變矽膜。特別過腐蝕由於在該半導體基板的製造方法中僅在極表層抑制鍺原子的向應變矽膜13b的擴散，所以有效。應變矽膜13b的過腐蝕可以在除去矽鍺膜14b時進行，也可以在除去矽鍺膜14b之後另外進行。由上述，形成了圖6所示的具有誘發拉伸應變的應變矽膜13b的半導體基板10。
下面對第一實施方式的實施例進行說明。
首先求出照射到前面的圖4的工序中的矽鍺膜的表面的雷射的照射能量的量和在矽膜上所誘發的應變的關係。
圖7是表示應變矽膜的喇曼位移和照射能量的量的關係的圖。在圖7中，應變矽膜利用Si80Ge20膜、Si75Ge25膜(數值是表示其元素的原子濃度)作為矽鍺膜，從0J/cm2(未進行雷射照射時)到280mJ/cm2照射不同的量能量來誘發應變。此外，利用XeCl雷射(波長308nm)，雷射照射表示以100Hz多次照射40n秒的脈衝，照射能量的量表示其總照射能量的量。另外，將矽膜、矽鍺膜的厚度分別置為20nm、40nm，通過超高真空CVD法，根據上述條件而形成矽鍺膜。圖7是表示利用喇曼分光測定器測定這樣的應變矽膜，並對應變矽膜的520cm-1附近的峰值的變化進行測定的圖。該峰值表示當產生移動到低波數側的喇曼位移時在矽膜上誘發拉伸應變。
參照圖7可知，與未進行雷射照射的情況(0mJ/cm2)進行比較，對矽鍺膜照射200～280mJ/cm2的能量時，觀察到矽膜的喇曼位移變化到低波數側，在矽膜上誘發拉伸應變。另外可知，拉伸應變的大小在使用了Si75Ge25膜時比使用了Si80Ge20膜時喇曼位移值小，所以在矽膜上誘發更大的拉伸應變。即，可知通過利用鍺濃度更高的矽鍺膜，在矽膜上能夠誘發更大的拉伸應變。這是由於鍺濃度高的矽鍺膜的晶格常數較大。此外，在使用了Si80Ge20膜和Si75Ge25膜的情況下，在未進行雷射照射時的矽膜的喇曼位移值不同，推測原因是由於在矽膜上仍然殘留有在形成各自的矽鍺膜時從矽鍺膜承受的拉伸應變。
圖8是表示雷射照射的照射能量的量和矽鍺膜的厚度的關係的圖。圖8表示通過具有各種厚度的矽鍺膜在矽膜上誘發應變的最小的照射能量的量。用Si80Ge20作為矽鍺膜，將厚度設為30nm、40nm、50nm、60nm、80nm、100nm，通過超高真空CVD法由本實施方式的上述條件來形成，使用了與圖7同樣的雷射。另外，將矽膜的膜厚設為20nm。此外，這樣形成矽膜的應變通過喇曼分光測定器來測定矽鍺膜的喇曼位移，在矽鍺膜緩和了的情況下在矽膜上形成應變。
參照圖8，在矽鍺膜的厚度為30nm～60nm的範圍內，照射能量為約300mJ/cm2～約400mJ/cm2的範圍內，能夠在矽膜上誘發應變。另一方面，在矽鍺膜的厚度為80nm、100nm時，以適量的照射能量不能在矽膜誘發應變。從這些可知，矽鍺膜的厚度優選在30nm～60nm的範圍內。此外，充分期待矽鍺膜的厚度即使不足30nm也可能在矽膜上誘發應變。
圖9是表示雷射照射的前後的氧化矽膜/矽膜/矽鍺膜的層疊體的深度分布的圖。圖9表示，從前面的圖5所示的氧化矽膜/矽膜/矽鍺膜的層疊體的表面開始，通過氬(Ar)離子對表面進行蝕刻，並利用SIMS對矽以及鍺進行定量分析。將矽膜的厚度置為20nm，利用厚度為40nm的Si83Ge17膜，通過超高真空CVD法根據上述條件來形成矽鍺膜。另外，用實線表示雷射照射前的分布，用虛線表示雷射照射後的分布。
參照圖9可知，雷射照射後的分布與雷射照射前的分布重疊，通過雷射照射而對矽鍺膜以及矽膜進行加熱，從而不會產生鍺原子的擴散。因此，通過雷射照射這樣的短時間加熱，能夠防止在以往的退火等中不可避免的、鍺原子擴散到矽膜而導致在溝道使用矽膜時因產生的界面態增加、而導致的載流子遷移率下降。
此外，在圖9中，矽膜和矽鍺膜之間的界面的鍺濃度在幾nm的程度上變化，這被認為是由於SIMS的分析時的深度分解能或試料的傾向等的影響。假設即使發生形成矽鍺膜時鍺原子向矽膜擴散，由於通過上述的圖6的工序而將其除去，所以不會殘留在應變矽膜上。
下面，如下述來形成本實施方式的實施例1的半導體基板。半導體基板由矽基板、氧化矽膜、以及應變矽膜構成。
首先，用上述的方法形成了矽基板、氧化矽膜、以及應變矽膜(厚度為15nm)的層疊體。接著，在矽膜上，通過超高真空CVD法，將壓力設為10-4pa，使用Si2H6(流量為2sccm)作為矽的源極氣體，使用GeH4(流量為4sccm)作為鍺的源極氣體，將基板溫度設定為550℃，進行三分鐘成膜。這樣一來，在矽膜上使厚度為30nm的Si80Ge20膜生長。
接著，在Si80Ge20膜的表面，利用準分子雷射器(波長為308nm)，以240mJ/cm2的能量密度照射一次脈衝時間幅度為40n秒的雷射脈衝，從而在矽膜上形成拉伸應變。
接著，利用混合了氟酸、雙氧水、以及醋酸的蝕刻液(液溫為25℃)來除去應變矽膜上的Si80Ge20膜，從而形成具有應變矽膜的半導體基板。此外，通過喇曼分光測定器測定所得的該應變矽膜的峰值的位置為516cm-1，喇曼位移為4cm-1。由此確認在應變矽膜上誘發有1GPa左右的拉伸應力。
通過SIMS，對這樣所得的實施例1的半導體基板的應變矽膜中的鍺含量的深度分布進行測定。另外，為了比較，用除了未照射準分子雷射以外、其他都與實施例1的半導體基板相同的工序來形成了比較例1的半導體基板。而且，也通過SIMS對比較例1的半導體基板的矽膜測定了深度分布。
圖10是表示第一實施方式的實施例1的半導體基板的應變矽膜中的鍺含量的深度分布的圖。圖11是表示比較例1的半導體基板的矽膜中的鍺含量的深度分布的圖。此外，圖10以及圖11中的以較細的實線連接的點表示鍺含量的實測值，較粗的實線表示鍺含量的實測值的深度方向的移動平均數。另外，在圖10以及圖11中，鍺含量為約2.1×1017原子/cm-3時呈實線狀是由於實測值的點連續。鍺含量的深度方向的移動平均數是利用美國Synergy Software公司製造的商品名為KaleidaGraph(日語版ver3.52)的軟體，使用其濾波功能而求出的。另外，通過標準試料校正了鍺含量的絕對值。此外，也同樣進行了後面的圖12中SIMS測定、移動平均數方法、以及校正方法。
參照圖10以及圖11可知，當對實施例1和比較例1進行比較時，鍺含量經從矽膜的表面到25nm的深度的整體範圍為大致相同。由此可知以下兩點在實施例1的半導體基板的應變矽膜上，沒有發生因準分子雷射照射到Si80Ge20膜而導致的鍺原子向深度方向擴散；以及各個深度中沒有發生使鍺原子含量增加的擴散。因此能夠確認通過照射準分子雷射而使Si80Ge20膜的壓縮應變緩和，不會使鍺原子擴散到矽膜中而能夠在矽膜上形成拉伸應變。
接著，對於未源於本發明的比較例2的半導體基板，通過SIMS來測定深度分布。比較例2的半導體基板是具有Soitec公司製造的應變矽膜的SOI基板，其結構與實施例1的半導體基板相同。比較例2的半導體基板是以在背景技術裡面說明的非專利文獻3或者4所記載的方法來形成的。
圖12是表示比較例2的半導體基板的應變矽膜中的鍺含量的深度分布的圖。圖12中的細實線表示鍺含量的實測值，粗實線表示鍺含量的深度方向的移動平均數。
參照圖12，比較例2的應變矽膜中鍺含量其最大值為7×1018原子/cm-3，與此相對，圖10所示的實施例1的應變矽膜中的鍺含量其最大值為1.6×1018原子/cm-3。由此可知，實施例1比比較例2鍺含量的最大值降低75％，鍺含量被抑制得較低。
在此，如在各個圖中以粗實線所示那樣，鍺含量的深度方向的移動平均數的最大值，在比較例2中為4.1×1018原子/cm-3左右，與此相對，在實施例1中為9×1017原子/cm-3。由此可知，與比較例2相比，實施例1的鍺含量被抑制低1/4。由此可知，由於與比較例2的具有通過貼合而得的以往的應變矽膜的SOI基板相比，實施例1的應變矽膜中的鍺含量極少，所以能夠避免在將應變矽膜做成溝道時形成界面態，進而，即使暴露在氧化環境中也能夠避免膜質惡化。
另外，如圖10以及圖12所示，對於鍺含量的實測值為2×1018原子/cm-3以下的深度，在比較例2中為4nm，與此相對，在實施例1中為不足2nm。即，可知與比較例2相比，實施例1的鍺原子僅侵入到極淺的區域。因此，在形成應變矽膜的溝道或較淺的接合區域來作為半導體裝置時，為了提高工作速度而使用縮小垂直方向的尺寸的方法。由於在此時，實施例1的半導體基板的鍺原子僅侵入到應變矽膜的極淺的區域，所以即使溝道或較淺的接合區域被形成為較淺區域，也比比較例2更能夠抑制鍺原子帶來的惡劣影響。
另外，作為以2×1018原子/cm-3為邊界的理由之一，是由於當比其低含量時，因SIMS的裝置等引起的包含在實測值中的測定誤差導致的影響增加，各個的實測值的偏差增加。
另外，通過SIMS測定的深度分布是這樣測定的利用Physical Electronics公司的ADEPT1010，對一次照射離子使用加速到了20kV的Cs(銫)，對於180μm×288μm大小的檢測區域，對其表面濺射銫並測定了深度分布。
根據本實施方式，通過將矽鍺膜14a用能量線短時間加熱從而在矽膜13a上誘發應變，所以能夠抑制來自矽鍺膜14a的鍺原子向應變矽膜13b擴散。因此，能夠大幅度的降低殘留在應變矽膜13a中的鍺原子。其結果，能夠實現具有鍺含量極少、高品質的應變矽膜13b的半導體基板10。
另外，根據本實施方式，由於使用了利用雷射、閃光燈、電子束等的能量線的照射的簡單的加熱方法，所以能夠簡單的製造半導體基板10。
此外，也可以取代上述的矽鍺膜14a，而使用比矽鍺晶格常數大的材料，例如可使用用砷化鋁(AlAs)、砷化鎵(GaAs)、磷化銦(InP)。另外，也可以取代上述的矽鍺膜14a，而使用將構成具有與矽大致相同的晶格常數的磷化鍺(GaP)、磷化鋁(AlP)等的III-V族的化合物的元素的一部分置換為共有結合半徑較大的元素而組成的膜。通過使用比這些矽鍺的晶格常數大的材料，能夠得到與矽鍺膜同樣的效果。例如，也可以使用將磷化鎵的磷的一部分置換為砷的磷砷化鎵(GaPAs)膜、將磷化鎵的鎵的一部分置換為銦的磷化鎵銦(GaInP)膜、將磷化鋁的鋁(Al)的一部分置換為In(銦)的磷化鋁銦(AlInP)膜。
另外，能夠取代上述的矽鍺膜14a，使比矽的晶格常數小的膜在矽膜13a上生長，以上述的加熱方法對矽膜13a施加壓縮應力，從而在矽膜13a上誘發應變。誘發了壓縮應變的矽膜比沒有誘發應變的矽膜空穴遷移率高，通過將這樣的壓縮應變矽膜用於p型MOS電晶體的溝道層，能夠提高工作速度。作為對這樣的矽膜施加壓縮應力的膜，可以使用將矽膜的矽的一部分用碳置換的碳化矽(SiC)膜、將構成具有與矽大致相同的晶格常數的磷化鎵(GaP)或磷化鋁(AlP)等的III-V族的化合物的元素的一部分置換為共有結合半徑較小的元素而組成的膜，例如，也可以使用將磷化鎵的磷(P)的一部分置換為氮(N)的氮磷化鎵(GaPN)膜、將磷化鎵的鎵的一部分置換為鋁的磷化鋁鎵(GaAlP)膜、將磷化鋁的磷的一部分置換為氮的氮磷化鋁(AlPN)膜。另外，期待也可以用碳膜、氮化硼(BN)膜、磷化硼(BP)膜、硫化鋅(ZnS)膜作為對矽膜施加壓縮應力的膜。
(第二實施方式)下面，針對第二實施方式的半導體基板及其製造方法進行說明。第二實施方式的半導體基板是第一實施方式的半導體基板的變形例。
圖13是本發明的第二實施方式的半導體基板的剖視圖。參照圖13，半導體基板60具有這樣的結構單晶矽基板11、在其上層疊氧化矽膜12、在氧化矽膜12上層疊隔離多個區域而設的應變矽膜13b-1。應變矽膜13b-1與第一實施方式的應變矽膜13b同樣的在面內方向誘發拉伸應變。應變矽膜13b-1通過露出氧化矽膜12的溝61而相互隔離，在一張基板上形成有多個應變矽膜13b-1。由於應變矽膜13b-1被溝61相互分離，所以如後所述，在形成相互的應變時不會有幹擾，應變量的面內方向的均勻性良好。因此，根據本實施方式，應變矽膜13b-1的電子遷移率有所提高，同時變得更加均勻。
此外，被溝61所隔離的相互隔離的應變矽膜13b-1中一個的尺寸可以作為在應變矽膜13b-1上形成的半導體裝置的一個晶片的尺寸，或者也可以作為具有多個功能部的半導體裝置的一個功能部的尺寸，或者也可以作為單個元件的尺寸。
圖14以及圖15是表示第二實施方式的半導體基板的製造工序的一部分的圖，圖16是圖14的工序的半導體基板的俯視圖。
首先，與第一實施方式的圖2以及圖3的工序同樣的在單晶矽基板11上層疊氧化矽膜12、矽膜13a以及矽鍺膜14a。
接著，在圖14的工序中，貫通矽鍺膜14a以及矽膜13a而形成露出氧化矽膜12的溝61。具體的說，如圖16所示，在基板面上縱橫形成溝61，從而將矽鍺膜14a以及矽膜13a分割成多個區域，從而形成由矽膜13a-1以及矽鍺膜14a-1構成的層疊體62。例如通過光刻法以及RIE法來形成溝61。另外，圖14的剖視圖是圖16所示的A-A剖視圖。
在圖15的工序中還對矽鍺膜14a-1的表面照射能量線。與先前的圖4同樣方式來進行能量線的照射。由此，通過與先前的圖4的工序同樣的作用，矽鍺膜14a-1的壓縮應變緩和而在矽膜13a-1上誘發拉伸應變，形成誘發了圖15所示的拉伸應變的矽膜13b-1。矽膜13b-1以及矽鍺膜14b-1的層疊體62b被溝61分離，由於各個膜13b-1、14b-1的端部被開放，所以矽鍺膜14b-1的壓縮應變的緩和以及矽膜13b-1的拉伸應變的緩和變得順利。其結果，矽膜13b-1的拉伸應變的面內方向的均勻性變得良好，電子遷移率的均勻性變得良好。另外，由於圖14的矽鍺膜14a-1的壓縮應變緩和了的量的大致總和為矽膜13b-1的拉伸應變量，所以與第一實施方式相比較，可在矽膜13b-1上誘發更大應變量的拉伸應變。另外，由於在照射能量線時，向在溝61的底面露出的氧化矽膜12的表面照射能量線，所以氧化矽膜12的溫度上升，從而圖14所示的矽膜13a-1和氧化矽膜12的結合容易被切斷，在矽膜13b-1上容易形成更大的拉伸應變。
此外，可以對圖14以及圖16所示的每個層疊體62a照射能量線。各層疊體62a的面積小於整個基板11的面積，在這樣小面積的範圍內更容易形成均勻的能量密度的能量線。其結果，各層疊體62a的矽膜13b-1的拉伸應變量也越發均勻。另外，能夠更有效的將能量線照射到比層疊體62a更寬的範圍。
另外，雖然被溝61所畫成的層疊體62a的面內方向的尺寸可適當的選擇，但可以做成與存儲器晶片或LSI等的半導體裝置同等的尺寸，也可以做成半導體裝置的大致整數倍的尺寸。由此，在半導體裝置的製造工序中，在半導體基板60上形成半導體裝置之後，對各個半導體裝置進行切斷的切割工序變容易。
接著，雖省略圖示，但以與前面的圖6的工序同樣的除去矽鍺膜13b-1。由此形成具有如圖13所示的、具有被在面內方向相互分離的應變矽膜13b-1的半導體基板60。
此外，在該製造方法中，用圖14的工序在矽膜13a-1和矽鍺膜14a-1的層疊體中形成了溝61，雖然省略圖示但也可以在形成了矽膜13a-1之後與圖14的工序同樣的形成溝，接著在矽膜13a-1上形成矽鍺膜。
根據本實施方式，除了與第一實施方式的半導體基板的製造方法同樣的效果之外，由於拉伸應變量均勻分布在整個應變矽膜13b-1，所以能夠得到更高品質的應變矽膜13b-1。
(第三實施方式)本發明的第三實施方式涉及具備在結晶晶格中誘發拉伸應變的應變矽膜的半導體基板及其製造方法，在利用組成不同的多個矽鍺膜來代替單層的矽鍺膜之外，與第一實施方式相同。
圖17以及圖18是表示本發明的第三實施方式的半導體基板的製造工序的圖。圖中，對與先前說明的部分對應的部分標上同樣的參照符號，而省略說明。
首先，在圖17的工序中，與第一實施方式的圖2的工序同樣的形成單晶矽基板11、氧化矽膜12、以及矽膜13a的層疊體。
在圖17的工序中，還在矽膜13a上形成由鍺濃度不同的多個矽鍺膜14a-1～14a-3構成的層疊體。與第一實施方式的圖3的工序同樣的形成矽鍺膜14a-1～14a-3。
以隨著從矽膜13a側向層疊方向鍺濃度減少的方式來設定矽鍺膜14a-1～14a-3的組成。例如，如圖17所示，從矽膜13a開始做成Si60Ge40膜14a-1(厚度為5nm)、Si80Ge20膜14a-2(厚度為20nm)、Si90Ge10膜14a-3(厚度為20nm)。通過這樣構成矽鍺膜14a-1～14a-3的層疊體，從而能夠在與矽膜13a之間的界面上，通過鍺濃度高的Si60Ge40膜14a-1在矽膜13a上誘發更大的拉伸應變。與此同時，通過沿層疊體的層疊方向，依次層疊晶格常數小於Si60Ge40膜14a-1的Si80Ge20膜14a-2、Si90Ge10膜14a-3，從而抑制層疊體中的缺陷的產生、確保厚度，進而形成結晶性良好的層疊體，由此支承Si60Ge40膜14a-1，能夠穩定的在矽膜13a上誘發拉伸應變。
另外配置在矽鍺膜14a-1～14a-3的層疊體的表面上的鍺濃度低的Si90Ge10膜14a-3，雷射的波長越短吸光度越高，並能夠將雷射的光能高效轉變為熱能。即，對於矽鍺膜14a-1～14a-3的層疊體，可以選擇在矽膜13a側誘發更大應變的組成，也可以選擇在層疊體的表面側雷射的吸光度變高的組成。此外，矽鍺膜14a-1～14a-3的層疊體並不限定為三層，可以是兩層，也可以是四層以上。進而，也可以將矽鍺膜14a-1～14a-3的層疊體做成鍺濃度連續變化的組成傾斜膜。
在圖17的工序中，還與圖4的工序同樣的對矽鍺膜14a-1～14a-3的層疊體的表面照射雷射。由此在矽膜13a上誘發拉伸應變，形成圖18所示的應變矽膜13c。此外，雖省略圖示，但矽鍺膜14a-1～14a-3的層疊體成為通過雷射照射而壓縮應變緩和的狀態。
接著，在圖18的工序中，與圖6的工序同樣的除去圖17所示的矽鍺膜14a-1～14a-3的層疊體。由此，能夠形成具有誘發拉伸應變的矽膜13c的半導體基板20。
根據本實施方式，隨著從矽膜的界面剝離矽膜上形成的矽鍺膜而依次層疊鍺含量逐漸減少的組成的矽鍺膜。由此，能夠在抑制矽鍺膜的層疊體中產生缺陷並確保厚度的同時，形成結晶性良好的層疊體，從而支承Si60Ge40膜14a-1，穩定的在矽膜13a上誘發拉伸應變。由此，能夠形成具有比在第一實施方式形成的半導體基板誘發更大的拉伸應變的矽膜13c的半導體基板20。
(第四實施方式)下面，對本發明的第四實施方式的半導體基板及其製造方法進行說明。第四實施方式的半導體基板是在第三實施方式的半導體基板的應變矽膜的表面上形成了鍺膜的半導體基板。
圖19是本發明的第四實施方式的半導體基板的剖視圖。圖中，對與先前說明的部分對應的部分標上同樣的參照符號，而省略說明。
參照圖19，半導體基板25由具有單晶矽基板11、氧化矽膜12、以及應變矽膜13a的半導體基板20，和形成在應變矽膜13c的表面上的鍺膜26構成。半導體基板20由與圖18所示的第三實施方式的半導體基板同樣的結構構成，並以同樣方法形成。
通過CVD法(超高真空CVD法、氫還原法、熱分解法、MOCVD法)等在應變矽膜13c上形成鍺膜26。鍺結晶比矽結晶的晶格常數約大4.2％，但是由於應變矽膜13c在第三實施方式中通過高鍺濃度的矽鍺膜而產生拉伸應變，所以鍺膜26在界面上的錯位被抑制，從而形成一致的界面而進行外延生長。具體的說，將鍺膜26置於壓力為10-4pa的環境下，用GeH4(流量為7sccm)作為鍺的源極氣體，用H2(流量為1sccm)作為載流子氣體，將基板溫度設定在350℃，進行30分鐘成膜。另外，鍺膜26的厚度設定在1nm～10nm的範圍內。
這樣具有鍺膜26的半導體基板25由於鍺膜26中的空穴以及電子的遷移率比矽膜中的大上數倍，所以用鍺膜26作為溝道層，能夠形成高速的電晶體。
另外，半導體基板25能夠形成比在一般的矽膜上形成鍺膜時更優質的鍺膜26。進而，應變矽膜13c只要是使鍺膜26能夠外延生長程度的厚度、例如是1nm～5nm即可，由於謀求薄膜化，所以能夠利用更優質的應變矽膜13c，其結果，能夠形成優質的鍺膜26。
此外，雖然利用由第三實施方式的半導體基板的單晶矽基板11、氧化矽膜12、以及應變矽膜13a構成的半導體基板20而形成了本實施方式的半導體裝置25，也可以取而代之，利用第一或者第二實施方式的半導體基板而在其應變矽膜上形成鍺膜。
(第五實施方式)下面，對第五實施方式的半導體基板及其製造方法進行說明。
圖20是本發明的第五實施方式的半導體基板的剖視圖。參照圖20，半導體基板30由下述部分構成第一區域31，其在氧化矽膜12上，由沿結晶晶格的基板面向平行的方向誘發拉伸應變的矽膜13b構成；第二區域32，其由沿結晶晶格的基板面向水平方向誘發壓縮應變的矽鍺膜14a構成。第一區域31的矽膜13b是與上述第一～第三實施方式同樣的應變矽膜。第二區域32的矽鍺膜14a具有閃鋅礦型結晶結構，在基板面上平行的形成(001)面，膜厚方向朝著
方向。在矽鍺膜14a上沿膜厚方向誘發拉伸應變。另外，在矽鍺膜14a上，由於沿基板面向平行的方向、即空穴的飛越方向進行誘發，所以空穴遷移率提高。
圖21～圖22是表示本發明的第五實施方式的半導體基板的製造工序的圖。圖中，對與先前說明的部分對應的部分標上同樣的參照符號，而省略說明。
首先，在圖21的工序中，與第一實施方式的圖2的工序同樣的形成單晶矽基板11/氧化矽膜12/矽膜13a的層疊體。
在圖21的工序中，還在矽膜13a上與圖3的工序同樣的形成矽鍺膜14a。如上所述，矽鍺膜14a由於在矽膜13a上外延生長，所以誘發壓縮應變。
在圖21的工序中，還在下面的工序中在矽膜13a上誘發拉伸應變的第一區域31的矽鍺膜14a上，通過光刻法選擇性形成抗蝕膜(未圖示，厚度為100nm)，進而通過濺射法、CVD法等形成氧化矽膜33。在以下工序中加熱氧化矽膜33的表面時，氧化矽膜33的厚度被設定為大致50nm。接著，將抗蝕膜上的氧化矽膜33與抗蝕膜一同揭離。此外，也可以在第一區域31和第二區域32的邊界部設置到達下側的氧化矽膜12的溝部34。具體的說，雖省略圖示，但通過光刻法選擇性形成抗蝕膜，通過RIE法等的乾式蝕刻形成溝部34。通過設置這樣的溝部34，從而使第一區域31的矽膜13a和第二區域的矽膜13a不連續，由此在以下的工序中能夠僅在第一區域31的矽膜13a上均勻誘發拉伸應變。
在圖22的工序中，對圖21的結構體的表面照射雷射。與第一實施方式的圖4的工序同樣的進行雷射照射。通過該雷射照射而由第一區域31的矽鍺膜14a對矽膜13a施加拉伸應力，從而在矽膜13a上誘發應變。由於由雷射照射得到的熱通過氧化矽膜33而因光的幹涉作用導致進入到內部的能量減半，所以在第二區域32的矽鍺膜14a上誘發壓縮應變保持原樣。此外，也可以利用在圖4的工序中說明的其他能量線的照射的加熱的方法。
此外，也可以不形成氧化矽膜33，僅對第一區域31的矽鍺膜14a選擇性進行雷射照射。作為選擇性進行雷射照射的方法，可以利用上述的電流掃描儀或多面鏡等的方法、在雷射光源和照射光學系統之間設置對規定的雷射束的寬度進行限制使其符合照射的區域的掩模。
在圖23的工序中，與第一實施方式的圖6的工序同樣的除去第一區域31的矽鍺膜14a(通過雷射照射緩和應變)。接著，通過蝕刻(化學處理法)除去第二區域32的氧化矽膜33。由此，在氧化矽膜12上，形成具備由誘發了拉伸應變的矽膜13b構成的第一區域31、和由誘發了壓縮應變的矽鍺膜14a構成的第二區域32的應變半導體基板30。
根據本實施方式，能夠以簡便的方法來製造具有電子遷移率高的應變矽膜13b和空穴遷移率高的應變矽鍺膜14a的半導體基板。另外，由於能夠將電子遷移率高的矽膜和這樣的半導體基板設置在一個基板上，所以能夠如下述容易的形成高速工作的CMOS(互補型MOS)電晶體。
(第六實施方式)在第五實施方式的基礎上對本發明的第六實施方式進行說明，第六實施方式涉及一種在具備在結晶晶格上誘發拉伸應變的矽膜、和在結晶晶格上誘發壓縮應變的矽鍺膜的半導體基板上，形成了CMOS電晶體的半導體裝置。圖中，對與先前說明的部分對應的部分標上同樣的參照符號，而省略說明。
圖24是本發明的第六實施方式的半導體裝置的剖視圖。這樣形成本實施方式的半導體裝置40在圖23所示的第五實施方式的半導體基板30上，由形成在第一區域31的n型MOS電晶體41、和形成在第二區域32的p型MOS電晶體42構成，在n型MOS電晶體41和p型MOS電晶體42之間形成有元件分離部43。
這樣形成n型MOS電晶體41在第一區域31的應變矽膜13b中形成有擴散了n型雜質的源極區域44a以及漏極區域44b，在源極區域44a和漏極區域44b之間的應變矽膜13b上形成有堆積了柵絕緣膜45、柵電極46的柵層疊體48，在其兩側形成有側壁絕緣膜49。在柵絕緣膜45的下側的應變矽膜13b上形成有溝道(未圖示)。由於在應變矽膜13b上誘發有拉伸應變，所以與沒有誘發應變的矽膜相比較，電子遷移率較大，n型MOS電晶體可高速工作。
另一方面，這樣形成p型MOS電晶體42在誘發第二區域的壓縮應變的矽鍺膜14a(以下，稱為「應變矽鍺膜14a」)中形成有擴散了p型的雜質的源極區域50a以及漏極區域50b，與n型MOS電晶體41同樣，形成由柵絕緣膜45和柵電極46構成的柵層疊體48以及側壁絕緣膜49，在柵絕緣膜45的下側的應變矽鍺膜14a上形成有溝道。由於在應變矽鍺膜14a上誘發有壓縮應變，所以與矽膜或沒有誘發應變的矽鍺膜相比較，空穴遷移率較大，p型MOS電晶體42可高速工作。
然後，針對第六實施方式的半導體裝置的製造方法進行說明。
圖25～圖27是表示第六實施方式的半導體裝置的製造工序的圖。圖中，對與先前說明的部分對應的部分標上同樣的參照符號，而省略說明。
首先，在圖25的工序中，與第五實施方式相同的在表面形成具有應變矽膜13b(第一區域)和應變矽鍺膜14a(第二區域)的半導體基板30。此外，在半導體基板30的第一區域和第二區域之間的邊界部形成有溝部43。接著，在溝部43填充絕緣材料例如氧化矽膜或者氮化矽膜，從而形成元件分離部43。
在圖25的工序中，還通過熱氧化法、CVD法、濺射法等在應變矽膜13b、元件分離部43、以及應變矽鍺膜14a的表面形成柵絕緣膜45(例如氧化矽膜、氮化矽膜、金屬氧化膜等，厚度為1nm～3nm)，進而用以下的工序形成作為柵電極的多晶矽膜46a(厚度為100nm)。
接著，在圖26的工序中，在多晶矽膜46a的表面形成抗蝕膜，以僅殘留作為柵的區域的方式進行圖像成形，然後將抗蝕膜作為掩模，通過RIE法等對多晶矽膜46a、柵絕緣膜45進行蝕刻，從而露出應變矽膜13b、應變矽鍺膜14a的表面，形成由柵絕緣膜45和柵電極46構成的柵層疊體48。
在圖26的工序中，還將抗蝕膜以及柵層疊體48作為掩模，向應變矽膜13b、應變矽鍺膜14a分別注入n型雜質、p型雜質，從而形成擴展區域52、53。接著，通過使用了氧等離子體的灰化而除去抗蝕膜。
接著，在圖27的工序中，在圖26的結構體的表面形成氧化矽膜(厚度為200nm)，進行蝕刻，從而在柵層疊體48的兩側壁形成側壁絕緣膜49。
在圖27的工序中，還將側壁絕緣膜49以及柵電極46作為掩模，向應變矽膜13b、應變矽鍺膜14a注入n型雜質、p型雜質，並進行活性化，形成源極區域44a、50a以及漏極區域44b、50b，從而形成n型MOS電晶體41以及p型MOS電晶體42。
接著，雖然省略圖示，但是通過公知的方法進行矽化物化，從而形成層間絕緣膜、接頭等的垂直配線、配線層等。由此，本實施方式的半導體裝置40完成。
根據本實施方式，由於在誘發了拉伸應變的電子遷移率高的應變矽膜13b上形成有n型MOS電晶體41的溝道，所以n型MOS電晶體41可高速工作。另外，由於在誘發了壓縮應變的空穴遷移率高的應變矽鍺膜14a上形成有p型MOS電晶體42，所以可高速工作。
進而，由於在n型MOS電晶體41的應變矽膜13b上使鍺原子含量降得極低，所以能夠抑制在溝道中形成界面態，防止電子遷移率下降。另外，也不必擔心因被矽化物化的源極區域44a以及漏極區域44b的表面的鍺原子的影響而導致薄膜阻力增加。另外，即使應變矽膜13b被暴露在用於除去抗蝕膜的灰化等的氧等離子體中，由於應變矽膜13b中的鍺原子含量降得極低，所以能夠抑制鍺原子的氧化以及氣化，從而抑制應變矽膜13b的膜質的惡化。
此外，雖省略圖示，但也可以通過同樣的方法在第四實施方式的半導體基板上形成本實施方式的n型MOS電晶體。例如，可以通過與本實施方式同樣的方法來形成將第四實施方式的半導體基板的鍺膜作為溝道層而使用的n型MOS電晶體。該n型MOS電晶體能夠與本實施方式的n型MOS電晶體同樣的高速工作。此外，也可以形成將第四實施方式的半導體基板的鍺膜作為溝道層而使用的p型MOS電晶體。
以上雖然針對本發明的優選的實施方式進行詳細說明，但是本發明並不限定於特定的實施方式中，可在所記載在權利要求書中的本發明的範圍內，進行各種的變形、變更。
工業上的可利用性從以上詳述可知，根據本發明，能夠提供一種具有高品質的應變矽膜的半導體基板、以及簡單的製造半導體基板的半導體基板的製造方法。另外，根據本發明，能夠提供一種可高速工作的半導體裝置及其製造方法。
權利要求
1.一種半導體裝置的製造方法，該半導體裝置具備基板；形成在上述基板上的絕緣膜；在上述絕緣膜上，沿與基板面平行的方向誘發了應變的第一半導體層；形成在上述第一半導體層的源極以及漏極區域；在上述第一半導體層上由柵絕緣膜以及柵電極構成的柵層疊體，其特徵在於，具備通過外延生長而在第一半導體層上形成第二半導體層的工序；加熱上述第二半導體層的工序；除去上述第二半導體層的工序，上述第二半導體層的面內方向的晶格常數與上述第一半導體層不同，加熱上述第二半導體層的工序是向第二半導體層的表面照射能量線從而在第一半導體層誘發應變。
2.一種半導體裝置的製造方法，該半導體裝置具備基板；形成在上述基板上的絕緣膜；形成在上述絕緣膜上的第一半導體層；形成在上述第一半導體層的第一區域的n型MOS電晶體；形成在上述第一半導體層的第二區域上的第二半導體層；形成在該第二半導體層的p型MOS電晶體，其特徵在於，具備通過外延生長而在第一半導體層上形成第二半導體層的工序；加熱上述第一區域的第二半導體層的工序；除去上述第一區域的第二半導體層的工序，上述第二半導體層的面內方向的晶格常數比第一半導體層大，加熱上述第二半導體層的工序是向第二半導體層的表面照射能量線從而在第一半導體層誘發拉伸應變。
3.如權利要求1或2所記載的半導體裝置的製造方法，其特徵在於，將上述能量線的照射時間設定在1n秒以上10m秒以下的範圍內。
4.如權利要求1或2所記載的半導體裝置的製造方法，其特徵在於，上述第一半導體層由矽膜構成，第二半導體層由矽鍺膜構成，上述矽鍺膜的鍺濃度被設定為10原子％以上40原子％以下。
5.如權利要求1或2所記載的半導體裝置的製造方法，其特徵在於，上述第二半導體層由具有多層的層疊體構成，上述層疊體是由下述的層形成的，即，與第一半導體層相接的層具有與第一半導體層的面內方向的晶格常數差異大的晶格常數，沿著該層疊體的層疊方向，上述差異逐漸變小。
6.如權利要求1或2所記載的半導體裝置的製造方法，其特徵在於，上述第二半導體層由具有多層的層疊體構成，上述層疊體是由該層疊體的表面的層比與第一半導體層相接的層能量線的吸收率高的材料構成的。
7.如權利要求2所記載的半導體裝置的製造方法，其特徵在於，加熱上述第二半導體層的工序是向上述第二半導體層的第一區域選擇性地照射能量線。
8.如權利要求2所記載的半導體裝置的製造方法，其特徵在於，在加熱上述第一區域的第二半導體層的工序之前，還具備在上述第一區域和第二區域之間形成露出上述絕緣膜的溝部的工序。
9.一種半導體裝置的製造方法，該半導體裝置具備基板；形成在上述基板上的絕緣膜；在上述絕緣膜上，沿與基板面平行的方向誘發了應變的矽膜；形成在上述矽膜上的鍺膜；形成在上述鍺膜上的源極以及漏極區域；在上述鍺膜上由柵絕緣膜以及柵電極構成的柵層疊體，其特徵在於，具備通過外延生長而在矽膜上形成第二半導體層的工序；向上述第二半導體層照射能量線從而在矽膜上誘發應變的工序；除去上述第二半導體層的工序；通過外延生長而在誘發了上述應變的矽膜上形成鍺膜的工序，上述第二半導體層的面內方向的晶格常數比矽膜大。
10.如權利要求9所記載的半導體裝置的製造方法，其特徵在於，上述第二半導體層由具有多層矽鍺膜的層疊體構成，上述層疊體的上述矽膜側的膜比該層疊體的表面的膜鍺濃度高。
11.一種半導體裝置，其特徵在於，具備基板；形成在上述基板上的絕緣膜；第一半導體層，其形成在上述絕緣膜上，具有沿與基板面平行的方向有拉伸應變的第一區域、第二區域；形成在上述第一區域上的源極以及漏極區域；在該第一區域的第一半導體層上由柵絕緣膜以及柵電極構成的n型MOS電晶體；第二半導體層，其形成在上述第二區域的第一半導體層上，沿與基板面平行的方向具有壓縮應變；形成在該第二半導體層上的源極以及漏極區域；在該第二半導體層上由柵絕緣膜以及柵電極構成的p型MOS電晶體，上述第二半導體層的面內方向的晶格常數比第一半導體層大。
12.一種半導體基板，具備基板；形成在上述基板上的絕緣膜；在上述絕緣膜上，沿與基板面平行的方向誘發了拉伸應變的矽膜，其特徵在於，上述矽膜中基於二次離子質譜分析法得到的鍺含量，其深度方向的移動平均數的最大值在3×1018原子/cm-3以下。
13.一種半導體基板，具備基板；形成在上述基板上的絕緣膜；在上述絕緣膜上，沿與基板面平行的方向誘發了拉伸應變的矽膜，其特徵在於，距離上述矽膜中基於二次離子質譜分析法得到的鍺含量為2×1018原子/cm-3以下的矽膜的表面的深度為3nm以下。
14.如權利要求12或13所記載的半導體基板，其特徵在於，上述矽膜通過露出絕緣膜的溝而被相互隔離為多個區域。
15.一種半導體基板的製造方法，該半導體基板具備基板；形成在上述基板上的絕緣膜；在上述絕緣膜上，沿與基板面平行的方向誘發了應變的第一半導體層，其特徵在於，具備通過外延生長而在第一半導體層上形成第二半導體層的工序；加熱上述第二半導體層的工序；除去上述第二半導體層的工序，上述第二半導體層的面內方向的晶格常數與上述第一半導體層不同，加熱上述第二半導體層的工序是向第二半導體層的表面照射能量線從而在第一半導體層誘發應變。
16.如權利要求15所記載的半導體基板的製造方法，其特徵在於，在形成上述第二半導體層的工序和加熱第二半導體層的工序之間，還具備在上述第一半導體層以及第二半導體層形成露出絕緣膜的溝，將該第一半導體層以及第二半導體層相互分割為規定的區域的工序。
17.如權利要求16所記載的半導體基板的製造方法，其特徵在於，上述能量線的照射是對第二半導體層被分割的一個區域或者多個區域的每一個進行的。
18.如權利要求15所記載的半導體基板的製造方法，其特徵在於，在形成上述第二半導體層的工序之前，還具備在第一半導體層形成露出絕緣膜的溝，將該第一半導體層相互分割為規定的區域的工序。
19.一種半導體基板的製造方法，該半導體基板具備基板；形成在上述基板上的絕緣膜；在上述絕緣膜上，沿與基板面平行的方向誘發了應變的矽膜；形成在上述矽膜上的鍺膜，其特徵在於，具備通過外延生長而在矽膜上形成第二半導體層的工序；加熱上述第二半導體層的工序；除去上述第二半導體層的工序；通過外延生長而在誘發了上述應變的矽膜上形成鍺膜的工序，上述第二半導體層的面內方向的晶格常數比矽膜大；加熱上述第二半導體層的工序是向第二半導體層的表面照射能量線從而在矽膜誘發應變。
20.一種半導體基板的製造方法，該半導體基板具備基板；形成在上述基板上的絕緣膜；第一半導體層，其形成在上述絕緣膜上，具有沿與基板面平行的方向誘發了拉伸應變的第一區域；形成在上述第一半導體層的第二區域上的第二半導體層，其特徵在於，具備通過外延生長而在第一半導體層上形成第二半導體層的工序；加熱上述第一區域的第二半導體層的工序；除去上述第一區域的第二半導體層的工序，上述第二半導體層的面內方向的晶格常數比第一半導體層大，加熱上述第二半導體層的工序是向第二半導體層的表面照射能量線從而在第一半導體層誘發拉伸應變。
全文摘要
本發明公開了一種具備誘發了應變的矽膜的半導體基板及其製造方法、使用了該半導體基板的半導體裝置及其製造方法。半導體基板具有單晶矽基板、在其上層疊氧化矽膜以及沿基板面向平行方向誘發拉伸應變的應變矽膜的結構。半導體基板的製造方法如下在氧化矽膜上的矽膜上使矽鍺膜外延生長，接著，以雷射照射等對矽鍺膜的表面進行短時間的加熱。由此，伴隨著矽鍺膜的晶格緩和而在矽膜上誘發拉伸應變。接著除去矽鍺膜。還公開有對於使用了該半導體基板的高速工作的n型MOS電晶體以及p型MOS電晶體。
文檔編號H01L21/8238GK1954418SQ200580015390
公開日2007年4月25日 申請日期2005年5月11日 優先權日2004年5月13日
發明者三島康由 申請人:富士通株式會社