薄膜電晶體器件以及薄膜電晶體器件的製造方法

2023-05-22 10:43:16 1

專利名稱：薄膜電晶體器件以及薄膜電晶體器件的製造方法
技術領域：
本發明涉及薄膜電晶體器件以及薄膜電晶體器件的製造方法，尤其涉及底柵型的薄膜電晶體器件及其製造方法。
背景技術：
以往，在液晶顯示裝置等有源矩陣方式的顯示裝置中，使用被稱為薄膜電晶體(TFT Thin Film Transistor)的薄膜電晶體器件。在顯示裝置中，TFT作為選擇像素的開關元件或者驅動像素的驅動電晶體等而加以使用。近年來，與液晶顯示器不同的作為下一代平板顯示器之一的利用了有機材料的電致發光(EL :Electro Luminescence)的有機EL顯示器受到關注。有機EL顯示器與電壓驅動型的液晶顯示器不同，是電流驅動型的裝置，因此，急待開發作為有源矩陣方式的顯示裝置的驅動電路而具有優異的導通、截止特性的薄膜電晶體器件。以往，作為液晶顯示器的驅動電路的薄膜電晶體器件，存在在溝道層作為單層而使用了非晶半導體層的薄膜電晶體器件。這種薄膜電晶體器件的溝道層的帶隙大，因此，雖然截止電流(柵極截止時的洩漏電流)低，但是電荷遷移率低，所以存在導通電流(柵極導通時的漏極電流)也低的問題。針對該問題，提出了使溝道層為結晶矽薄膜與非晶矽薄膜的雙層構造的薄膜電晶體器件。通常認為這樣通過使溝道層為結晶矽薄膜與非晶矽薄膜的雙層構造來使彼此的優點起作用，理想的情況下，與溝道層由單層非晶矽薄膜構成的薄膜電晶體器件相比，能夠提高導通電流，並且，與溝道層由單層結晶矽薄膜構成的薄膜電晶體器件相比，能夠降低截止電流。例如，在專利文獻I中公開了使溝道層為微晶矽膜與非晶矽膜的雙層構造的薄膜電晶體器件。根據專利文獻I 所公開的薄膜電晶體器件，能抑制導通電流的不勻，並且能抑制閾值電壓Vth的變動。在先技術文獻專利文獻1:日本特開2007-5508號公報

發明內容
發明要解決的問題然而，當只是使溝道層為結晶矽薄膜與非晶矽薄膜的雙層構造時，並不一定能夠在增大導通電流的同時降低截止電流。例如，當為了使截止電流降低而增加非晶矽薄膜的膜厚時，導通電阻會變高，導通電流會降低。 這樣，在溝道層由結晶矽薄膜和非晶矽薄膜的雙層構造構成的薄膜電晶體器件中，存在難以在確保導通電流的同時抑制截止電流的問題。本發明是鑑於上述問題而完成的發明，目的在於提供一種即使是溝道層由結晶矽薄膜和非晶矽薄膜的層疊構造構成的薄膜電晶體器件也能夠在確保導通電流的同時抑制截止電流的薄膜電晶體器件及其製造方法。用於解決問題的手段為了實現上述目的，本發明的薄膜電晶體器件的一種方式是底柵型的薄膜電晶體器件，具備柵電極，其形成於基板上；柵極絕緣膜，其形成於所述柵電極上；結晶矽薄膜，其形成於所述柵極絕緣膜上，具有溝道區域；非晶矽薄膜，其形成於包含所述溝道區域的所述結晶矽薄膜上；以及源電極和漏電極，其形成於所述非晶矽薄膜上方，所述非晶矽薄膜的光學帶隙與所述薄膜電晶體器件的截止電流具有正的相關關係。發明的效果根據本發明，能夠實現在使溝道層為結晶矽薄膜與非晶矽薄膜的層疊構造的薄膜電晶體器件中能夠在確保導通電流的同時抑制截止電流的薄膜電晶體器件。


圖1是示意表示本發明的實施方式所涉及的薄膜電晶體器件的結構的剖視圖。圖2是表示由單層溝道層構成的一般的薄膜電晶體器件中的溝道層的光學帶隙與截止電流之間的關係的圖。圖3A是表示本發明實施方式的薄膜電晶體器件中的非晶矽薄膜的光學帶隙與截止洩漏電流(截止電流)或者導通電阻之間的關係的圖。圖3B是表示薄膜電晶體器件中的非晶娃薄膜的光學帶隙與導帶(conductionband)或者價帶(valence band)之間的關係的圖。

圖4是表示本發明實施方式的薄膜電晶體器件中的非晶矽薄膜的膜厚與截止洩漏電流之間的關係的圖。圖5是表示本發明實施方式的薄膜電晶體器件中的非晶矽薄膜的膜厚與導通電阻之間的關係的圖。圖6A是表示本發明實施方式的薄膜電晶體器件中的非晶矽薄膜的膜厚、非晶矽薄膜的光學帶隙以及截止洩漏電流的關係的圖。圖6B是表示本發明實施方式的薄膜電晶體器件中的非晶矽薄膜的膜厚、非晶矽薄膜的光學帶隙以及導通電阻的關係的圖。圖6C是表示本發明實施方式的薄膜電晶體器件中的能夠兼顧截止洩漏電流和導通電阻的非晶娃薄膜的膜厚以及光學帶隙的最佳範圍(process window :工藝窗口)的圖。圖7A是示意表示本發明實施方式的薄膜電晶體的製造方法中的基板準備工序的首1J視圖。圖7B是示意表示本發明實施方式的薄膜電晶體的製造方法中的柵電極形成工序的剖視圖。圖7C是示意表示本發明實施方式的薄膜電晶體的製造方法中的柵極絕緣膜形成工序的剖視圖。圖7D是示意表示本發明實施方式的薄膜電晶體的製造方法中的結晶矽薄膜形成工序的剖視圖。圖7E是示意表示本發明實施方式的薄膜電晶體的製造方法中的非晶矽薄膜形成工序的剖視圖。
圖7F是示意表示本發明實施方式的薄膜電晶體的製造方法中的絕緣層形成工序的剖視圖。圖7G是示意表示本發明實施方式的薄膜電晶體的製造方法中的接觸層形成工序和源漏電極形成工序的剖視圖。標號說明1:基板；2 :柵電極；3 :柵極絕緣膜；4 :結晶矽薄膜；5 :非晶矽薄膜；6 :絕緣層；7 接觸層；8S :源電極；8D :漏電極；10 :薄膜電晶體器件。
具體實施例方式本發明所涉及的薄膜電晶體器件的一種方式是底柵型的薄膜電晶體器件，具備柵電極，其形成於基板上；柵極絕緣膜，其形成於所述柵電極上；結晶矽薄膜，其形成於所述柵極絕緣膜上，具有溝道區域；非晶矽薄膜，其形成於包含所述溝道區域的所述結晶矽薄膜上；以及源電極和漏電極，其形成於所述非晶矽薄膜上方，所述非晶矽薄膜的光學帶隙與所述薄膜電晶體器件的截止電流具有正的相關關係。根據本方式，非晶矽薄膜的光學帶隙與薄膜電晶體器件的截止洩漏電流具有正的相關關係。由此，通過對非晶矽薄膜的光學帶隙Eg進行控制，能夠抑制在前溝道側產生的截止洩漏電流的跳漲，能夠在確保導通電流的同時抑制截止電流。進一步，在本發明的薄膜電晶體器件的一種方式中，優選所述非晶矽薄膜的光學帶隙的值為1. 65eV以上且1. 75eV以下，在所述薄膜電晶體器件的截止電壓被施加於所述柵電極的情況下，所述非晶矽薄膜的電位高於所述結晶矽薄膜的電位。進一步，在本發明的薄膜電晶體器件的一種方式中，優選當將所述非晶矽薄膜的光學帶隙設為Eg、將所述非晶矽薄膜的膜厚設為t時，則滿足Eg ( O. 01Xt+l. 55、且Eg 彡 O. 0125Xt+l. 41 的關係式。進一步，在本發明的薄膜電晶體器件的一種方式中，優選所述非晶矽薄膜的膜厚為IOnm以上且40nm以下。進一步，在本發明的薄膜電晶體器件的一種方式中，優選還具備形成於所述柵電極上方且所述非晶矽薄膜上的絕緣層。進一步，在本發明的薄膜電晶體器件的一種方式中，優選還具備一對接觸層，所述一對接觸層形成在所述非晶矽薄膜與所述源電極及所述漏電極之間，所述一對接觸層不形成在所述非晶矽薄膜的側面和所述結晶矽薄膜的側面。另外，本發明的薄膜電晶體器件的製造方法的一種方式是底柵型的薄膜電晶體器件的製造方法，包括準備基板的工序；在所述基板上形成柵電極的工序；在所述柵電極上形成柵極絕緣膜的工序；在所述柵極絕緣膜上形成具有溝道區域的結晶矽薄膜的工序；在包含所述溝道區域的所述結晶矽薄膜上形成非晶矽薄膜的工序；以及形成源電極和漏電極的工序，所述源電極和漏電極形成於所述非晶矽薄膜上方，在所述形成非晶矽薄膜的工序中，所述非晶矽薄膜形成為該非晶矽薄膜的光學帶隙與所述薄膜電晶體器件的截止電流具有正的相關關係。根據本方式，非晶矽薄膜的光學帶隙與薄膜電晶體器件的截止洩漏電流具有正的相關關係。由此，通過對非晶矽薄膜的光學帶隙Eg進行控制，能夠抑制在前溝道側產生的截止洩漏電流的跳漲，能夠在確保導通電流的同時抑制截止電流。進一步，在本發明的薄膜電晶體器件的製造方法的一種方式中，優選在所述形成非晶矽薄膜的工序中，所述非晶矽薄膜通過平行平板電極型的RF等離子體CVD裝置按照以下的成膜條件來形成，所述成膜條件為使設置於所述裝置內的所述基板的溫度為300°C以上且400°C以下，向所述裝置內以50sccm以上且65sccm以下的流量導入SiH4氣體，並且以6sccm以上且17sccm以下的流量導入H2氣體，使所述裝置的壓力為450Pa以上且850Pa以下，將所述平行平板電極的間隔設定為350mm以上且680mm以下，使施加於所述平行平板電極的RF功率密度為O. 0685ff/cm2以上且O. 274ff/cm2以下。進一步，在本發明的薄膜電晶體器件的製造方法的一種方式中，優選在所述形成非晶矽薄膜的工序中，所述非晶矽薄膜形成為該非晶矽薄膜的光學帶隙的值為1.65eV以上且1. 75eV以下，並且，在對所述柵電極不施加電壓的情況下，所述非晶矽薄膜的電位高於所述結晶矽薄膜的電位。進一步，在本發明的薄膜電晶體器件的製造方法的一種方式中，優選當將所述非晶矽薄膜的光學帶隙設為Eg、將所述非晶矽薄膜的膜厚設為t時，在所述形成非晶矽薄膜的工序中，所述非晶矽薄膜形成為滿足Eg ( O. 01Xt+l. 55、且Eg彡O. 0125Xt+1. 41的關係式。進一步，在本發明的薄膜電晶體器件的製造方法的一種方式中，在所述形成非晶矽薄膜的工序與所述形成源電極和漏電極的工序之間，還包括在所述柵電極上方且所述非晶矽薄膜上形成絕緣層的工序。(實施方式)以下，根據實施方式說明本發明所涉及的薄膜電晶體器件及其製造方法，但本發明由權利要求書的記載 來確定。由此，在以下實施方式中的構造要素中，沒有記載於權利要求的構造要素對於實現本發明的課題來說不是必需的，是作為構成更優選的方式的要素而說明的。各圖是示意圖，不一定嚴格地進行圖示。首先，使用圖1說明本發明實施方式的薄膜電晶體器件10的結構。圖1是示意說明本發明實施方式的薄膜電晶體器件的結構的剖視圖。如圖1所示，本發明實施方式的薄膜電晶體器件10是溝道保護型且底柵型的薄膜電晶體，具備基板1、形成於基板I上的柵電極2、形成於柵電極2上的柵極絕緣膜3、形成於柵極絕緣膜3上的結晶矽薄膜4、形成於結晶矽薄膜4上的非晶矽薄膜5、形成於非晶矽薄膜5上的絕緣層6、以及在非晶矽薄膜5上夾著絕緣層6而形成的源電極8S和漏電極8D。進一步，在本實施方式中的薄膜電晶體器件10中，在結晶矽薄膜4上方具備在非晶矽薄膜5與源電極8S或者漏電極8D之間形成的一對接觸層7。以下，詳細說明本實施方式所涉及的薄膜電晶體器件10的各構成要素。基板I例如是由石英玻璃、無鹼玻璃或者高耐熱性玻璃等玻璃材料構成的玻璃基板。為了防止玻璃基板中包含的鈉、磷等雜質侵入到結晶矽薄膜4，也可以在基板I上形成由氮化娃膜(SiNx)、氧化娃(SiOy)或者氮氧化娃膜(SiOyNx)等形成的底塗層。另外,底塗層在雷射退火等高溫熱處理工藝中有時也起到緩和熱對基板I的影響的作用。底塗層的膜厚例如為IOOnm 2000nm左右。柵電極2在基板I上以預定形狀形成圖案。柵電極2可以為導電性材料及其合金等的單層構造或者多層構造，例如可以由鑰(Mo)、鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉻(Cr)以及鑰鎢(MoW)等構成。柵電極2的膜厚可以為例如20 500nm左右。柵極絕緣膜3形成於柵電極2上，在本實施方式中，形成於基板I上的整個面以覆蓋柵電極2。柵極絕緣膜3例如可以由氧化矽(SiOy)、氮化矽(SiNx)、氮氧化矽膜(SiOyNx)、酸化鋁(AlOz)或者氧化鉭(TaOw)的單層膜或者它們的層疊膜構成。柵極絕緣膜3的膜厚可以為例如50nm 300nm。在本實施方式中，作為溝道層包含結晶矽薄膜4，因此作為柵極絕緣膜3優選使用氧化矽。這是由於為了維持薄膜電晶體器件中的良好的閾值電壓特性，優選使結晶矽薄膜4與柵極絕緣膜3之間的界面狀態為良好的狀態，對此而言，氧化矽是合適的。結晶矽薄膜4是由形成於柵極絕緣膜3上的半導體膜形成的第一溝道層，具有通過柵電極2的電壓對載流子的移動進行控制的區域即預定的溝道區域。溝道區域是柵電極2上方的區域，溝道區域的電荷移動方向的長度與柵極長度對應。結晶矽薄膜4例如可以通過使非結晶性的非晶矽(無定形矽)結晶化來形成。結晶矽薄膜4的結晶矽的平均結晶粒徑為5nm IOOOnm左右。另外，結晶娃薄膜4的膜厚例如可以為20nm IOOnm左右。結晶矽薄膜4不僅可以僅由平均結晶粒徑為IOOnm以上的多晶矽構成，而且可以是多晶矽與平均結晶粒徑為20nm以上且小於40nm的被稱為微晶(μ c)的微晶矽的混晶。在該情況下，為了得到優異的導通特性，優選至少結晶矽薄膜4的溝道區域由多晶矽的比例大的膜構成。非晶矽薄膜5是形成於包含溝道區域的結晶矽薄膜4上的由半導體膜形成的第二溝道層。本實施方式中的非晶 矽薄膜5可以由本徵無定形矽膜構成。在此，非晶矽薄膜5構成為該非晶矽薄膜5的光學帶隙與薄膜電晶體器件10的截止電流具有正的相關關係。非晶矽薄膜5的光學帶隙可以通過對非晶矽薄膜5的膜質進行控制來加以調整。本實施方式中的非晶矽薄膜5與作為薄膜電晶體的溝道層等功能層而通常使用的非晶矽薄膜相比，為緻密性低、且粗糙的膜質構造。這樣的粗燥的膜質構造的非晶矽薄膜可以通過使等離子體CVD的氣體壓力為例如5Torr、將氣體壓力設定得較高來形成。在本實施方式中，粗糙的膜質構造的非晶矽薄膜5構成為其光學帶隙的值為1. 65eV以上且1. 75eV以下。在該情況下，非晶矽薄膜5的折射率為3. 9以上且4. 2以下。上述通常使用的非晶矽薄膜的折射率超過4. 3，為比較緻密的膜質構造。本實施方式中的非晶娃薄膜5的膜厚優選為IOnm以上且40nm以下。絕緣層6是保護溝道層(結晶矽薄膜4和非晶矽薄膜5)的溝道保護膜，在形成一對接觸層7時的蝕刻處理時，作為用於防止非晶矽薄膜5被蝕刻的溝道蝕刻阻止(CES)層而發揮功能。絕緣層6形成於包含溝道區域的結晶矽薄膜4上方且非晶矽薄膜5上。另外，絕緣層6是由主要含有包含矽、氧以及碳的有機材料的有機材料形成的有機材料層、或者由氧化矽(SiOx)或者氮化矽(SiNy)等無機材料形成的無機材料層。絕緣層6具有絕緣性，一對接觸層7彼此不電連接。在由有機材料層構成絕緣層6的情況下，能夠通過使感光性塗覆型的有機材料形成圖案以及固化來形成絕緣層6。在該情況下，用於形成絕緣層6的有機材料例如包含有機樹脂材料、界面活性劑、溶劑以及感光劑，作為絕緣層6的主要成分的有機樹脂材料，可以使用由聚醯亞胺、丙烯、聚醯胺、聚醯亞胺醯胺(poly imide amide)、抗蝕劑或者苯並環丁烯(benzocyclobutene)等中的一種或者多種形成的感光性或者非感光性的有機樹脂材料。作為界面活性劑，可以使用由矽氧烷等矽化合物形成的界面活性劑。作為溶劑，可以使用丙二醇甲醚醋酸酯(propylene glycol monomethyl ether acetate)或者 1,4 一二噁烷(dioxane，二氧雜環己烷)等有機溶劑。另外，作為感光劑，可以使用二疊氮基萘醌(naphthoquinone diazide)等正型感光劑。在感光劑中不僅包含碳還包含硫黃。在形成由有機材料層形成的絕緣層6的情況下，可以使用旋塗法等塗敷法來形成上述的有機材料。對於形成由有機材料形成的絕緣層6，不僅可以使用塗敷法，還可以使用液滴噴出法等其它方法。例如，通過使用絲網印刷、膠版印刷等能夠形成預定的圖案的印刷法等，也能夠選擇性地形成預定形狀的有機材料。在此，絕緣層6的膜厚例如為300nm lOOOnrn。絕緣層6的膜厚的下限根據溝道蝕刻的容限以及抑制絕緣層中的固定電荷的影響的觀點來決定，絕緣層6的膜厚的上限根據抑制工藝的可靠性隨著高低差增加而降低的觀點來決定。一對接 觸層7由包含高濃度的雜質的非晶質半導體膜形成，夾著絕緣層6而形成於結晶矽薄膜4和非晶矽薄膜5的上方。一對接觸層7例如是在無定形矽中摻雜磷(P)來作為雜質而得到的η型半導體層，是包含lX1019[at m/cm3]以上的高濃度的雜質的n+層。一對接觸層7在絕緣層6上隔著預定的間隔相對配置，一對接觸層7各自形成為從絕緣層6的上面跨至非晶矽薄膜5。在本實施方式中，一對接觸層7中的一方形成為跨至絕緣層6的一端部和非晶矽薄膜5，形成為覆蓋絕緣層6的一端部的上部和側面以及絕緣層6的一側面側區域的非晶矽薄膜5的上面。另外，一對接觸層7中的另一方形成為跨至絕緣層6的另一端部和非晶矽薄膜5，形成為覆蓋絕緣層6的另一端部的上部和側面以及絕緣層6的另一側面側區域的非晶矽薄膜5的上面。接觸層7的膜厚例如可以為5nm 100nm。本實施方式中的一對接觸層7形成於非晶娃薄膜5與源電極8S和漏電極8D之間，在非晶矽薄膜5的側面和結晶矽薄膜4的側面不形成接觸層7。一對接觸層7形成為與非晶矽薄膜5和結晶矽薄膜4對齊。一對接觸層7也可以由下層的低濃度的電場緩和層(n_層)和上層的高濃度的接觸層(n+層)這兩層構成。在低濃度的電場緩和層中摻雜了 lX1017[atm/cm3]左右的磷。所述兩層可以在CVD (Chemical Vapor Deposition :化學氣相沉積)裝置中連續地形成。—對源電極8S和漏電極8D在結晶娃薄膜4和非晶娃薄膜5的上方隔著預定間隔相對配置，並且在一對接觸層7上形成為與該一對接觸層對齊。源電極8S形成為隔著一方的接觸層7而跨於絕緣層6的一端部和非晶矽薄膜5。另外，漏電極8D形成為隔著另一方的接觸層7而跨於絕緣層6的另一端部和非晶矽薄膜5。
在本實施方式中，源電極8S和漏電極8D可以分別為由導電性材料或者它們的合金等形成的單層構造或者多層構造，例如由鋁(Al)、鑰(Mo)、鎢(W)、銅(Cu)、鈦(Ti)或者鉻(Cr)等材料構成。在本實施方式中，源電極8S和漏電極8D由MoW/Al/MoW的三層構造形成。源電極8S和漏電極8D的膜厚例如可以為IOOnm 500nm左右。接著，使用圖2、圖3A以及圖3B說明具有如上所述構成的本實施方式的薄膜電晶體器件10的作用效果。圖2是表示包括單層溝道層的一般的薄膜電晶體器件的溝道層的光學帶隙與截止電流之間的關係的圖。圖3A是表示本發明實施方式的薄膜電晶體器件中的非晶矽薄膜的光學帶隙與截止洩漏電流(截止電流)或者導通電阻之間的關係的圖。圖3B是表示薄膜電晶體器件中的非晶娃薄膜的光學帶隙與導帶(conduction band)或者價帶(valence band)之間的關係的圖。在包括單層溝道層(非晶矽薄膜)的一般的薄膜電晶體器件中已知通常，截止洩漏電流(截止電流)Ioff具有Ioff exp (― q *Eg/k/T)的關係,溝道層的光學帶隙Eg越大，則截止洩漏電流Ioff越降低，溫度T越高，則截止洩漏電流Ioff越增加。也即是，通常如圖2所示，溝道層(非晶矽薄膜)的光學帶隙Eg與漏電流Ioff具有負的相關關係。本發明的發明人針對使溝道層為結晶矽薄膜與非晶矽薄膜的層疊構造的薄膜電晶體器件中的非晶矽薄膜的光學帶隙對於截止洩漏電流的依賴性進行了專心研究，結果得到了如下的新見解作為與上述已知的技術常識相反的現象，非晶矽薄膜(溝道層)的光學帶隙Eg與截止洩漏電流IofT具有正的相關關係。圖3A針對具有結晶矽薄膜4與非晶矽薄膜5的雙層構造的溝道層的本實施方式的薄膜電晶體器件10示出了導通電阻和截止洩漏電流的非晶矽薄膜5的光學帶隙的依賴性。在圖3A中示出了在控制膜質而形成各非晶矽薄膜5以使得非晶矽薄膜5的光學帶隙Eg為大約1. 5 大約1. 7的範圍的情況下測量薄膜電晶體器件10中的導通電阻Ron和截止洩漏電流Ioff得到的結果。根據圖3A示出的結果能夠確認非晶矽薄膜5的光學帶隙Eg與導通電阻Ron或者截止洩漏電流Ioff均為比例關係。進一步，可知非晶矽薄膜5的光學帶隙Eg與導通電阻Ron具有負的相關關係。另一方面，可知非晶矽薄膜5的光學帶隙Eg與截止洩漏電流Ioff具有正的相關關係而不是作為已知的技術常識的負的相關關係。圖3A示出的結果是非晶矽薄膜為20nm的情況。在此，對非晶矽薄膜5的光學帶隙Eg與截止洩漏電流Ioff具有正的相關關係這一點進行考察。
`
在使溝道層為結晶矽薄膜與非晶矽薄膜的層疊構造的薄膜電晶體器件中，對於非晶矽薄膜，當光學帶隙Eg大時，則缺陷數變小，電阻變小。在該情況下，對非晶矽薄膜施加的電壓變小，集中於非晶矽薄膜的電場變小。其結果，在存在於非晶矽薄膜下的結晶矽薄膜中，由於其與非晶矽薄膜之間的關係而電場相對集中於結晶矽薄膜中，在結晶矽薄膜中產生的洩漏電流增大。S卩，前溝道(front channel)中的截止洩漏電流Ioff增大。與此相對，在使溝道層為結晶矽薄膜與非晶矽薄膜的層疊構造的薄膜電晶體器件中，當非晶矽薄膜的光學帶隙Eg小時，則非晶矽薄膜的缺陷數增加而電阻變大。在該情況下，對非晶矽薄膜施加的電壓變大，集中於非晶矽薄膜的電場變大。其結果，在存在於非晶矽薄膜下的結晶矽薄膜中，由於其與非晶矽薄膜之間的關係而電場集中相對緩和，在結晶矽薄膜中產生的漏電流減小。其結果，前溝道中的截止洩漏電流Ioff減小。在非晶矽薄膜的帶隙Eg小的情況下，如圖3B所示，與光學帶隙Eg大的情況相比，尾帶(tail band)呈拖尾狀。也即是，在非晶矽薄膜的光學帶隙Eg小的情況下，由於無定形的局部存在而在導帶下、價帶上(也即是禁帶中)產生遷移率小的尾態能級(裾準位)。這樣，在使溝道層為結晶矽薄膜與非晶矽薄膜的層疊構造的薄膜電晶體器件中，當非晶矽薄膜的光學帶隙Eg變大時，則截止洩漏電流Ioff變大，相反，當非晶矽薄膜的光學帶隙Eg變小時，則截止洩漏電流Ioff變小。即，非晶矽薄膜的光學帶隙Eg與截止洩漏電流Ioff具有正的相關關係。
根據該結果，本發明的發明人得到了如下的啟發在使溝道層為結晶矽薄膜與非晶矽薄膜的層疊構造的薄膜電晶體器件中，通過對背溝道(back channel)側的非晶矽薄膜的光學帶隙Eg (即，非晶矽薄膜的膜質)進行控制，能夠將前溝道側的結晶矽薄膜的截止洩漏電流Ioff調整為最佳。並且，在本實施方式的薄膜電晶體器件10中，利用非晶矽薄膜5的光學帶隙Eg與薄膜電晶體器件10的截止洩漏電流的正的相關關係，對非晶矽薄膜5的光學帶隙Eg進行控制，以使得兼顧截止特性與導通特性。也即是，通過對非晶矽薄膜5的光學帶隙進行控制，能夠不使非晶矽薄膜5厚膜化而在確保導通電流的同時抑制截止電流。如上所述，在本實施方式的薄膜電晶體器件10中，能夠在確保導通特性的同時控制非晶矽薄膜5的膜質而抑制前溝道側的截止洩漏電流。特別是，在本實施方式的薄膜電晶體器件10中，控制為非晶矽薄膜5的光學帶隙Eg為1. 65eV以上且1. 75eV以下，以使得在薄膜電晶體器件10處於截止狀態時、即薄膜電晶體器件截止的電壓被施加到柵電極(薄膜電晶體器件不導通的電壓被施加到柵電極)的情況下，與結晶娃薄膜4相比，電場更會被施加於非晶娃薄膜5。由此，如圖3A所示，能夠滿足對顯示裝置中的薄膜電晶體器件要求的導通電阻Ron,並且能夠滿足作為高性能規格而要求的截止洩漏電流Ioff。接著，使用圖4和圖5說明本發明實施方式的薄膜電晶體器件10中的非晶矽薄膜5的膜厚與截止洩漏電流Ioff或者導 通電阻Ron之間的關係。圖4是表示本發明實施方式的薄膜電晶體器件中的非晶矽薄膜的膜厚與截止洩漏電流之間的關係的圖，圖5是表示本發明實施方式的薄膜電晶體器件中的非晶矽薄膜的膜厚與導通電阻之間的關係的圖。在圖4和圖5中示出實測值。如圖4和圖5所示，可知至少在非晶矽薄膜5的膜厚為IOnm以上且40nm以下的範圍中時，非晶矽薄膜5的膜厚與截止洩漏電流Ioff和導通電阻Ron均成比例。另外，如圖4所不,可知非晶娃薄I旲5的I旲厚與截止洩漏電流Ioff具有負的相關關係。另一方面，可知非晶矽薄膜5的膜厚與導通電阻Ron具有正的相關關係。接著，針對本發明實施方式的薄膜電晶體器件10，使用圖6A、圖6B以及圖6C說明能夠兼顧截止洩漏電流Ioff和導通電阻Ron的非晶矽薄膜5的膜厚t和光學帶隙Eg。圖6A是表示本發明實施方式的薄膜電晶體器件中的非晶矽薄膜的膜厚、非晶矽薄膜的光學帶隙以及截止洩漏電流的關係的圖。圖6B是表示本發明實施方式的薄膜電晶體器件中的非晶矽薄膜的膜厚、非晶矽薄膜的光學帶隙以及導通電阻的關係的圖。圖6C是表示本發明實施方式的薄膜電晶體器件中的能夠兼顧截止洩漏電流和導通電阻的非晶矽薄膜的膜厚和光學帶隙的最佳範圍(process window :工藝窗口)的圖。如圖6A所示，在薄膜電晶體器件中優選截止洩漏電流Ioff為大約2. OX 10_nA以下，因此優選本實施方式中的非晶矽薄膜5的光學帶隙Eg與非晶矽薄膜5的膜厚t滿足以下的式I。Eg 彡 O. 01 X t+1. 55…式 I另外，如圖6B所示，在薄膜電晶體器件中優選導通電阻Ron為大約5. OX IO4 Ω以下，因此優選本實施方式中的非晶矽薄膜5的光學帶隙Eg與非晶矽薄膜5的膜厚t滿足以下的式2。
Eg 彡 O. 0125Xt+l. 41 …式 2因而，如圖6C所示，能夠兼顧截止洩漏電流Ioff和導通電阻Ron的非晶矽薄膜5中的膜厚t與光學帶隙Eg的最佳範圍是同時滿足上述的式I和式2的關係式的範圍。這樣，通過使非晶矽薄膜5為同時滿足式I和式2的範圍的膜厚t和光學帶隙Eg，能夠實現兼顧截止洩漏電流Ioff和導通電阻Ron。接著，使用圖7A 圖7G說明本發明實施方式的薄膜電晶體器件10的製造方法。圖7A 圖7G是示意表示本發明實施方式的薄膜電晶體的製造方法中的各工序的結構的剖視圖。首先，如圖7A所示，準備基板I。作為基板I例如可以使用玻璃基板。在形成柵電極2之前，也可以通過等離子體CVD等在基板I上形成由氮化矽膜、矽氧化膜以及氮氧化矽膜等形成的底塗層。接著，如圖7B所示，在基板I上方圖案形成預定形狀的柵電極2。例如，在基板I的整個面，通過濺射來成膜由鑰鎢(MoW)等形成的柵極金屬膜，並實施光刻和溼式蝕刻，由此對柵極金屬膜進行圖案形成而形成預定形狀的柵電極2。Moff的溼式蝕刻例如可以使用以預定配比混合磷酸(H3PO4)、硝酸(HNO3)、醋酸(CH3COOH)以及水而得到的藥液來進行。

接著，如圖7C所示，在基板I上方形成柵極絕緣膜3。例如，在基板I上方的整個面，通過等離子體CVD等來成膜由氧化矽形成的柵極絕緣膜3以覆蓋柵電極2。氧化矽例如可以以預定的濃度比導入矽烷氣體(SiH4)與一氧化二氮氣體(N2O)來進行成膜。接著，如圖7D所示，在柵極絕緣膜3上形成由多晶矽形成的結晶矽薄膜4。在該情況下，首先在柵極絕緣膜3上例如通過等離子體CVD等成膜由無定形矽(非晶矽)形成的非結晶矽薄膜，在進行了脫氫退火處理之後，通過對非結晶矽薄膜進行退火而使之結晶化，由此能夠形成結晶矽薄膜4。非結晶矽薄膜例如可以以預定的濃度比導入矽烷氣體(SiH4)和氫氣體(H2)來進行成膜。在本實施方式中，通過使用了準分子雷射的雷射退火使非結晶矽薄膜結晶化，但作為結晶化的方法，也可以利用使用了波長370 900nm左右的脈衝雷射的雷射退火法、使用了波長370 900nm左右的連續振蕩雷射的雷射退火法或者通過急速熱處理(RTP)進行的退火法。另外，也可以不是使非結晶矽薄膜結晶化，而是通過CVD的直接生長等方法來成膜結晶矽薄膜。之後，通過對結晶矽薄膜4進行氫等離子體處理，對結晶矽薄膜4的矽原子進行氫化處理。氫等離子體處理例如可以通過將包含H2、H2/氬(Ar)等氫氣體的氣體作為原料來使用高頻(RF)電力產生氫等離子體、將該氫等離子體照射到多結晶半導體層4來進行。通過該氫等離子體處理，娃原子的懸空鍵(dangling bond,缺陷)被氫基封端,結晶娃薄膜4的結晶缺陷密度降低，結晶性提高。接著，如圖7E所示，在結晶矽薄膜4上形成非晶矽薄膜5(無定形矽膜)。在本實施方式中，非晶矽薄膜5可以使用平行平板電極型的RF等離子體CVD裝置來成膜。在該情況下，作為成膜條件，使上述裝置內設置的基板I的溫度(生長溫度)為300°C以上且400°C以下，作為原料氣體向裝置以50sccm以上且65sccm以下的流量導入矽烷氣體(SiH4),並且以6sccm以上且17sccm以下的流量導入氫(H2)氣體，使裝置內的壓力為450Pa以上且850pa以下，將平行平板電極的間隔設定為350mm以上且680mm以下，進一步，使施加到平行平板電極的RF功率密度為O. 0685ff/cm2以上且O. 274ff/cm2以下來進行成膜。作為與原料氣體一起導入的惰性氣體，在氫氣體(H2)以外可以使用氬氣體(Ar)或者氦氣體(He)。在本實施方式中，使生長溫度為350 °C，使壓力為5Torr，使RF功率密度為
0.0822W/cm2，使矽烷氣體流量為60sccm，使氫氣體流量為lOsccm，使電極間距離為375 600mm,在上述條件下成膜了非晶娃薄膜5。通過在上述範圍的成膜條件下進行成膜，能夠形成光學帶隙Eg為1. 65eV
1.75eV的非晶矽薄膜5。即，能夠形成能在確保導通電流的同時抑制截止電流的非晶矽薄膜5。接著，如圖7F所示，在非晶矽薄膜5上形成絕緣層6。例如，通過預定的塗覆方法在非晶矽薄膜5上塗覆預定的有機材料並進行燒結，由此能夠形成由有機膜形成的絕緣層6。在本實施方式中，首先將聚矽氧烷旋塗塗覆到非晶矽薄膜5上，在非晶矽薄膜5上的整個面形成絕緣層6。之後，在進行預烘焙而對絕緣層6進行了預燒成之後，使用光掩模進行曝光和顯影而形成預定形狀的絕緣層6。之後，進行後烘焙(post bake)而對絕緣層6進行正式燒成。由此，能夠形成成為溝道保護膜的絕緣層6。接著，如圖7G所示，在非晶矽薄膜5上夾著絕緣層6形成一對接觸層7和源電極8S及漏電極8D。在該情況下，首先，作為用於在非晶矽薄膜5上形成接觸層7以覆蓋絕緣層6的接觸層用膜，例如通過等離子體CVD來成膜摻雜有磷等五價元素的雜質而得到的無定形矽膜。之後，在接觸層用膜上，通過濺射來成膜成為源電極8S和漏電極8D的源漏金屬膜。然後，為了形成預定 形狀的源電極8S和漏電極8D，在源漏金屬膜上圖案形成預定形狀的抗蝕劑，將該抗蝕劑作為掩模來實施溼式蝕刻，由此對源漏金屬膜進行圖案形成。由此，如圖7G所示，形成預定形狀的源電極8S和漏電極8D。此時，接觸層用膜作為蝕刻阻止膜而發揮功倉泛。之後，除去源電極8S和漏電極8D上的抗蝕劑，將源電極8S和漏電極8D作為掩模而實施乾式蝕刻等蝕刻，由此對接觸層用膜進行圖案形成，並且與此同時，將非晶矽薄膜5和結晶矽薄膜4圖案形成為島狀。由此，如圖7G所示，能夠形成預定形狀的一對接觸層7，並且能夠形成圖案形成為島狀的非晶矽薄膜5和結晶矽薄膜4。通過這樣進行形成，一對源電極8S和漏電極8D、一對接觸層7、非晶矽薄膜5以及結晶矽薄膜4的各側面對齊(成為同一平面)。即，一對接觸層7不形成在源電極8S的側面、漏電極8D的側面、非晶矽薄膜5的側面以及結晶矽薄膜4的側面。這樣，能夠製造本發明實施方式的薄膜電晶體器件10。也可以形成由SiN等無機材料形成的鈍化膜，以將圖7G示出的薄膜電晶體器件10整體覆蓋。如上所述構成的本實施方式的薄膜電晶體器件10能夠使用於有機EL顯示裝置或者液晶顯示裝置等顯示裝置。另外，該顯示裝置能夠作為平板顯示器加以利用，能夠應用於電視機、個人計算機或者可攜式電話等電子設備。以上，根據實施方式說明了本發明所涉及的薄膜電晶體器件以及薄膜電晶體器件的製造方法，但本發明不限於上述實施方式。例如，在上述實施方式中，說明了使用絕緣層6 (溝道保護膜)的溝道保護型薄膜半導體裝置，但本發明也可以應用於不使用絕緣層6 (溝道保護膜)的溝道蝕刻型薄膜半導體裝置。另外，在上述實施方式中，絕緣層6由有機材料構成，但也可以使用氧化矽等無機材料來形成絕緣層6。另外，對各實施方式實施本領域技術人員能夠想到的各種變形而得到的方式、在不脫離本發明的宗旨的範圍內對各實施方式的構成要素和功能任意地進行組合來實現的方式也包括在本發明中。產業上的可利用性 本發明所涉及的薄膜電晶體能夠廣泛利用於電視機、個人計算機、可攜式電話等的顯示裝置或者其它具有薄膜電晶體的各種電氣設備等。
權利要求
1.一種底柵型的薄膜電晶體器件，具備 柵電極，其形成於基板上； 柵極絕緣膜，其形成於所述柵電極上； 結晶矽薄膜，其形成於所述柵極絕緣膜上，具有溝道區域； 非晶矽薄膜，其形成於包含所述溝道區域的所述結晶矽薄膜上；以及 源電極和漏電極，其形成於所述非晶矽薄膜上方， 所述非晶矽薄膜的光學帶隙與所述薄膜電晶體器件的截止電流具有正的相關關係。
2.根據權利要求1所述的薄膜電晶體器件， 所述非晶矽薄膜的光學帶隙的值為1. 65eV以上且1. 75eV以下， 在所述薄膜電晶體器件的截止電壓被施加於所述柵電極的情況下，所述非晶矽薄膜的電位高於所述結晶矽薄膜的電位。
3.根據權利要求1或者2所述的薄膜電晶體器件， 當將所述非晶矽薄膜的光學帶隙設為Eg、將所述非晶矽薄膜的膜厚設為t時，則滿足Eg 彡 O. 01Xt+l. 55、且 Eg 彡 O. 0125Xt+l. 41 的關係式。
4.根據權利要求1 3中的任一項所述的薄膜電晶體器件， 所述非晶矽薄膜的膜厚為IOnm以上且40nm以下。
5.根據權利要求1 4中的任一項所述的薄膜電晶體器件， 還具備形成於所述柵電極上方且所述非晶矽薄膜上的絕緣層。
6.根據權利要求1 5中的任一項所述的薄膜電晶體器件， 還具備一對接觸層，所述一對接觸層形成在所述非晶矽薄膜與所述源電極及所述漏電極之間， 所述一對接觸層不形成在所述非晶矽薄膜的側面和所述結晶矽薄膜的側面。
7.一種底柵型的薄膜電晶體器件的製造方法，包括 準備基板的工序； 在所述基板上形成柵電極的工序； 在所述柵電極上形成柵極絕緣膜的工序； 在所述柵極絕緣膜上形成具有溝道區域的結晶矽薄膜的工序； 在包含所述溝道區域的所述結晶矽薄膜上形成非晶矽薄膜的工序；以及 形成源電極和漏電極的工序，所述源電極和漏電極形成於所述非晶矽薄膜上方， 在所述形成非晶矽薄膜的工序中，所述非晶矽薄膜形成為該非晶矽薄膜的光學帶隙與所述薄膜電晶體器件的截止電流具有正的相關關係。
8.根據權利要求7所述的薄膜電晶體器件的製造方法， 在所述形成非晶矽薄膜的工序中， 所述非晶矽薄膜通過平行平板電極型的RF等離子體CVD裝置按照以下的成膜條件來形成，所述成膜條件為 使設置於所述裝置內的所述基板的溫度為300°C以上且400°C以下， 向所述裝置內以50sccm以上且65sccm以下的流量導入SiH4氣體,並且以6sccm以上且17sccm以下的流量導入H2氣體， 使所述裝置的壓力為450Pa以上且850Pa以下，將所述平行平板電極的間隔設定為350mm以上且680mm以下， 使施加於所述平行平板電極的RF功率密度為O. 0685ff/cm2以上且O. 274ff/cm2以下。
9.根據權利要求8所述的薄膜電晶體器件的製造方法， 在所述形成非晶矽薄膜的工序中， 所述非晶矽薄膜形成為該非晶矽薄膜的光學帶隙的值為1. 65eV以上且1. 75eV以下，並且，在對所述柵電極不施加電壓的情況下，所述非晶矽薄膜的電位高於所述結晶矽薄膜的電位。
10.根據權利要求8或者9所述的薄膜電晶體器件的製造方法， 當將所述非晶矽薄膜的光學帶隙設為Eg、將所述非晶矽薄膜的膜厚設為t時，在所述形成非晶矽薄膜的工序中，所述非晶矽薄膜形成為滿足EgS O. 01Xt+l. 55、且Eg ≥ O. 0125Xt+l. 41 的關係式。
11.根據權利要求7 10中的任一項所述的薄膜電晶體器件的製造方法， 在所述形成非晶矽薄膜的工序與所述形成源電極和漏電極的工序之間，還包括在所述柵電極上方且所述非晶矽薄膜上形成絕緣層的工序。
全文摘要
本發明提供一種薄膜電晶體器件以及薄膜電晶體器件的製造方法，本發明的薄膜電晶體器件(10)是底柵型的薄膜電晶體器件，具備形成於基板(1)上的柵電極(2)；形成於柵電極上的柵極絕緣膜(3)；形成於柵極絕緣膜上、具有溝道區域的結晶矽薄膜(4)；形成於包含溝道區域的結晶矽薄膜上的非晶矽薄膜(5)；以及形成於非晶矽薄膜上方的源電極(8S)和漏電極(8D)，非晶矽薄膜的光學帶隙與薄膜電晶體器件的截止電流具有正的相關關係。
文檔編號H01L29/786GK103053026SQ20118001771
公開日2013年4月17日 申請日期2011年8月10日 優先權日2011年8月10日
發明者岸田悠治, 林宏, 川島孝啟, 西田健一郎 申請人:松下電器產業株式會社