幹蝕刻方法
2023-05-04 01:19:01 1
專利名稱：幹蝕刻方法
技術領域：
本發明涉及一種半導體元件製造的幹蝕刻方法，特別涉及一種在淺槽隔離(STI)中蝕刻單晶矽，形成希望形狀的槽(trench)的幹蝕刻方法。
背景技術：
近年來，在半導體元件的製造領域中，多採用所謂的淺槽隔離(shallow trench isolation(STI))作為元件分離技術。
這種STI工序是在矽基板Si上通過幹蝕刻挖槽(trench)，在該槽中利用CVD等埋入例如SiO2等絕緣體，最後通過例如CMP來平整的工序。
在這種STI中，需要通過各向異性蝕刻在單結晶矽上形成槽(trench)的槽蝕刻工序。在這種槽蝕刻工序之前，首先在由Si構成的矽基板表面上形成氧化矽(SiO2)等的熱氧化膜，和例如氮化矽(SiN)膜，利用通常使用的光刻技術形成抗蝕圖案，將其作為掩膜使SiN膜和熱氧化膜形成圖案。
接著，除去抗蝕圖案後，將SiN膜和熱氧化膜作為掩膜，利用幹蝕刻對該掩膜的開口部進行各向異性蝕刻的槽蝕刻工序。
這種槽蝕刻工序通過已有的使用Cl2、Cl2和O2的混合氣體、Cl2和HBr的混合氣體、Cl2和HBr和O2的混合氣體等作為蝕刻氣體的等離子體蝕刻等來進行。
在上述STI中，需要在單結晶矽上形成的槽中埋入例如SiO2等介電材料。為此，為了準確且容易地埋入這種介電材料，常將槽的側壁形成為從槽底部向上側開口部徐徐擴大這樣的規定角度的錐形。
但是，槽的側壁形狀例如即使在一個晶片內根據中央部和邊緣的位置不同或者槽的寬度的不同等也有變化的趨勢，具有難於將整個槽的側壁形狀形成希望的形狀這樣的問題。
另外，最近，極大地提高了半導體元件的集成度，隨之將在矽基板上形成的各種元件的細微化作為技術要求的一項提出。隨著進行這種細微化，在上述這種STI工序中進行蝕刻處理的情況下，由於蝕刻面積變小，矽基板上的加工部分容易變尖銳，由於為了元件分離形成的槽的開口變得更小，所以難於將絕緣體埋入該槽中。為此，隨著各種元件的細微化的進行，需要容易埋入絕緣體的槽的形狀。
另外，通過將上述槽的形狀形成為容易埋入絕緣體的形狀，可提高絕緣效率，洩漏電流和埋入後的應力變得微不足道。最好作為這種槽的形狀，例如槽的底部不應為尖而應為圓(round)的形狀。另外在槽的側壁的SiN膜和熱氧化膜的掩膜和Si的邊界部分最好是圓形形狀。
但是，現有技術為了通過利用上述這種Cl2等的處理氣體的等離子體處理來一次形成槽，在該槽的底部和側壁的掩膜與Si的邊界部分形成圓形是非常困難的。
發明內容
這裡，本發明的目的是提供一種幹蝕刻方法，其即使在槽的寬度不同的情況下也能夠將槽的側壁形狀形成為所希望的形狀，能夠形成容易埋入絕緣體之形狀的槽。本發明是對矽單結晶通過掩膜層形成希望之形狀的槽的幹蝕刻方法，其特徵在於在設置在蝕刻室中的一對對置電極中的一個上配置基板，對前述對置電極兩者提供高頻電功率，使用由等離子體進行蝕刻的裝置，將蝕刻氣體導入前述蝕刻室中，調整對前述基板配置側的前述對置電極施加的高頻電功率，由此，控制前述槽的側壁形狀。
另外，本發明的特徵在於前述蝕刻氣體是至少含有Cl的氣體和含有Br氣體的混合氣體。
另外，本發明的特徵在於前述含有Cl的氣體是Cl2。
另外，本發明的特徵在於前述含有Br的氣體是HBr。
另外，本發明的特徵在於前述蝕刻氣體含有氧。
另外，本發明的特徵在於調整前述蝕刻氣體的總流量，控制前述槽的側壁形狀。
另外，本發明的特徵在於調整前述蝕刻氣體中的Cl2的量，控制前述槽的側壁形狀。
另外，本發明的特徵在於對前述基板配置側的前述對置電極施加的高頻電功率處於0.157～1.57W/cm2的範圍。
另外，本發明的特徵在於在前述基板上形成槽寬不同的多種前述槽。
另外，本發明的幹蝕刻方法，通過將處理氣體導入密封的處理室內，對矽基板的矽進行等離子體處理，在前述矽基板上形成槽，其特徵在於包括導入至少含有HBr和N2的混合氣體作為前述處理氣體來進行等離子體處理的第一工序；進行在前述矽基板的矽上形成前述槽的等離子體處理的第二工序；導入至少含有HBr和Cl2的混合氣體作為前述處理氣體來進行等離子體處理的第三工序。
另外，本發明的特徵在於，前述第一工序在下述條件下進行等離子體處理至少前述處理室內的壓力在6.7Pa(50mTorr)以下，HBr的流量與前述處理氣體的N2的流量之比在3以上，將為了產生等離子體而對在前述處理室內設置的電極施加的偏置用的高頻電功率設為100W以上。
另外，本發明的特徵在於，前述第三工序在下述條件下進行等離子體處理至少前述處理室內的壓力在20Pa(150mTorr)以上，HBr的流量與前述處理氣體的Cl2的流量之比在2以上，將為了產生等離子體而對在前述處理室內設置的電極施加的偏置用的高頻電功率設為50W以上。
另外，本發明的特徵在於前述第一工序中進行等離子體處理的時間與前述第二工序中進行等離子體處理的時間相比較短。
另外，本發明的特徵在於如果將前述第二工序中進行等離子體處理的時間設為1，則前述第一工序相對於該時間僅進行0.15～0.5比例之時間的等離子體處理。
另外，本發明的特徵在於前述第三工序的進行等離子體處理的時間與前述第二工序的進行等離子體處理的時間相比較短。
另外，本發明的特徵在於如果將前述第二工序的進行等離子體處理的時間設為1，前述第三工序相對於該時間進行0.3～0.7比例之時間的等離子體處理。
另外，本發明的幹蝕刻方法，通過將處理氣體導入密封的處理室內，對矽基板的矽進行等離子體處理，在前述矽基板上形成槽，其特徵在於包括在前述矽基板的矽上進行形成前述槽的工序之前，用於在前述槽的側壁的蝕刻用掩膜和矽的邊界部分形成圓而進行蝕刻處理的工序；在前述矽基板的矽上進行形成前述槽的工序之後，用於在前述槽的底部形成圓而進行蝕刻處理的工序。
圖1是示意性表示用於說明本發明一實施例的晶片截面的構成的圖。
圖2是表示使用於本發明一實施例的裝置的構成圖。
圖3是表示下部電功率和槽寬為0.24μm的槽的圓錐角之間關係的曲線圖。
圖4是表示下部電功率和槽寬為1.00μm的槽的圓錐角之間關係的曲線圖。
圖5是表示上部電功率和槽寬為0.24μm的槽的圓錐角之間關係的曲線圖。
圖6是表示上部電功率和槽寬為1.00μm的槽的圓錐角之間關係的曲線圖。
圖7是表示蝕刻深度與Cl2之比例的關係的曲線圖。
圖8是表示圓錐角和Cl2之比例的關係的曲線圖。
圖9是表示蝕刻深度和蝕刻氣體的總流量的關係的曲線圖。
圖10是表示圓錐角和蝕刻氣體的總流量的關係的曲線圖。
圖11是示意性表示為了說明本發明的其它實施例的晶片截面的構成的圖。
圖12是示意性表示在利用現有的主工序進行等離子體處理的情況下槽的側壁的一部分的圖。
圖13是示意性表示在利用實施例的前序工序(第一工序)和主工序(第二工序)進行等離子體處理的情況下槽的側壁的一部分的圖。
圖14是示意性表示在利用現有的主工序進行等離子體處理的情況下槽的底部的圖。
圖15是示意性表示在利用實施例的主工序(第二工序)和後續工序(第三工序)進行等離子體處理的情況下槽的底部的圖。
具體實施例方式
下面，參照附圖詳細說明本發明的實施形式。圖1是示意性表示用於說明本發明一實施例的放大半導體晶片(矽基板)的縱截面的一部分的圖。
如該圖(a)所示，在半導體晶片(矽基板)101上，形成厚度例如為9nm左右的二氧化矽層102，和厚度例如為160nm左右的氮化矽層103，將它們圖案化成規定的形狀，使得具有用於形成槽的開口部，構成所謂的硬掩膜。
然後，在本實施例中，通過由上述氮化矽層103等構成的硬掩膜，使用至少含有Cl2和HBr的氣體作為蝕刻氣體，利用等離子體蝕刻來蝕刻由單結晶矽形成的半導體晶片101，如圖(b)所示，在半導體晶片101上形成槽(trench)104a、104b。
上述槽104a、104b按各個規定的寬度來形成，圖中左側所示的槽104a其寬度形成為例如0.24μm，圖中右側所示的槽104b其寬度形成為例如1.00μm，其寬度不同。另外，這些槽104a、104b的側壁105a、105b形成為具有大致相同的圓錐角，形成為深度也大致相同。
圖2是示意性表示本發明實施例使用的等離子體處理裝置的構成的一個例子的圖。如該圖所示，等離子體處理裝置1構成為電極板上下平行相對，在雙方連接高頻電源的電容接合型平行平板蝕刻裝置。
該蝕刻處理裝置1具有由例如表面進行鈍化處理(陽極氧化處理)的鋁構成的成型為圓筒形狀的腔室2，該腔室2接地。在腔室2中的底部通過陶瓷等絕緣板3設置用於載置晶片W的大致圓柱形的基座支持臺4。此外在該基座支持臺4之上設置構成下部電極的基座5。高通濾波器(HPF)6連接在該基座5上。在基座支持臺4的內部設置溫度調節媒體室7。在該溫度調節媒體室7中通過導入管8導入、循環溫度調節媒體，從排出管9排出，將基座5控制成所希望的溫度。基座5其上中央部形成凸狀的圓板形，在其上設置與晶片W形狀大致相同的靜電卡盤11。靜電卡盤11為電極12介於絕緣材料之間的結構。然後，通過從與電極12連接的直流電源13施加例如1.5kV的直流電壓，由庫侖力靜電吸附晶片W。在絕緣板3、基座支持臺4、基座5，以及靜電卡盤11中，在作為被處理體的晶片W的裡面，形成用於提供傳熱媒體例如He氣等的氣體通道14。然後，通過該傳熱媒體在基座5和晶片W之間進行熱傳導，將晶片W維持在規定的溫度。
在基座5的上端周邊部配置環狀的聚焦環15，以包圍在靜電卡盤11上載置的晶片W。該聚焦環15由陶瓷或者石英等絕緣材料構成，提高了蝕刻的均勻性。
另外，在基座5的上方設置與該基座5平行相對的上部電極21。該上部電極21通過絕緣材料22支撐在腔室2的內部。上部電極21由具有多個排出孔23的電極板24(由例如石英形成)和支撐該電極板24的電極支撐體25(由導電材料例如表面進行鈍化處理的鋁構成)構成。而且，基座5和上部電極21之間的間隔設置成可以調節。
在上部電極21的電極支撐體25的中央設置氣體導入口26。氣體供給管27與該氣體導入口26連接。此外處理氣體提供器30通過測溫表(bulb)以及物質流量控制器29與該氣體提供管27連接。然後，從該處理氣體提供器30提供用於等離子體蝕刻的蝕刻氣體。而且，在圖2中，僅圖示了一個由上述處理氣體提供器30等形成的處理氣體提供系統，但是這些處理氣體提供系統也可以設置多個，構成為通過分別獨立地流量控制來將例如HBr、Cl2、O2、N2等氣體提供到腔室2中。
另一方面，在腔室2的底部連接排氣管31，排氣裝置35與該排氣管31連接。排氣裝置35具有渦輪泵等真空泵，由此構成為可以將腔室2中抽真空直到規定的減壓空氣，例如1Pa(7.5mTorr)以下規定的壓力。另外，在腔室2的側壁上設置閘門閥(gate valve)32。然後，在打開該閘門閥32的狀態，在腔室2和鄰近的裝載鎖定室(未圖示)之間傳送晶片W。
第一高頻電源40與上部電極21連接，在該供電線上插入匹配器41。另外，低通濾波器(LPF)42與上部電極21連接。該第一高頻電源40具有50～150MHz範圍的頻率。通過施加這樣的高頻率能夠在腔室2中形成希望的電離狀態和高密度的等離子體，可以在比現有技術更低壓條件下進行等離子體處理。該第一高頻電源40的頻率優選是50～80MHz，典型的採用圖示的60MHz或者其附近的頻率。
在作為下部電極的基座5上連接第二高頻電源50，在該供電線中插入匹配器51。該第二高頻電源50具有數百～十幾MHz範圍的頻率。通過施加這樣範圍的頻率，能夠不會對作為被處理體的晶片W造成損壞且起到合適的電離作用。第二高頻電源50的頻率採用典型的圖示的13.56MHz或者800KHz等的頻率。
下面，根據上述構成的等離子體處理裝置1，說明將由矽單結晶構成的晶片W蝕刻、形成槽(trench)的工序。
首先，如前所述，打開閘門閥，將形成由二氧化矽層102、氮化矽層103構成的掩膜層的晶片W從未圖示的裝載鎖定室傳送到腔室2中，放置在靜電卡盤11上。然後，通過從高壓直流電源13施加直流電壓，將晶片W靜電吸附到靜電卡盤11上。
接著，關閉閘門閥32，通過排氣裝置35將腔室2中抽真空到規定的真空度。之後，打開閥門28，將來自處理氣體提供器30的主蝕刻用的蝕刻氣體(例如HBr和Cl2，或者HBr和Cl2和O2)通過物質流量控制器29調整其流量，且通過處理氣體供給管27、氣體導入口26、上部電極21的中空部、以及電極板24的排出孔23，如圖2的箭頭所示，相對晶片W均勻排出。
與此同時，將腔室2中的壓力維持到規定的壓力，例如13Pa(100mTorr)左右的壓力。然後，從第一高頻電源40和第二高頻電源50向作為上部電極21和下部電極的基座施加高頻電壓，將蝕刻氣體等離子體化，進行晶片W的蝕刻。
圖3、4的曲線圖(縱軸為圓錐角，橫軸為下部電功率(向下部電極提供的電功率))表示在使用上述蝕刻處理裝置1對8英寸直徑的晶片W的蝕刻中，從第二高頻電源50向作為下部電極的基座5提供的電功率和槽的側壁的圓錐角之間的關係。圖3表示了槽寬為0.24μm的情況，圖4表示了槽寬為1.00μm的情況。
另外，在圖3、4中，實線A、C表示晶片W的中央部分的圓錐角，虛線B、D表示晶片W的周邊部分的槽的圓錐角。
而且，蝕刻條件為
蝕刻氣體Cl2(流量15SCCM)+HBr(流量285SCCM)+O2(流量2.5SCCM)壓力13Pa(100mTorr)上部電極施加的高頻電功率1000W電極間距離80mmHe反壓(中央/邊緣)400/400Pa(3Torr)腔室溫度(頂部/底部/側壁)60/60/50℃蝕刻時間47秒。
如圖3的曲線所示，表示在槽寬為0.24μm的窄槽104a的情況下，隨著下部電功率的提高，圓錐角線性增大的傾向。另一方面，如圖4的曲線所示，表示在槽寬為1.00μm的寬槽104b的情況下，即使下部電功率變化，圓錐角基本上不變化。
為此，在圖3、4所示的例子中，通過將下部電功率設為100W(0.314W/cm2)，能夠將槽寬狹窄的槽104a和槽寬較寬的槽104b兩者的圓錐角控制成大致相同。
而且，圖5、6的曲線圖(縱軸為圓錐角，橫軸為上部電功率(向上部電極提供的電功率))表示在使用上述蝕刻處理裝置1對8英寸直徑的晶片W的蝕刻中，從第一高頻電源40向上部電極21提供的電功率和槽的側壁的圓錐角之間的關係。圖5表示槽寬為0.24μm的情況，圖6表示槽寬為1.00μm的情況。
另外，在圖5、6中，實線E、G表示晶片W的中央部分的槽的圓錐角，虛線F、H表示晶片W的周邊部分的槽的圓錐角。
如這些圖5、6的曲線所示可知，即使改變上部電功率，不會看見圓錐角的顯著變化，因此，在控制圓錐角的情況下，如上述，通過調整下部電力，可有效進行控制。
而且，如果下部電功率過多，在蝕刻速度提高的同時，與作為掩膜層的氮化矽等的選擇比降低，所以優選最大為500W左右。另外，如果遠小於上述的100W，為不到50W，則由於蝕刻速度降低，所以對8英寸直徑的晶片，下部電功率是50～500W左右，但作為每單位面積的電功率優選是在0.157～1.57W/cm2的範圍。
圖7的曲線圖(縱軸為蝕刻深度(實際的相應蝕刻速度)，橫軸為蝕刻氣體中Cl2的比例(Cl2的流量/總流量))表示在使用上述蝕刻處理裝置1對8英寸直徑的晶片W的蝕刻中，蝕刻深度和Cl2的比例之間的關係，實線I表示槽寬為0.24μm的情況，虛線J表示槽寬為1.00μm的情況。
另外，圖8的曲線圖(縱軸為圓錐角，橫軸為蝕刻氣體中Cl2的比例(Cl2的流量/總流量))表示在使用上述蝕刻處理裝置1對8英寸直徑的晶片W的蝕刻中，圓錐角和Cl2的比例之間的關係，實線K表示槽寬為0.24μm的情況，虛線L表示槽寬為1.00μm的情況。
而且，蝕刻條件為蝕刻氣體Cl2+HBr(合計流量200SCCM)添加O2(流量1.6SCCM)壓力13Pa(100mTorr)上部電極施加的高頻電功率1000W下部電極施加的高頻電功率200W電極間距離80mmHe反壓(中央/邊緣)400/400Pa(3Torr)腔室溫度(頂部/底部/側壁)60/60/50℃蝕刻時間83秒。
按該圖7、8的曲線表示，通過改變蝕刻氣體中的Cl2的比例，蝕刻速度發生變化，另外，圓錐角也變化。此外，按圖8的曲線所示，圓錐角的變化在槽寬為0.24μm的情況(實線K)，和槽寬為1.00μm的情況(虛線L)下是不一樣的。
但是，例如，為了得到需要的蝕刻速度和圓錐角，在改變蝕刻氣體中的Cl2的比例的情況下，對槽寬狹窄的槽和槽寬較寬的槽得到不同的圓錐角的可能性變大。在這種情況下，如前所述，通過調整下部電功率，能夠控制以除去圓錐角差。即，例如，槽寬狹窄的槽的圓錐角在比槽寬較寬的槽的圓錐角小的情況下，將下部電功率設為更大。另外，相反地，槽寬狹窄的槽的圓錐角在比槽寬較寬的槽的圓錐角大的情況下，將下部電功率設為更小。
圖9的曲線圖(縱軸為蝕刻深度(實際的蝕刻速度)，橫軸為蝕刻氣體的總流量)表示在使用上述蝕刻處理裝置1對8英寸直徑的晶片W的蝕刻中，蝕刻深度和蝕刻氣體的總流量之間的關係，實線M表示槽寬為0.24μm的情況，虛線N表示槽寬為1.00μm的情況。另外，圖10的曲線圖(縱軸為圓錐角，橫軸為蝕刻氣體的總流量)表示在使用上述蝕刻處理裝置1對8英寸直徑的晶片W的蝕刻中，圓錐角和蝕刻氣體的總流量之間的關係，實線O表示槽寬為0.24μm的情況，虛線P表示槽寬為1.00μm的情況。
而且，蝕刻條件為蝕刻氣體Cl2+HBr+O2Cl2＝25％(對Cl2/HBr總流量)O2＝0.8％(對Cl2/HBr總流量)壓力13Pa(100mTorr)上部電極施加的高頻電功率1000W下部電極施加的高頻電功率200W電極間距離80mmHe反壓(中央/邊緣)400/400Pa(3mTorr)腔室溫度(頂部/底部/側壁)60/60/50℃蝕刻時間83秒。
按該圖9、10的曲線所示，通過改變蝕刻氣體的總流量，蝕刻速度發生變化，另外，圓錐角也變化。此外，按圖10的曲線所示，圓錐角的變化在槽寬為0.24μm的情況(實線K)，和槽寬為1.00μm的情況(虛線L)下是不一樣的。
但是，例如，為了得到需要的蝕刻速度和圓錐角，在改變蝕刻氣體的總流量的情況下，對槽寬狹窄的槽和槽寬較寬的槽得到不同的圓錐角的可能性變大。在這種情況下，如前面所述，通過調整下部電功率，能夠控制以除去圓錐角差。即，例如，槽寬狹窄的槽的圓錐角在比槽寬較寬的槽的圓錐角小的情況下，將下部電功率設為更大。另外，相反地，槽寬狹窄的槽的圓錐角在比槽寬較寬的槽的圓錐角大的情況下，將下部電功率設為更小。
按上述，在本實施例的幹蝕刻方法中，通過調整蝕刻氣體的總流量、蝕刻氣體中的Cl2的量(比例)等的同時，調整下部電功率，即使在槽寬不同的槽混合這樣的情況下，能夠將這些槽的側壁形狀形成為規定形狀，以具有規定的圓錐角。
因此，能夠很好地進行之後的介電質的埋入，可以很好地進行STI這樣的元件分離。
下面，參照圖11說明本發明其他實施例的STI工序中蝕刻Si的工序。而且，圖示的例子表示了形成用於將用於STI工序中元件分離的SiO2等的絕緣體埋入的槽的工序。
如圖11(a)所示，首先在由Si構成的矽基板202的表面上形成例如10nm左右的氧化矽(SiO2)等熱氧化膜204，和氮化矽(SiN)膜206，利用通常使用的光刻技術形成抗蝕圖案，將其作為掩膜使SiN膜206和熱氧化膜204形成圖案。然後，灰化剩餘的光致抗蝕層，除去抗蝕圖案。
接著，將SiN膜206和熱氧化膜204作為掩膜，通過利用幹蝕刻進行各向異性蝕刻，形成將用於元件分離的絕緣體埋入的槽。
在本實施例中，在利用例如混合了Cl2和O2的處理氣體來進行等離子體處理的主工序(第二工序)之前，為了在前述槽的側壁中的前述掩膜和矽的邊界部分形成圓(round)，進行前序工序(第一工序)，同時，為了在前述主要工序(第二工序)之後在上述槽的底部形成圓(round)，進行後續的工序(第三工序)。
前述前序工序是對作為掩膜的SiN膜206和熱氧化膜204，通過利用由含有HBr和N2的混合氣體構成的處理氣體進行等離子體處理來蝕刻Si。
這種情況下，至少腔室2中的壓力是由蝕刻容易產生反應生成物(沉澱)的容易產生圓形狀的程度，具體的，在6.7Pa(50mTorr)以下，從實用的觀點來看優選在2.7Pa(20mTorr)以上且6.7Pa(50mTorr)以下，處理氣體的HBr和N2的流量比為進行蝕刻的程度，具體地說，HBr的流量對N2的流量的比為3以上，對作為下部電極的基座5施加的偏置用的高頻電功率為不停止蝕刻的程度，具體地為100W以上，優選為150W以上，更優選在200W以上進行等離子體處理。
如果通過這樣的前序工序的等離子體處理來蝕刻，如圖11(b)所示淺淺地挖Si，在該挖掘的槽210的側壁上形成圓。如果在這種狀態進行主工序的蝕刻，如圖11(c)所示，在槽210的側壁的上側部分，例如在掩膜和Si的邊界部分212形成圓(round)。
在這種狀態通過主工序的等離子體處理來進行蝕刻。在該主工序中，對作為掩膜的SiN膜206和熱氧化膜204與現有技術一樣，利用由含有例如Cl2和O2的混合氣體構成的處理氣體等，通過等離子體處理，對Si各向異性蝕刻。這種情況下蝕刻時的條件與現有技術一樣。
具體地說，在將含有例如Cl2和O2的混合氣體作為處理氣體進行蝕刻的情況下，腔室2中的壓力為2.7Pa(20mTorr)，對上部電極21施加的高頻電功率為600W，對作為下部電極的基座5施加的高頻電功率為20W，上部電極21和基座5之間的間隔為115mm，處理氣體Cl2和O2的氣體流量比(Cl2的氣體流量/O2的氣體流量)為168sccm/32sccm，關於腔室2內的設定溫度，將基座5設為40℃，將上部電極21設為80℃，將側壁部設為60℃。
如果通過這樣的主工序的等離子體處理來進行蝕刻，如圖11(c)所示，進一步深挖槽210的底部214，在槽210的側壁的掩膜和Si的邊界部分212剩下圓(round)。而且，在通過該主工序的等離子體處理來進行蝕刻時，通過設定前述實施例這樣的條件，能夠控制槽210的圓錐角。
接著，通過後續工序的等離子體處理進行蝕刻。由於即使由前序工序和主要工序進行蝕刻，槽的底部仍有尖的地方，所以該後續工序是為了在槽210的底部214處產生圓而進行的。
在上述後續工序中，通過利用含有Cl2和HBr的混合氣體進行的等離子體處理來對作為掩膜的SiN膜206和熱氧化膜204蝕刻Si。這種情況下，至少腔室2中的壓力是沉澱多、容易產生圓的程度，具體的，在20Pa(150mTorr)以上較好。處理氣體的HBr和Cl2的流量比為進行蝕刻的程度，具體地說，HBr的流量對Cl2的流量的比為2以上較好。對作為下部電極的基座5施加的偏置用的高頻電功率為不停止蝕刻的程度，具體地說，在50W以上進行等離子體處理較好。
如果通過這樣的後續工序的等離子體處理來進行蝕刻，如圖11(d)所示，進一步挖槽210的底部，同時，在該挖掘的槽210的底部214形成圓(round)。這樣，在矽基板的Si上形成容易埋入絕緣體的槽210的形狀。
與主要工序的進行等離子體處理的時間相比，前序工序和後續工序的等離子體處理僅進行較少的時間。例如，如果將主要工序的進行等離子體處理的時間設為1，前序工序的等離子體處理僅進行0.15～0.5比例的時間，後續工序的等離子體處理僅進行0.3～0.7比例的時間。具體地說，例如在將主要工序進行30秒左右的情況下，前序工序僅進行5～15秒左右的時間，後續工序僅進行10～20秒。
這樣，能夠在前序工序中在槽210的側壁的掩膜和Si的邊界部分212形成圓(round)的程度進一步挖進Si，或者在後續工序中在槽210的底部214形成圓(round)的程度進一步挖進Si。
這裡，與現有技術的情況相比較來說明由本發明的蝕刻處理形成的槽的形狀。首先在實際中僅通過現有的主要工序進行蝕刻的情況與通過前序工序和主要工序進行蝕刻的情況的槽的側壁部分的形狀，分別由圖12、圖13表示。
圖12是現有的主要工序，是在下述條件下進行等離子體處理的工序使用由含有Cl2和O2的混合氣體構成的處理氣體，將腔室2中的壓力設為2.7Pa(20mTorr)，將對上部電極21施加的高頻電功率設為600W，將對作為下部電極的基座5施加的高頻電功率設為200W，將上部電極21和基座5之間的間隔設為115mm，將處理氣體的Cl2和O2的氣體流量比(Cl2的氣體流量/O2的氣體流量)設為168sccm/32sccm，關於腔室2內的設定溫度，將基座5設為40℃，將上部電極21設為80℃，將側壁部設為60℃。
另外，圖13是由本發明的前序工序和主要工序進行蝕刻的情況，前序工序是在下述條件下僅進行5～15秒左右的短時間的等離子體處理的工序腔室2中的壓力設為2.7Pa(20mTorr)，將對上部電極21施加的高頻電功率設為700W，將對作為下部電極的基座5施加的高頻電功率設為300W，將上部電極21和基座5之間的間隔設為115mm，將處理氣體的HBr和N2的氣體流量比(HBr的氣體流量/N2的氣體流量)設為300sccm/100sccm，關於腔室2內的設定溫度，將基座5設為50℃，將上部電極21設為60℃，將側壁部設為60℃。主要工序是通過與上述現有技術同樣的條件僅進行30秒左右時間的等離子體處理的工序。
按該試驗結果，由現有的主要工序進行蝕刻的情況如圖12所示，在Si上形成的槽310的側壁的掩膜(SiN膜206，熱氧化膜204)和Si的邊界部分312為直線狀。與此相反，進行本發明的前序工序和主要工序的情況如圖13所示，在Si的槽210的側壁的掩膜和Si的邊界部分212形成圓(round)。
下面，關於實際上僅由現有的主要工序進行蝕刻的情況和由後續工序進行蝕刻的情況的槽的底部的形狀分別由圖14、圖15表示。
圖14是由與圖12的情況相同的條件進行主要工序的蝕刻所形成的槽310的底部314的形狀。另外圖15是進行與圖13的情況相同的主要工序後進行本發明的後續工序的蝕刻的情況。
該後續工序是在下述條件下僅進行10～20秒左右的短時間的等離子體處理的工序腔室2中的壓力設為20Pa(150mTorr)，將對上部電極21施加的高頻電功率設為500W，將對作為下部電極的基座5施加的高頻電功率設為500W，將上部電極21和基座5之間的間隔設為140mm，將處理氣體的HBr和Cl2的氣體流量比(HBr的氣體流量/Cl2的氣體流量)設為225sccm/75sccm，關於腔室2內的設定溫度，將基座5設為40℃，將上部電極21設為80℃，將側壁部設為60℃。
按該試驗結果，由現有的主要工序進行蝕刻的情況如圖14所示，在Si上形成的槽310的底部312存在尖銳部分。與此相反，可看到在本發明這樣的主要工序後進行後續工序的情況下，如圖15所示，Si的槽210的底部214全部形成圓(round)，尖銳部分不存在。
由於這種現有的槽310的形狀中存在尖銳部分，所以在槽210中通過例如成膜埋入SiO2等的絕緣體的情況下，具有下述缺陷，由於成膜在槽210的表面1層1層重疊，所以在各層結合時又產生應力又產生空隙(void)又產生洩漏電流。與此相反，由於按本發明的蝕刻方法在形成的槽210中形成圓而不形成尖銳部分，容易埋入絕緣體。即提高了絕緣效率，洩漏電流和埋入後的應力變得微不足道。
按這種本實施例，在STI工序中在矽基板的Si上埋入用於元件分離的絕緣體，形成槽210的時候，在利用主工序(第二工序)蝕刻之前，通過由含有HBr和N2的混合氣體構成的處理氣體進行短時間的等離子體處理(前序工序第一工序)，同時，在利用主工序進行等離子體處理之後，通過由含有Cl2和HBr的混合氣體構成的處理氣體進行短時間的等離子體處理(後續工序第三工序)，從而能夠形成容易埋入SiO2等的絕緣體的槽210。具體地說，作為槽210的形狀，如圖11(d)所示，在槽210的側壁的掩膜和Si的邊界部分(槽210的側面的上側部分)212形成圓，同時，能夠在槽210的底部214形成圓，成為不是尖銳部分的形狀。
由於能夠形成這種形狀的槽210，所以可提高了絕緣效率，洩漏電流和埋入後的應力變得微不足道。通過這樣，可以實現將各種元件進一步微細化。而且，在本實施形式中，說明了對上部電極21和作為下部電極的基座5分別施加高頻電功率的等離子體蝕刻處理裝置，但是不限於此，也可以使用僅對例如下部電極施加高頻電功率的等離子體蝕刻裝置。
產業上的可利用性本發明的幹蝕刻方法可以用於進行半導體元件的製造的半導體製造工業中。從而具有產業上的可利用性。
權利要求
1.一種幹蝕刻方法，通過將處理氣體導入密封的處理室內，對矽基板的矽進行等離子體處理，在所述矽基板上形成槽，其特徵在於，包括導入至少含有HBr和N2的混合氣體作為所述處理氣體來進行等離子體處理的第一工序；進行在所述矽基板的矽上形成所述槽的等離子體處理的第二工序；導入至少含有HBr和Cl2的混合氣體作為所述處理氣體來進行等離子體處理的第三工序。
2.根據權利要求l所述的幹蝕刻方法，其特徵在於所述第一工序在下述條件下進行等離子體處理至少所述處理室內的壓力在6.7Pa(50mTorr)以下，HBr的流量與所述處理氣體的N2的流量之比在3以上，將為了產生等離子體而對在所述處理室內設置的電極施加的偏置用的高頻電功率設為100W以上。
3.根據權利要求1所述的幹蝕刻方法，其特徵在於所述第三工序在下述條件下進行等離子體處理至少所述處理室內的壓力在20Pa(150mTorr)以上，HBr的流量與所述處理氣體的Cl2的流量之比在2以上，將為了產生等離子體而對在所述處理室內設置的電極施加的偏置用的高頻電功率設為50W以上。
4.根據權利要求1所述的幹蝕刻方法，其特徵在於所述第一工序中進行等離子體處理的時間與所述第二工序的進行等離子體處理的時間相比較短。
5.根據權利要求4所述的幹蝕刻方法，其特徵在於如果將所述第二工序的進行等離子體處理的時間設為1，所述第一工序相對於該時間僅進行0.15～0.5比例之時間的等離子體處理。
6.根據權利要求1所述的幹蝕刻方法，其特徵在於所述第三工序的進行等離子體處理的時間與所述第二工序的進行等離子體處理的時間相比較短。
7.根據權利要求6所述的幹蝕刻方法，其特徵在於如果將所述第二工序的進行等離子體處理的時間設為1，所述第三工序相對於該時間僅進行0.3～0.7比例之時間的等離子體處理。
8.一種幹蝕刻方法，通過將處理氣體導入密封的處理室內，對矽基板的矽進行等離子體處理，在所述矽基板上形成槽，其特徵在於，包括在所述矽基板的矽上進行形成所述槽的工序之前，用於在所述槽的側壁的蝕刻用掩膜和矽的邊界部分形成圓而進行蝕刻處理的工序；在所述矽基板的矽上進行形成所述槽的工序之後，用於在所述槽的底部形成圓而進行蝕刻處理的工序。
全文摘要
在設置於蝕刻室內的一對對置電極中的一個上配置基板，對對置電極兩者提供高頻電功率，使用由等離子體進行蝕刻的裝置，通過使用至少含有Cl
文檔編號C23F4/00GK1855385SQ200610082628
公開日2006年11月1日 申請日期2002年6月7日 優先權日2001年6月22日
發明者飯嶋悅夫, 高明輝 申請人:東京毅力科創株式會社