適用於各類周期性測試算法的存儲器內建自測試電路的製作方法
2023-05-23 22:28:41
本發明涉及存儲器可測性設計(DFT)設計領域，更具體地說，本發明涉及一種適用於各類周期性測試算法的存儲器內建自測試電路。
背景技術：
SOC晶片中各類存儲器的可測性設計是一項關鍵設計工作，實現該功能的MBIST(存儲器內建自測試，Memory Built-In Self Test)模塊是現代SOC晶片的重要模塊，對降低測試成本、提高對存儲器失效問題的分析能力起著關鍵作用。對於不同的存儲器類型或不同測試需求，MBIST會採用不同的測試算法。對於通常的存儲器測試流程，常用到的測試算法有：All0/All1、CheckBoard/Invert CheckBoard、Diagonal、各種March算法、讀寫電流測試算法等等。
通常MBIST設計是根據確定的存儲器類型、結構、容量大小確定幾種測試算法，分別設計後整合成一個MBIST。其缺點為：每個存儲器的MBIST算法需要單獨設計，開發成本高周期長；一個MBIST的測試算法固定，不能根據實際需求使用其他算法，不利於測試成本與調試需求的優化考慮。
技術實現要素：
本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種能夠適用於各類周期性測試算法的存儲器內建自測試電路。
為了實現上述技術目的，根據本發明，提供了一種適用於各類周期性測試算法的存儲器內建自測試電路，包括：內建自測試控制單元、時鐘控制信號產生器、地址產生器、數據產生器、數據比較器、可選延時單元、以及多個控制寄存器；其中，所述多個控制寄存器包括：地址掃描寄存器、算法元素寄存器、算法操作寄存器、數據寄存器以及延時寄存器；而且其中，算法元素寄存器和算法操作寄存器連接至內建自測試控制單元並且分別向內建自測試控制單元提供算法元素值和各算法元素中的操作值，自測試控制單元根據該兩組寄存器提供的算法構成信息控制其他模塊協同運作，時鐘控制信號產生器向存儲器提供工作時鐘與一些相應控制信號，地址產生器根據地址掃描寄存器的配置下向存儲器提供算法相關地址量，數據產生器根據地址變化情況讀取數據寄存器的相應數據值提供給存儲器或數據比較器，數據比較器在存儲器做讀取操作時將存儲器輸出結果與數據產生器提供的期望值比較並將比較結果反饋給自測試控制單元，延時單元是一個可選模塊在運行一些特殊需要做延時操作的算法時為自測試控制單元提供延時信號，其延時長度有延時寄存器配置。通過配置所述的多個控制寄存器，該存儲器內建自測試電路可實現各類周期性存儲器測試算法。
優選地，所述的適用於各類周期性測試算法的存儲器內建自測試電路還包括：延時單元和延時寄存器；其中延時寄存器連接至延時單元，而且延時單元連接至內建自測試控制單元。
優選地，時鐘控制信號產生器用於產生時鐘控制信號。
優選地，地址產生器用於產生用於存儲器的地址信號。
優選地，數據產生器用於產生寫入存儲器的數據。
優選地，延時寄存器用於設置延時單元的延時長度。
優選地，所述存儲器內建自測試電路具有如下基本操作命令：
配置命令，用於配置各個算法寄存器；
運行命名，用於啟動一個測試算法；
繼續命令，用於在算法運行出錯進入暫停狀態後繼續往下執行測試算法；
停止命令，用於中斷測試算法，回到空閒狀態。
優選地，測試算法的執行配置有兩種模式，一種模式為失效停止模式，其中在測試結果出錯時測試算法結束；另一種模式為失效暫停模式，其中在測試結果出錯時算法暫停進入暫停狀態。
本發明提供了一種通用的MBIST電路設計，該電路有一組對應模塊電路、一系列寄存器的設置、一組命令設置以及一套算法運行操作流程和狀態機設計組成。該引擎通過配置各個算法寄存器的實現各種常用算法對不同的存儲器進行測試。
所述的MBIST電路為通用引擎電路，可實現各類常用的存儲器測試算法，電路簡單，操作方便，配合對應的命令與狀態機設置可實現各類測試與調試要求。應用在各個SOC晶片中使用該MBIST引擎只需要根據存儲器的情況配置好其地址範圍就可完成MBIST的電路設計，可大大降低MBIST設計難度、縮短項目開發周期、加強存儲器的測試靈活性與對發現問題的分析能力。
附圖說明
結合附圖，並通過參考下面的詳細描述，將會更容易地對本發明有更完整的理解並且更容易地理解其伴隨的優點和特徵，其中：
圖1示意性地示出了根據本發明優選實施例的適用於各類周期性測試算法的存儲器內建自測試電路的電路結構圖。
圖2示意性地示出了根據本發明優選實施例的算法配置寄存器的設置示例。
圖3示意性地示出了根據本發明優選實施例的MBIST引擎的算法運行狀態機示例。
需要說明的是，附圖用於說明本發明，而非限制本發明。注意，表示結構的附圖可能並非按比例繪製。並且，附圖中，相同或者類似的元件標有相同或者類似的標號。
具體實施方式
為了使本發明的內容更加清楚和易懂，下面結合具體實施例和附圖對本發明的內容進行詳細描述。
本發明公開了一種可實現對存儲器進行測試各類周期性算法的通用MBIST電路。該電路通用算法操作核心，具體算法可配置的特性可降低MBIST設計難度、縮短項目開發周期、加強存儲器的測試與問題分析能力。
為方便對本發明的MBIST電路進行說明，這裡對存儲器測試算法的做一個簡要說明。一個存儲器測試算法通常符號表示為：{(操作0，操作1...)；↑(操作0，操作1...)；↓(操作0，操作1...)；...}。測試算法整體為用大括號{}括起來一組採用分號分的隔算法元素組成，按順序可命名為算法元素0、算法元素1…；而每個算法元素為小括號括起來的一組逗號分隔的操作組成；每個算法元素前有一個表示地址掃描方向的箭頭符號，↑表示地址按最小到最大方向掃描，↓表示地址按最大到最小方向掃描，表示地址按任意方向掃描；算法元素中的操作通常有W0、R0、W1、R1幾種，分別表示對存儲器寫數據0、讀數據0、寫數據1、讀數據1。圖1示意性地示出了根據本發明優選實施例的適用於各類周期性測試算法的存儲器內建自測試電路的電路結構圖。
如圖1所示，根據本發明優選實施例的適用於各類周期性測試算法的存儲器內建自測試電路包括：內建自測試控制單元301、時鐘控制信號產生器302、地址產生器303、數據產生器304、數據比較器305、以及多個控制寄存器。
其中，所述多個控制寄存器包括：地址掃描寄存器309、算法元素寄存器310、算法操作寄存器311、和數據寄存器307。
而且其中，算法元素寄存器310和算法操作寄存器311連接至內建自測試控制單元301並且分別向內建自測試控制單元301提供算法元素值和算法操作值，數據比較器305將從存儲器讀取數據與期望值比較並且向內建自測試控制單元301提供數據比較結果值，內建自測試控制單元301分別向時鐘控制信號產生器302、地址產生器303和數據產生器304提供控制信號，而且數據寄存器307連接至數據產生器304。
優選地，根據本發明優選實施例的適用於各類周期性測試算法的存儲器內建自測試電路還包括：延時單元306和延時寄存器308；其中延時寄存器308連接至延時單元306，而且延時單元306連接至內建自測試控制單元301。延時寄存器308用於設置延時單元306的延時長度。
其中，時鐘控制信號產生器302用於產生時鐘控制信號；地址產生器303用於產生用於存儲器的地址信號；數據產生器304用於產生寫入存儲器的數據。
所述的通用MBIST電路中各個配置寄存器的說明如下，其中關鍵的地址掃描寄存器、算法元素寄存器、算法操作寄存器的設置如圖2所示，如下所述的各個寄存器的配置方式只是一個示例，實際可按本MBIST電路的設計思想靈活配置：
數據寄存器中存儲了D0和D1兩個數據，非別對應W0/R0與W1/R1操作的用到的數據，這裡W0/R0代表寫入數據D0與讀出數據D0，W1/R1代表寫入數據D1與讀出數據D1，數據位寬可根據需求與用法確定。
延時寄存器用於設置延時單元的延時長度。
地址掃描寄存器用於配置地址相關設置，bit1與bit0用於配置每個算法元素中的地址掃描模式，取值00為一般掃描，一次掃描完全部地址後結束操作；01、10、11為電流測試所需的地址掃描配置，非別為一直掃描操作直到一個延時周期結束，一直掃描直到接收到停止命令，一直在特定地址間掃描操作直到接受到停止命令。bit2表示掃描路徑，0表示位線地址優先掃描，1表示字線地址優先掃描。bit3、bit4分別用於配置位線地址和字線地址為奇數和偶數時的操作可用於配置CKB/iCKB算法，0表示位線和字線地址為奇數和偶數時操作一樣均由算法操作寄存器決定，1表示位線地址和字線地址偶數時操作由算法操作寄存器決定，奇數時W0/R0、W1/R1分別替換為W1/R1、W0/R0。bit5為對角線選項可用於配置Diagonal算法，0表示各個地址的操作均按照算法操作寄存器決定，1表示當字線與位線地址相等時對於的W0/R0、W1/R1替換為W1/R1,W0/R0。
算法元素寄存器用於對算法元素進行配置。bit3、bit2、bit1、bit04位用於確定本次算法中算法元素的個數，4』b0000代表該測試算法只有1個算法元素，4』b1111代表共有16個算法元素。bit4開始的連續多位分別表示各個算法元素的地址掃描方向，每位對應一個算法元素，如可定義bit4對應於算法元素0，bit5對應於算法元素1，其值為0表示地址掃描從最小地址掃描到最大地址即↑(地址上升順序)，值為1表示地址掃描從最大地址掃描到最小地址即↓(地址下降順序)。
算法操作寄存器用於對每個算法元素中的操作進行配置。該寄存器分為多段，每段對應一個算法元素。每段中最低3位用於配置該算法元素中操作數量，3』b000代表只有一個算法元素，而3』b111這裡定義為該算法元素為一個不做任何讀寫的延時操作以滿足一些特殊算法中的延時需求，該延時操作由延時單元完成。。每段中後幾位非別定義該算法元素中各個操作的類型，每兩個字節對應一個操作的類型，其值為00/01/10/11時分別定義為W0/W1/R0/R1這幾種操作。
所述的通用的MBIST電路的運作方式為在MBIST測試開始前，先通過配置到所述的地址掃描寄存器、算法元素寄存器、算法操作寄存器、數據寄存器和延時寄存器等寄存器中設定所需要的測試算法，在給定測試啟動信號後，在算法控制單元的控制下，時鐘控制信號產生器302根據寄存器所配置的算法產生相應的時鐘信號、讀寫操作信號等並作用於待測的存儲器；同樣地，地址產生器303產生相應的地址信號；寫操作時數據產生器304產生相應寫入待測存儲器單元的數據信號並；讀操作時數據產生器304產生讀出期望值送到數據比較器305中與從存儲器單元讀取所得數據進行比較來判斷是否正確。
所述的通用MBIST引擎的基本操作命令設置有：配置命令—用於配置各個算法寄存器；運行命名—用於啟動一個測試算法；繼續命令—用於在算法運行出錯進入暫停狀態後繼續往下執行測試算法；停止命令—用於中斷測試算法，回到空閒狀態。測試算法的執行可配置兩種模式，一種為失效停止模式即測試結果出錯，該測試算法結束；另一種為失效暫停模式，測試結果出錯，算法暫停進入暫停狀態，此時可做一個調試操作。可根據測試的不同需要增加或減少命令。
所示的MBIST電路的一次算法運行狀態機如圖3所示。基本的三個狀態為：空閒、運行、暫停。電路復位重置、完成寄存器配置、算法運行結束或算法運行中發出停止命令後會處於空閒狀態，此時可配置新的算法或等待下次測試啟動。空閒狀態接收到運行命令後，算法開始執行，該MBIST電路處於運行狀態。測試算法結束、測試算法配置為Fail-停止模式時測試結果出錯或者接收到停止命令，該MBIST電路會回到空閒狀態。測試算法為失效暫停模式時如果測試結果出錯該MBIST電路會進入暫停狀態用於調試。暫停狀態時接收到繼續命令會回到運行狀態繼續往下測試，接收到停止命令會該MBIST電路會回到空閒狀態。如果不需要暫停調試操作模式，可取消掉暫停狀態。
在根據本發明優選實施例的適用於各類周期性測試算法的存儲器內建自測試電路中，通過對各個控制寄存器的不同配置，該MBIST電路可實現各類周期性測試算法或圖樣(diagram or pattern)比如：All0/All1、CKB/iCKB、Diagonal、各種March算法、電流測試算法等，從而完成對各類存儲器的測試。
該MBIST電路中各類算法的實現共用一套電路設計結構簡單，在SOC中應用時只需要根據存儲器情況設置好地址範圍參數就可完成MBIST設計。其不需要電路設計過程中預先確定測試算法，而是可在測試時再確定的特點，減少了BIST電路的設計時間，縮短了項目開發周期，而且使得該測試工作更加靈活。
需要說明的是，除非特別說明或者指出，否則說明書中的術語「第一」、「第二」、「第三」等描述僅僅用於區分說明書中的各個組件、元素、步驟等，而不是用於表示各個組件、元素、步驟之間的邏輯關係或者順序關係等。
可以理解的是，雖然本發明已以較佳實施例披露如上，然而上述實施例並非用以限定本發明。對於任何熟悉本領域的技術人員而言，在不脫離本發明技術方案範圍情況下，都可利用上述揭示的技術內容對本發明技術方案做出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬於本發明技術方案保護的範圍內。