封裝件及其形成方法
2023-04-25 07:53:21
專利名稱：封裝件及其形成方法
技術領域：
本發明涉及一種封裝件及其形成方法。
背景技術：
三維集成電路(3DIC)通常用於衝破二維(2D)電路的障礙，在3DIC中，堆疊兩個或兩個以上的封裝元件，其中封裝元件包括含有穿透襯底通孔(TSV)、插件、封裝基板等的器件管芯。
在現有的封裝元件中的是插件。插件包括襯底，以及形成在襯底中的TSV。連接件形成在襯底的兩面上，並且通過TSV互連。插件用於互連的目的，並且不包括其中的有源器件。發明內容
為了解決現有技術中存在的問題，根據本發明的一個方面，提供了一種方法，包括:在襯底上方形成介電層；在所述介電層上方形成互連結構；接合管芯至所述互連結構；去除所述襯底；使所述介電層圖案化；以及在所述介電層的表面形成連接件，其中，將所述連接件電連接至所述管芯。
在上述方法中，其中，所述襯底包括矽襯底。
在上述方法中，還包括:在接合所述管芯的步驟之後，在所述管芯上模塑聚合物，其中，所述聚合物與所述管芯的邊緣接觸。
在上述方法中，還包括在接合所述管芯的步驟之後，在所述管芯上模塑聚合物，其中，所述聚合物與所述管芯的邊緣接觸，還包括:在形成所述互連結構的步驟之後和在模塑所述聚合物的步驟之前，對所述互連結構實施預切以形成溝槽，其中，所述溝槽延伸至所述互連結構內。
在上述方法中，還包括在接合所述管芯的步驟之後，在所述管芯上模塑聚合物，其中，所述聚合物與所述管芯的邊緣接觸，還包括:在形成所述互連結構的步驟之後和在模塑所述聚合物的步驟之前，對所述互連結構實施預切以形成溝槽，其中，所述溝槽延伸至所述互連結構內，其中，所述溝槽的底部與所述介電層的頂面基本上齊平，並且其中，所述介電層的所述頂面與所述互連結構接觸。
在上述方法中，還包括在接合所述管芯的步驟之後，在所述管芯上模塑聚合物，其中，所述聚合物與所述管芯的邊緣接觸，還包括:在形成所述互連結構的步驟之後和在模塑所述聚合物的步驟之前，對所述互連結構實施預切以形成溝槽，其中，所述溝槽延伸至所述互連結構內，其中，所述溝槽的底部延伸至所述介電層內。
在上述方法中，其中，所述介電層包括選自基本上由氮化矽、氧化矽、及其組合組成的組的材料。
根據本發明的另一方面，還提供了一種方法，包括:在襯底上形成介電層；在所述介電層上方形成互連結構，其中，所述互連結構包括:至少一個介電層；以及再分布線，位於所述至少一個介電層中；接合多個管芯至所述互連結構；用聚合物模塑所述多個管芯，其中，將所述聚合物填充至所述多個管芯之間的間隙內。研磨所述襯底以暴露出所述介電層；在所述研磨步驟之後，使所述介電層圖案化；以及在所述介電層的表面形成互連件，其中，將所述互連件電連接至所述再分布線。
在上述方法中，其中，所述襯底是矽襯底。
在上述方法中，其中，形成所述互連結構的步驟包括鑲嵌工藝。
在上述方法中，還包括:在形成所述互連結構的步驟之後和在用所述聚合物模塑所述多個管芯的步驟之前，對所述互連結構實施預切從而在所述互連結構中形成溝槽。
在上述方法中，還包括在形成所述互連結構的步驟之後和在用所述聚合物模塑所述多個管芯的步驟之前，對所述互連結構實施預切從而在所述互連結構中形成溝槽，其中，所述溝槽的底部與所述介電層的頂面基本上齊平，並且其中，所述介電層的所述頂面與所述互連結構接觸。
在上述方法中，還包括在形成所述互連結構的步驟之後和在用所述聚合物模塑所述多個管芯的步驟之前，對所述互連結構實施預切從而在所述互連結構中形成溝槽，其中，所述溝槽的底部延伸至所述介電層內。
在上述方法中，還包括:管芯切割步驟以將所述互連結構和所述多個管芯分成多個封裝件，並且其中，在每一個所述多個封裝件中，所述聚合物的剩餘部分位於所述互連結構的側邊上。
根據本發明的又一方面，還提供了一種器件，包括:互連結構，所述互連結構包括:介電層；多個介電層，鄰接所述介電層，其中，所述多個介電層都不是由有機材料形成；以及多個再分布線，設置在所述多個介電層中；多個第一連接件，位於所述互連結構的第一面上，其中，所述多個第一連接件與所述介電層接觸；多個第二連接件，位於所述互連結構的第二面上並且電連接至所述多個第一連接件，其中，所述第一面和所述第二面是相對面，並且其中，在所述第一連接件和所述第二連接件之間不形成襯底和通孔；封裝元件，接合至所述多個第二連接件；以及聚合物，將所述封裝元件模塑在其中。
在上述器件中，其中，所述介電層包括與所述聚合物的邊緣對準的邊緣，其中，所述多個介電層不包括任何與所述介電層的所述邊緣對準的邊緣，並且其中，所述多個介電層的邊緣與所述聚合物接觸。
在上述器件中，其中，所述多個第一連接件包括焊料區，所述焊料區延伸至所述介電層內。
在上述器件中，其中，所述介電層包括選自基本上由氮化矽、氧化矽、及其組合組成的組的材料。
在上述器件中，還包括接合至所述多個第一連接件封裝基板。
在上述器件中，其中，所述多個介電層包括低_k介電材料。
為了更充分地理解實施例及其優點，現在將結合附圖所進行的以下描述作為參考，其中:
圖1至圖7是根據一些示例性實施例製造封裝件的中間階段的剖視圖；以及
圖8至圖14是根據一些示例性實施例製造封裝件的中間階段的剖視圖。
具體實施方式
在下文詳細地討論本發明實施例的製造和使用。然而，應當理解，實施例提供了許多可以在各種具體環境中實現的可應用的發明概念。所討論的具體實施例是示例性的，而不是用於限制本發明的範圍。
提供了一種三維集成電路(3DIC)封裝件及其形成方法。示出了根據一些實施例製造封裝件的中間階段。討論了實施例的變化。在所有的各個附圖和示例性實施例中，相似的參考標號用於表不相似的兀件。
圖1至圖7示出了根據一些示例性實施例製造封裝件的中間階段的剖視圖。圖1示出襯底20和形成在襯底20上的介電層22。襯底20可以是其中不形成有導電部件的空白(blank)襯底。在實施例中，襯底20是娃襯底,其還可以是空白娃晶圓。在可選的實施例中，襯底20可以由其他材料諸如玻璃、有機材料等形成。介電層22可以由諸如氮化矽的氮化物，諸如氧化矽、氮氧化矽、碳化矽及其組合的氧化物，及其中的多層形成。然而，可以意識到在整個說明書中所列舉的尺寸僅僅是實例，並且可以變更為不同的值。在一些示例性實施例中，介電層22的形成包括熱氧化襯底20，從而介電層22包括熱氧化物。可選地，介電層22的形成方法包括化學汽相沉積(CVD)方法，諸如等離子體增強化學汽相沉積(PECVD)等等。
互連結構24形成在介電層22的上方，並且可以接觸介電層22。互連結構24包括介電層26、及位於介電層26中的再分布線(RDL) 28。其中一個介電層26的底部的底面可以接觸介電層22的頂面。在一些實施例中，介電層26包括氮化矽、氧化矽、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、硼摻雜的磷矽酸鹽玻璃(BPSG)、或者其他無機介電材料。在其他實施例中，介電層26包括低-k介電材料，諸如含碳和/或含氮低_k介電材料。介電層26可以不含有有機材料。RDL28可以由銅、鋁、鋁銅、鎢、銀、及其合金形成。RDL28的底層可以包括窄部和寬部，其中可以與介電層22接觸的寬部可以作為在隨後的接合工藝中的接合焊盤。
根據一些示例性實施例，因為襯底20可以是矽襯底，所以可以使用可用於矽襯底的後段工藝。例如，RDL28和介電層26的形成可以包括鑲嵌工藝，諸如單鑲嵌工藝和/或雙鑲嵌工藝。示例性鑲嵌工藝包括形成介電層26其中之一；在介電層26中形成開口 ；在開口中填充金屬材料；及實施化學機械拋光(CMP)以去除介電層26上方的多餘金屬材料。因而，位於開口中的金屬材料的剩餘部分形成RDL28，該RDL28包括金屬線和通孔。用於鑲嵌工藝中的金屬材料可以由基本上純的銅或者銅合金形成。在其中介電層26包括低-k介電材料的實施例中，可以在填充金屬材料之前形成諸如鈦層、鉭層、氮化鈦層、及氧化鉭層的阻擋層(未示出)。
相比於有機介電層的各個尺寸和形成在有機介電層上的RDL的尺寸，採用諸如鑲嵌工藝的矽後段工藝可以顯著降低介電層26的尺寸和RDL28的尺寸。
在互連結構24的表面上形成前面連接件30，並且將前面連接件30電連接至RDL28。在實施例中，連接件30包括焊球。在可選的實施例中，連接件30包括金屬柱、或者金屬柱上具有焊料蓋頂的金屬柱。
在形成互連結構24之後，並且在形成連接件30之前或之後，可以實施預切以切割穿透互連結構24。結果是，形成溝槽36，並且從互連結構24的頂面延伸至互連結構24內。在一些實施例中，溝槽36的底部36A(由虛線示出)與介電層22的頂面22A基本上齊平。在可選的實施例中，溝槽36的底部36A可以位於介電層22的頂面22A和底面22B之間的中間水平面處，在又一些實施例中，介電層22可以在預切步驟中基本上被切割穿透，並且溝槽36的底部36A與介電層22的底面22B可以基本上齊平。在又一些可選的實施例中，溝槽36延伸至襯底20內。可以採用雷射或刀片實施預切。
參考圖2，將封裝元件38接合至互連結構24的頂面，並且接合至連接件30。在一些實施例中，封裝元件38是管芯，並因此在下文中被稱為管芯38。管芯38可以是在其中包含有諸如電晶體、電容器、電感器、電阻器等的集成電路器件(未示出)的器件管芯。管芯38和連接件30之間的接合可以是焊料接合或者直接金屬-與-金屬(諸如銅-與-銅)接合。將底部填充劑32分配至管芯38和互連結構24之間的間隙內，並且使其固化。
參考圖3，將聚合物34模塑至管芯38和互連結構24的上面。在實施例中，聚合物34包括模塑料，並因此在下文中被稱為模塑料34，然而聚合物34也可以由諸如環氧樹月旨、模塑底部填充劑等的其他類型的聚合物底部填充劑形成。將模塑料34進一步填充至管芯38之間的間隙內，並且填充至溝槽36內。在固化模塑料34之後，可以對模塑料34實施研磨工藝以齊平模塑料34的頂面。結果是，模塑料34的頂面34A可以高於管芯38的頂面38A或者與頂面38A齊平。
在可選的實施例中，代替在單獨的步驟中施用底部填充劑32和模塑料34，其中底部填充劑32和模塑料34的每一次分配都伴隨著固化工藝，使用模塑底部填充劑替代底部填充劑32和模塑料34，並且在下文中被稱為模塑底部填充劑32/34。因此，模塑底部填充劑填充管芯38和互連結構24之間的間隙，並且也填充管芯38之間的間隙。在分配模塑底部填充劑32/34之後，實施固化工藝。
參考圖4，將圖3中的封裝件上下翻轉。然後去除襯底20。為了準確控制襯底20的去除，可以實施研磨工藝以去除襯底20的大部分，從而剩下襯底20的薄層。然後實施蝕刻工藝以去除剩餘的襯底20。在如圖4中所示的得到的結構中，暴露出介電層22。
圖5和圖6示出連接件40的形成。參考圖5，使介電層22圖案化以暴露出RDL28中的金屬焊盤，接下來，如圖6中所示，形成連接件40。在一些示例性實施例中，連接件40的形成可以包括在RDL28的暴露部分上設置焊球，然後回流焊球。在可選的實施例中，連接件40的形成包括實施電鍍步驟以在RDL28的暴露部分上形成焊料區，然後回流焊料區。連接件40也可以包括金屬柱，或者金屬柱和焊料蓋頂，其也可以通過電鍍形成。
在形成連接件40之後，可以實施管芯切割，從而形成封裝件44。每一個封裝件44包含互連結構22的一部分，以及接合在其上的管芯38。管芯切割的切口 43可以窄於溝槽36(參見圖1)。結果是，在切口 43的相對面上保留部分模塑料34。因而，互連結構24中的介電層26通過模塑料34的剩餘部分加以保護，該剩餘部分覆蓋介電層26的側壁。
圖7示出了封裝元件44在封裝元件46上的接合。在一些實施例中，封裝元件46包括封裝基板、印刷電路板(PCB)等等。連接件40可以將管芯38電連接至封裝元件46中的導電部件(未示出)。底部填充劑48可以施用於封裝件44和封裝元件46之間的間隙。
在圖7中的得到的結構中，模塑料34可以覆蓋互連結構24的側壁，也可以是介電層26的側壁。在一些實施例中，介電層22的邊緣22C可以與模塑料34的邊緣34B對準。介電層26的邊緣26A可以與模塑料34和介電層22各自的邊緣34B和邊緣22C不對準。此夕卜，在連接件30和連接件40之間，可以沒有襯底(包括半導體襯底)，並因此沒有穿透襯底通孔。
圖8至圖14示出根據一些示例性實施例形成封裝件的中間階段的剖視圖。除非另外說明，這些實施例中的元件的材料及形成方法與圖1至圖7中示出的實施例中通過相似參考標號表示的相似元件基本上相同。因而可以從圖1至圖7中示出的示例性實施例的論述中找到圖8至圖14中示出的實施例的形成細節。
圖8至圖14中的實施例與圖1至圖7中的實施例相似，除了沒有實施預切來形成互連結構24中的溝槽。下面提供了這些實施例的簡要論述。
參考圖8，在襯底20上形成介電層22，接著是形成互連結構24。互連結構24包括形成在介電層26中的RDL28。在形成互連結構24之後，沒有實施預切來切割互連結構24。參考圖9，通過連接件30將管芯38接合至互連結構24。因為沒有實施預切，如圖10中所示，在應用模塑料34之後，模塑料34沒有延伸至互連結構24中。
然後，例如通過研磨和蝕刻去除如圖10中的襯底20。圖11示出了得到的結構，在其中暴露出介電層22。然後使介電層22圖案化，如圖12中所示，從而暴露出部分RDL28。接下來，如圖13中所示，形成連接件40。然後將圖13中所示的結構切割成封裝件44。在其中介電層26包括低_k介電層的一些實施例中，採用雷射實施管芯切割以避免對低-k介電材料的損傷。在可選的實施例中，可以使用極光或刀片。
在圖14中，在封裝元件46上進一步接合得到的封裝件44，接著是應用和固化底部填充劑48。在得到的結構中，模塑料34具有與介電層26的邊緣26A和介電層22的邊緣22C都對準的邊緣34B。根據一些實施例，介電層22和介電層26可以由無機材料形成。此夕卜，在連接件30和連接件40之間，可以沒有襯底(包括半導體襯底)，以及沒有穿透襯底通孔。
根據實施例，如圖7和圖14中所示，去除在其上形成有互連結構的襯底。因此，不需要形成通孔。結果是，與包含有襯底和襯底中的通孔的封裝件相比，縮短了電流路徑。另一方面，雖然去除了襯底，但在封裝件的形成期間，可以採用矽後段工藝。因而降低互連結構的尺寸。
根據實施例，一種方法包括:在襯底上方形成介電層；在介電層上方形成互連結構；及接合管芯至互連結構。然而去除襯底，並且使介電層圖案化。在介電層的表面形成連接件，其中將連接件電連接至管芯。
根據其他實施例，一種方法包括:在襯底上形成介電層，及在介電層上方形成互連結構。互連結構包括至少一個介電層，及位於至少一個介電層中的再分布線。將多個管芯接合至互連結構。用聚合物模塑多個管芯，其中將聚合物填充至多個管芯之間的間隙內。研磨襯底以暴露出介電層。在研磨步驟之後，使介電層圖案化。在介電層的表面形成連接件，其中將連接件電連接至再分布線。
根據又一些實施例，一種器件包括:互連結構，該互連結構還包括:介電層，及與該介電層鄰接的多個介電層，其中該多個介電層全都不是由有機材料形成。該器件還包括:設置在該多個介電層中的多個再分布線；位於互連結構的第一面上的多個第一連接件，其中多個第一連接件與介電層接觸；及位於互連結構的第二面上的多個第二連接件並且電連接至多個第一連接件。第一面和第二面是相對面。在第一連接件和第二連接件之間不形成襯底和通孔。將封裝元件接合至多個第二連接件。聚合物模塑其中的封裝元件。
儘管已經詳細地描述了實施例及其優勢，但應該理解，可以在不背離所附權利要求限定的實施例的精神和範圍的情況下，進行各種改變、替換和更改。而且，本申請的範圍並不僅限於本說明書中描述的工藝、機器、製造、材料組分、裝置、方法和步驟的特定實施例。作為本領域普通技術人員根據本發明應很容易理解，根據本發明可以利用現有的或今後開發的用於執行與本文所述相應實施例基本上相同的功能或者獲得基本上相同的結果的工藝、機器、製造、材料組分、裝置、方法或步驟。因此，所附權利要求預期在其範圍內包括這樣的工藝、機器、製造、材料組分、裝置、方法或步驟。此外，每條權利要求構成單獨的實施例，並且多個權利要求和實施例的組合在本發明的範圍內。
權利要求
1.一種方法，包括: 在襯底上方形成介電層； 在所述介電層上方形成互連結構； 接合管芯至所述互連結構； 去除所述襯底； 使所述介電層圖案化；以及 在所述介電層的表面形成連接件，其中，將所述連接件電連接至所述管芯。
2.根據權利要求1所述的方法，其中，所述襯底包括矽襯底。
3.根據權利要求1所述的方法，還包括: 在接合所述管芯的步驟之後，在所述管芯上模塑聚合物，其中，所述聚合物與所述管芯的邊緣接觸。
4.根據權利要求3所述的方法，還包括: 在形成所述互連結構的步驟之後和在模塑所述聚合物的步驟之前，對所述互連結構實施預切以形成溝槽，其中，所述溝槽延伸至所述互連結構內。
5.一種方法，包括: 在襯底上形成介電層； 在所述介電層上方形成互連結構，其中，所述互連結構包括: 至少一個介電層；以及 再分布線，位於所述至少一個介電層中； 接合多個管芯至所述互連結構； 用聚合物模塑所述多 個管芯，其中，將所述聚合物填充至所述多個管芯之間的間隙內； 研磨所述襯底以暴露出所述介電層； 在所述研磨步驟之後，使所述介電層圖案化；以及 在所述介電層的表面形成互連件，其中，將所述互連件電連接至所述再分布線。
6.根據權利要求5所述的方法，其中，所述襯底是矽襯底。
7.根據權利要求5所述的方法，其中，形成所述互連結構的步驟包括鑲嵌工藝。
8.一種器件，包括: 互連結構，所述互連結構包括: 介電層； 多個介電層，鄰接所述介電層，其中，所述多個介電層都不是由有機材料形成；以及 多個再分布線，設置在所述多個介電層中； 多個第一連接件，位於所述互連結構的第一面上，其中，所述多個第一連接件與所述介電層接觸； 多個第二連接件，位於所述互連結構的第二面上並且電連接至所述多個第一連接件，其中，所述第一面和所述第二面是相對面，並且其中，在所述第一連接件和所述第二連接件之間不形成襯底和通孔； 封裝元件，接合至所述多個第二連接件；以及 聚合物，將所述封裝元件模塑在其中。
9.根據權利要求8所述的器件，其中，所述介電層包括與所述聚合物的邊緣對準的邊緣，其中，所述多個介電層不包括任何與所述介電層的所述邊緣對準的邊緣，並且其中，所述多個介電層的邊緣與所述聚合物接觸。
10.根據權利要求8所述的器件，其中，所述多個第一連接件包括焊料區，所述焊料區延伸至所述 介電層內。
全文摘要
一種封裝件及其形成方法，包括在襯底上方形成介電層；在介電層上方形成互連結構；以及接合管芯至互連結構。然後去除襯底，並且使介電層圖案化。在介電層的表面形成連接件，其中將連接件電連接至管芯。本發明還提供了一種封裝件。
文檔編號H01L21/768GK103199055SQ20121021375
公開日2013年7月10日 申請日期2012年6月25日 優先權日2012年1月6日
發明者施應慶, 盧思維, 林俊成 申請人:臺灣積體電路製造股份有限公司