與cmos單片集成的光子器件的製作方法

2023-05-11 12:49:56 2

專利名稱：：與cmos單片集成的光子器件的製作方法
背景技術：
：本發明一般涉及從半導體結的光發射，且具體地，當這些結操作在雪崩模式下，作為雪崩發光二極體(ALED)的有源區時，由此能夠產生從間接帶隙材料中的發光。其涉及適合於ALED與亞-微米和亞-100nmCMOS技術的單片集成，形成「發光元件」(下文稱為LIXEL)的器件層和版圖設計的設計以及製作方法。LIXEL可以在體矽襯底上，厚膜絕緣體上矽(SOI)襯底上，或者超薄膜SOI襯底上，以及體鍺襯底上或者超薄膜絕緣體上鍺(GOI)襯底上實現。薄膜GOI襯底是用於亞-45nmCMOS技術中的好的候選。在半導體技術早期，注意到操作在雪崩模式下的矽結會發射白光。事實上，光發射好像發生在一個大的電磁波譜區域裡，從長波紅外(LWIR)到紫外(UV)。如此寬的光子能量間隔表明有不同的物理機制(具有不同的機率和效率)對光子發射起作用。關於這個題目的最近綜述可以參閱N.Akil，S.E.Kerns，D.V.Kerns，Jr.，A.Hoffmann，J.-P.Charles，「AMultimechanismModelforPhotonGenerationbySiliconJunctionsinAvalancheBreakdown」，IEEETrans.OnElect.Dev.，第46卷，第5期，1999年5月，1022-1028頁，和M.delaBardonnie，D.Jiang，S.E.Kerns，D.V.Kerns，Jr.，P.Mialhe，J.-P.Charles，A.Hoffman，「OntheAgingofAvalancheLightEmissionfromSiliconJunctions」，IEEETrans.onElect.Dev.，第46卷，第6期，1999年6月，第1234-1239頁。據認為這些機制中的一些是(1)帶間躍遷，發生在(1a)超熱(hot)電子和熱(thermal)空穴之間(1b)超熱空穴和熱電子之間，(1c)超熱電子和超熱空穴之間；(2)帶內躍遷，發生在(2a)導帶內，以及/或者(2b)價帶內；(3)因離化雜質對超熱載流子的散射而產生的Brehmstrahlung。儘管自20世紀50年代以來存在豐富的實驗證據表明矽能夠發光，但效率一直非常低跨帶隙的107次複合中大概只有1次可以發光。這種低效率與矽的能帶結構細節(即在1.1eV的最小帶隙是間接的)器件設計/形狀，以及工藝結構緊密相關。傳統的雪崩發光器件是通過向體襯底中離子注入以製作橫向或者豎向pn結來製造。在任一情況下，發光位置都離襯底表面幾百納米，結果能量大於襯底最小帶隙的光子被吸收，由此嚴重降低了外部功率效率。由於上述所有原因，能帶結構，器件設計，以及工藝結構，不可能利用操作在雪崩模式下的矽結的光發射用於實際應用。另一方面，傳統的CMOS技術不適合為了調節pn結帶隙而集成其它半導體材料。由於這個原因，有效發光器件與CMOS的完全單片集成一直是不可能的。本發明基於WO2002/33755和WO2004/027879中所公開的器件和工藝結構，以及共同待決申請中公開的新版圖設計，提出一種能將ALED與先進CMOS(包括亞-100nm技術)單片集成的新製造方法，器件層，以及版圖設計，其中光發射區可以由不同於半導體襯底(例如矽或者鍺)的材料製成。本發明還公開了為提高光發射效率目的而優化的摻雜和異質結分布，以及為光發射在一定的波長範圍內(即1.3微米至1.55微米範圍內)的目的而優化的分布。在一個示例性的實施中，相對於考慮的CMOS技術所需要的掩模數，ALED與先進CMOS技術的單片集成只需要三個附加掩模。已經實驗證明，WO2002/33755和WO2004/027879中描述的具有共同待決申請中所述版圖設計之一的雪崩光二極體，在特定的操作條件下的確可以發光。發明簡述本發明的一個目的是用於製作與亞-微米和亞-100nmCMOS技術兼容並且提高通過雪崩結髮光的內在和外在效率的光子器件的新工藝結構。1.襯底可以是體Si或者SOI，體Ge或者GOI，(體矽或者絕緣體上的)SiGe虛擬襯底，等等。所採用的襯底類型與器件要與之單片集成的CMOS技術的要求有關。2.對於體襯底上的澱積膜，加速區(高電場區)可以處在襯底內部。在這種情形中，澱積膜可以只包括碰撞離化區，或者其還可以包括「能量過濾」區。3.在澱積膜中，所設計的使碰撞離化最大的區域可以具有n型或者p型導電性。4.對於澱積在薄膜或者超薄膜SOI或者GOI襯底上的膜，可以為正面光發射，或者背面光發射，或者為它們二者，優化澱積膜的摻雜和異質結分布。5.對於澱積在薄膜或者超薄膜SOI或者GOI襯底上的膜產生的正面光發射，這些膜包括「加速區」，可選包括能量過濾區，該區域中發生光發射，其同時是一個電極。6.對於澱積在薄膜或者超薄膜SOI或者GOI襯底上的膜產生的背面光發射，這些膜包括可選的能量過濾區，加速區和與其中發生光發射的電極相對的電極。7.對於澱積在薄膜或者超薄膜SOI或者GOI襯底上的膜產生的正面光發射，這些膜包括加速區和頂電極。頂電極和底電極必須適合於光發射，且加速區必須適合於其兩端上的光發射。可選的能量過濾區必須處在加速區的兩端或者僅在一端。8.無論採用何種襯底，加速區應該是單晶的，因為電荷載流子的遷移率應該儘可能高。9.無論採用何種襯底，其中發生光發射的區域應該儘可能薄，以使通過側壁的橫向光發射最小。10.可以對其中發生光發射的區域進行能帶調節，使得發出的光的光子能量可以低於襯底中帶間吸收的閾值。本發明的另一個目的是與亞-微米和亞-100nmCMOS技術兼容的新器件結構，這些技術可提高通過雪崩結的光發射的內在和外在效率。1.發生雪崩光發射的區域是澱積在有源區上的薄膜；2.電場和雪崩電流垂直於襯底表面；3.發生雪崩光發射的澱積膜可以是純淨材料，隨機合金或者短周期超晶格。4.可以調節光發射膜的澱積來形成贗晶膜，多晶膜，或者非晶膜。其還可以具有不同材料膜的組合。例如，贗晶然後多晶，或者贗晶然後非晶，或者贗晶然後多晶然後非晶。另外，也可以澱積晶體膜，然後採用合適的處理使其形成納米晶或者多孔。5.在澱積處理過程中，由於光發射中所涉及的一種或者多種物理機制，為了最大化一個或多個光發射過程的內在效率，可以對異質結和摻雜分布進行優化。6.可以優化一個或多個澱積膜的異質結和摻雜分布，以獲得特定波長範圍內的有效光發射。7.可以設計一個或多個澱積膜的異質結和摻雜分布，使得澱積膜只能用作碰撞離化位置。8.除了碰撞離化位置外，一個或多個澱積膜的異質結和摻雜分布還可以包括起作「能量過濾」作用的區域，即，只允許具有特定能量範圍的電荷載流子移動到發生碰撞離化(即雪崩)區域中的區域。9.除了碰撞離化位置外，澱積膜的異質結和摻雜分布還包括電荷載流子在其中加速的區域。10.除了碰撞離化位置外，澱積膜的異質結和摻雜分布還包括起作「能量過濾」的區域和電荷載流子在其中加速的區域。11.相同的器件，當偏壓高於擊穿電壓時發射光，而當偏壓低於擊穿電壓時可以作為雪崩光二極體。本發明的又一個目的是與亞-微米和亞-100nmCMOS技術兼容的新版圖設計結構，這些技術可提高通過雪崩結的光發射的內在和外在效率。1.對於BiCMOS工藝中與豎直雙極器件的的單片集成，典型為SiGe(或者SiGeC)BiCMOS工藝技術，光發射極的有源區可以是CMOS有源區或者雙極有源區。2.對於純CMOS工藝中的單片集成，有源區是標準的CMOS有源區。3.對於在體晶片上或者厚膜SOI晶片上與純CMOS工藝的單片集成，到光發射器件底電極上的導電通路可以通過阱注入來實現。3a.對於p型澱積膜，有源區是n型的，在p型襯底上。到n型有源區的導電通路通過n阱注入實現，其與包圍n型有源區的一部分淺溝槽隔離的兩側交迭。3b.對於n型澱積膜，有源區是p型的，在n型襯底上，或者p襯底技術上的三阱上的n阱上。到p型有源區的導電通路通過p阱注入實現，其與包圍p型有源區的淺溝槽隔離的兩側交迭。3c.對於n型有源區，n阱注入還可以與相鄰有源區上的N-MOSFET的源/漏區交迭，由此提供與開關元件耦合的非常緊湊的光發射器件的排列。3d.對於p型有源區，p阱注入還可以與相鄰有源區上的P-MOSFET的源/漏區交迭，由此提供與開關元件耦合的非常緊湊的光發射器件的排列。4.對於在薄膜SOI或者GOI襯底上與純CMOS工藝的單片集成，通過用隔離不完全包圍有源區來提供到底電極的橫向接觸。附圖簡述圖1A給出一個單片集成結構，顯示一個N-MOSFET連接在一個光子器件的底電極上，其中「加速」區是n型並且在體材料中，而p型外延層是其中通過碰撞離化發生光發射的區域。到底電極的接觸通過n阱注入製作在有源區的外側。圖1B給出與圖1A中所示不同的結構，其中，將「加速」區外延澱積在高n型摻雜的表面上。該「加速」區可以是未摻雜的或者低摻雜的。圖1C給出與圖1B中所示不同的結構，其中，將「加速」區外延澱積在高n型摻雜的表面上，可選的「能量過濾」區位於「加速」區和通過碰撞離化產生光發射的區域之間。該「加速」和「過濾」區可以是未摻雜的或者低摻雜的。圖2A給出一種製作在體襯底上的結構，其可以與CMOS單片集成或者可以不與其單片集成，顯示了一個光子器件和到頂電極以及底電極的接觸，其中，「加速」區是p型的並且在體材料中，而n型外延層是通過碰撞離化發生光發射的區域。到底電極的接觸通過p阱注入製作在有源區的外側。圖2B顯示了與圖2A中所示不同的結構，其中，將「加速」區外延澱積在高n型摻雜的表面上。該「加速」區可以是未摻雜的或者低摻雜的。圖2C顯示了與圖2B中所示不同的結構，其中，將「加速」區外延澱積在高n型摻雜的表面上，可選的「能量過濾」區位於「加速」區和其中通過碰撞離化發生光發射的區域之間。「加速」區和「過濾」區可以是未摻雜或者低摻雜的。圖3A給出一種用於正面光發射且沒有「過濾層」區的超薄膜SOI或者GOI襯底上的單片集成結構，顯示了一個N-MOSFET連接到一個光子器件的底電極上。「加速層」區可以是未摻雜的，可以將其直接澱積在n型有源區域上，然後澱積通過碰撞離化光發射的p型膜。圖3B給出一種用於正面光發射且具有「過濾器」區的超薄膜SOI或者GOI襯底上的單片集成結構，顯示了一個N-MOSFET連接到一個光子器件的底電極上。「加速層」區可以是未摻雜的，可以將其直接澱積在n型有源區域上，然後是「過濾層」層，並澱積通過碰撞離化光發射的p型膜。圖3C給出一種用於背面光發射且沒有「過濾層」區的超薄膜SOI或者GOI襯底上的單片集成結構，顯示了一個N-MOSFET連接到一個光子器件的底電極上。「加速層」區可以是未摻雜的，可以將其直接澱積在n型有源區域上，然後澱積通過碰撞離化光發射的p型膜。圖3D給出一種用於背面光發射且具有「過濾層」區的超薄膜SOI或者GOI襯底上的單片集成結構，顯示了一個N-MOSFET連接到一個光子器件的底電極上。「加速層」區可以是未摻雜的，可以將其直接澱積在n型有源區域上，然後是「過濾層」層，並澱積通過碰撞離化光發射的p型膜。圖4A給出一種用於正面光發射且沒有「過濾層」區的製作在超薄膜SOI或者GOI襯底上的結構，其可以與CMOS單片集成或者可以不與其單片集成，顯示了一個光子器件和到頂電極以及底電極的接觸。「加速層」區可以是未摻雜的，可以將其直接澱積在n型有源區域上，然後澱積通過碰撞離化光發射的p型膜。圖4B給出一種用於正面光發射且具有「過濾層」區的製作在超薄膜SOI或者GOI襯底上的結構，其可以與CMOS單片集成或者可以不與其單片集成，顯示了一個光子器件和到頂電極以及底電極的接觸。「加速器」區可以是未摻雜的，可以將其直接澱積在n型有源區域上，然後是「過濾器」層，並澱積通過碰撞離化光發射的p型膜。圖4C給出一種用於背面光發射且沒有「過濾層」區的製作在超薄膜SOI或者GOI襯底上的結構，其可以與CMOS單片集成或者可以不與其單片集成，顯示了一個光子器件和到頂電極以及底電極的接觸。「加速層」區可以是未摻雜的，可以將其直接澱積在n型有源區域上，然後澱積通過碰撞離化光發射的p型膜。圖4D給出一種用於背面光發射且具有「過濾層」區的製作在超薄膜SOI或者GOI襯底上的結構，其可以與CMOS單片集成或者可以不與其單片集成，顯示了一個光子器件和到頂電極以及底電極的接觸。「加速層」區可以是未摻雜的，可以將其直接澱積在n型有源區域上，然後是「過濾層」層，並澱積通過碰撞離化光發射的p型膜。圖5顯示了具有p型矽底電極未摻雜的矽「加速器」區以及被也為n型摻雜的薄矽層覆蓋的n型摻雜Ge層的器件的示例性定性能帶圖。圖6顯示了具有p型矽底電極未摻雜的矽「加速器」區以及被也為n型摻雜的薄矽層覆蓋的n型摻雜(SiC)-(GeC)超晶格層的器件的示例性定性能帶圖。圖7顯示了具有p型矽底電極未摻雜的SiGe或者SiGeC「加速器」區，以及被也為n型摻雜的薄矽層覆蓋的n型摻雜Ge層的器件的示例性定性能帶圖。在「加速器」區與n型摻雜光發射層的界面上存在導帶偏移。這個偏移可以用作能量過濾器，即只有動能(沿垂直於襯底的方向)大於這個勢壘的載流子才能到達n型摻雜層。該勢壘應該足夠薄，以使載流子可以跨過而不發生散射，但應足夠厚以防止隧穿。這個勢壘應該防止熱載流子到達n型摻雜層，由此抑制那些不會在n型摻雜層中引起碰撞離化的大部分電流。圖8顯示了正偏壓下，而非反向雪崩偏壓下器件的示例性定性能帶圖。這個器件表明，有了n型摻雜光發射器和中間層(此時不是真正的「加速器」層)處的導帶勢壘，其可以保持阻止電子往襯底移動，但會向n型層中注入電子。圖9的器件意味著具有直接帶隙的n型層，因為在該層中的複合發生在熱電子和熱空穴之間。圖9A至9H顯示了工藝流程#1的最相關的步驟/模塊。圖10A至10E顯示了工藝流程#2的最相關的步驟/模塊。圖11A至11F顯示了工藝流程#3的最相關的步驟/模塊。圖12A至12H顯示了工藝流程#4的最相關的步驟/模塊。發明詳述1.製作方法本發明採用WO2002/33755中公開的製作結構和工藝流程，其包括製造具有外延生長的有源層的雪崩光二極體(APD)，其與體CMOS器件單片集成。這種製作結構的基本優點是APD的一些有源層是外延澱積在CMOS有源區上，與MOSFET直接相鄰，由此產生與CMOS的非常緊湊的單片集成。因為有源層中的一些是澱積在矽表面(有源區)上的外延層，除了矽自身外，其可以具有與矽外延兼容的材料。與WO2002/33755和WO2004/027879相似，本發明的製作方法按照標準CMOS工藝進行直到形成矽化物層。理想地，外延澱積發生在已進行全部的高溫步驟之後，比如離子注入和源/漏CMOS結的退火，因此「澱積狀態」的異質結和摻雜分布不會因溫度導致的擴散和/或應變鬆弛而改變。在亞-100nmCMOS中，後續的處理步驟，比如矽化物形成，和所有的金屬化步驟，可以在低於外延生長所採用的溫度的溫度下進行。本發明的製作方法使得APD/ALED能與先進CMOS非常緊湊的單片集成，形成像素(Pixel)/Lixel的「有源矩陣」，其中，APD/ALED包括具有複雜摻雜和異質結分布設計(engineering)的外延生長的有源層。這使得可以製作具有深度調節的能帶結構的有源區，導致相對於襯底(矽或者鍺，或者弛豫的SiGe緩衝層)的大大提高的光電性能。必須強調的是，這種複雜的摻雜和異質結分布設計在沒有外延生長這些層的器件中是不可能的。WO2002/33755提供了在體襯底和厚膜SOI上的製作方法。WO2004/027879提供了在薄膜SOI或者GOI襯底上的製作方法，用於正面和/或者背面照射。本公開適合用於體襯底，厚膜和薄膜SOI或者GOI襯底。需要注意的是，最理想的光發射器件層也可以製作在沒有CMOS器件的襯底上，結果是工藝流程更簡單且成本更低。一些應用，比如固態照明(SSL)，不需要這些先進外延層和CMOS的單片集成。在該情形中，有三種選擇(1)製作單個的大的ALED/Lixel器件，(2)製作平行接觸的ALED/Lixel器件的2維陣列，(3)製作通過「無源矩陣尋址」單個接觸的ALED/Lixel器件的2維陣列。WO2002/33755中公開的工藝流程是這樣一個實例，其中假設，對於深亞微米(例如0.18微米)CMOS技術，在形成高摻雜的源/漏區之後進行的SiGeC層的外延澱積所需要的熱消耗是足夠低的。低溫外延澱積工藝(包括外延前表面的準備)已經被證實。然而，為了得到所需要的膜，生產中最常用的工藝仍然需要稍微更大的熱預算。如果外延澱積SiGeC膜的熱預算被認為太高，那麼可以將這個澱積步驟插入源/漏結形成之前。外延澱積SiGeC膜的熱預算隨時間而降低。對此和許多其它的工藝步驟，普遍認為存在朝向更低熱預算的趨勢。可以合理地認為，在不久的將來的某個時候，生產級設備和製法將與源/漏區形成之後的外延澱積步驟的插入相容。對於低於45nm的CMOS技術，將襯底從矽改變為鍺將進一步幫助降低熱預算，因為與非常穩定的氧化矽相比，鍺的自生氧化物非常容易被去除(其是水溶性的)。所以，希望鍺襯底/表面在不影響先前存在的摻雜/異質結分布的情況下，能夠進行多個外延澱積步驟。在下面描述的工藝流程中，「隔離模塊」可以是傳統的LOCOS或者STI技術，但STI是優選的。而且，「離子注入模塊」以及「矽化物模塊」涉及各自的傳統工藝模塊/步驟/製法。在下面的工藝流程中，沒有顯示材料摻雜和異質結分布的細節，因為它們對於工藝流程的描述是不需要的，並且因為如果這些層的細節改變，而工藝流程不變。下面是附圖中標註的層/材料的列表100-p型襯底101-有源102-STI103-p阱104-n阱105-p型摻雜區(105)，隔離相鄰的光二極體有源區106-n型摻雜有源區，用於APD/ALED的外延層107-MOSFET的柵絕緣層108-NMOSLDD109-高n型摻雜區，如NMOS源/漏區(HDD)110-薄膜SOI的場隔離111-柵電極112-氮化物間隔層113-深溝槽隔離(DTI)114-作為外延硬掩模的氮化物膜115-矽化物116-金屬前電介質117-外延澱積膜-有源區上的單晶材料118-外延澱積膜-場隔離區上的非晶/多晶材料119-向APD有源區內的N型注入120-SOI襯底的埋層氧化物121-SOI機械襯底126-光阻擋層127-紅色過濾層128-綠色過濾層129-藍色過濾層130-接觸131-金屬-1150-透明襯底151-N型矽襯底152-背面金屬化160-P型電極和光發射層161-N型電極光發射層162-用於正面光發射的加速區163-用於背面光發射的加速區164-用於正面光發射的過濾區165-用於背面光發射的過濾區166-P型電極167-N型電極示例工藝流程#1製備通過「有源矩陣尋址」單個接觸的多個ALED/Lixel器件，採用與CMOS器件單片集成的工藝流程製造在體襯底上。這個示例工藝流程在p襯底矽晶片上採用了雙阱工藝。下面描述的流程僅僅說明了最重要的工藝模塊。工藝模塊次序(圖9A至9H)「隔離模塊」「P阱注入模塊」「N阱注入模塊」(圖9A)「多柵模塊」(圖9B)「NMOSLDD注入模塊」「PMOSLDD注入模塊」「Lixel注入模塊」(圖9C)「氮化物間隔層模塊」「NMOSHDD注入模塊」「NMOSHDD注入模塊」(圖9D)「外延前模塊」(圖9E)A.澱積用作外延硬掩模的Si3N4；B.光刻限定出要生長外延膜的窗口；C.在要生長外延層的有源區上刻蝕開窗口；D.光刻膠剝離並清洗；「外延模塊」(圖9F)A.外延前清洗；B.外延生長具有優化摻雜和異質結分布的層。該外延生長可以是選擇性的或者非選擇性的。圖中顯示了非選擇性生長；C.光刻限定出需要去除的外延膜；D.刻蝕去除外延層，在下面的Si3N4膜上停止；E.光刻膠剝離並清洗；「矽化物模塊」(圖9G)用傳統的方法/製法形成矽化物A.澱積用作矽化物形成硬掩模的Si3N4；B.光刻限定出要形成矽化物的窗口；C.在將形成矽化物的有源區上刻蝕開窗口；D.光刻膠剝離並清洗；E.澱積(例如通過濺射)金屬膜；F.熱退火以形成矽化物G.去除(例如，選擇性溼法刻蝕)未反應的金屬；「金屬化模塊」(圖9H)所採用的金屬化技術可以與標準CMOS技術中所採用的相同。如果外延層的厚度超過了給定CMOS技術中的多晶矽柵的典型厚度，則在形成接觸和金屬-1線之前，可能需要對平整度進行一些精細調整。示例工藝流程#2製備通過「無源矩陣尋址」單個接觸的多個ALED/Lixel器件，採用比與CMOS器件單片集成所需要的流程簡單的工藝流程在體襯底上製造。這個示例工藝流程採用了p襯底矽晶片，並略去了許多製作標準CMOS器件所採用的步驟。工藝模塊次序(圖10A至10E)「隔離模塊」「離子注入模塊」(圖10A)這個模塊限定有待使用n型摻雜劑進行離子注入的位置。在優選實施方案中，有三個分別圖形化的離子注入步驟。-第一步注入是在CMOS工藝中的標準N阱注入，使有源區和隔離區交迭。-第二步是向有源區中的注入，將產生與在BiCMOS工藝中的高速HBT器件集極區中所採用的相似的摻雜程度。這第二步注入沿預定的區域與N阱注入交迭。-第三步注入沿預定的區域與N阱注入交迭，並在預定的表面區域上提供高的摻雜濃度。「外延前模塊」(圖10B)A.澱積有待用作外延硬掩模的Si3N4；B.光刻限定出要生長外延膜的窗口；C.在要生長外延層的有源區上刻蝕開窗口；D.光刻膠剝離並清洗；「外延模塊」(圖10C)A.外延前清洗；B.外延生長具有優化的摻雜和異質結分布的層。該外延生長可以是選擇性的或者非選擇性的。圖中顯示的是非選擇性生長；C.光刻限定出需要去除的外延膜；D.刻蝕去除外延層，在下面的Si3N4膜上停止；E.光刻膠剝離並清洗；「矽化物模塊」(圖10D)用傳統的方法/製法形成矽化物A.澱積在矽化物形成中用作硬掩模的Si3N4；B.光刻限定出要形成矽化物的窗口；C.在要形成矽化物的有源區上刻蝕開窗口；D.光刻膠剝離並清洗；E.澱積(例如通過濺射)金屬膜；F.熱退火形成矽化物G.去除(例如選擇性溼法刻蝕)未反應的金屬；「金屬化模塊」(圖10E)所採用的金屬化技術可以與標準CMOS技術中所採用的相同。如果外延層的厚度超過了給定的CMOS技術中的多晶矽柵的典型厚度，則在形成接觸和金屬-1線之前，可能需要對平整度進行一些精細調整。示例工藝流程#3製備全部同時平行接觸的多個ALED/Lixel器件，採用比與CMOS器件單片集成所需要的流程簡單的工藝流程在體襯底上製造。這個示例工藝流程採用了n襯底矽晶片，並略去了許多製作標準CMOS器件所採用的步驟。採用這個流程，到底電極的接觸通過襯底的背面形成，這是採用n型襯底的原因。工藝模塊次序(圖11A至11F)「隔離模塊」「離子注入模塊」(圖11A)採用n型襯底，到底電極的接觸通過(減薄的)晶片的背面製備，不需要N阱注入，也不需要在晶片表面附近產生高n型摻雜濃度的注入。-向有源區中注入，以產生與在BiCMOS工藝中的高速HBT器件集極區中所採用的相似的摻雜程度。為了在隔離區周圍留下較低摻雜的區域，該圖形化注入的掩模與有源區交迭。「外延前模塊」(圖11B)A.澱積有待用作外延硬掩模的Si3N4；B.光刻限定出要生長外延膜的窗口；C.在要生長外延層的有源區上刻蝕開窗口；D.光刻膠剝離並清洗；「外延模塊」(圖11C)A.外延前清洗；B.外延生長具有優化的摻雜和異質結分布的層。外延生長可以是選擇性的或者非選擇性的。圖中顯示的是非選擇性生長；C.光刻限定出需要去除的外延膜；D.刻蝕去除外延層，在下面的Si3N4膜上停止；E.光刻膠剝離並清洗；「矽化物模塊」(圖11D)用傳統的方法/製法形成矽化物A.澱積在矽化物形成中用作硬掩模的Si3N4；B.光刻限定出要形成矽化物的窗口；C.在要形成矽化物的有源區上刻蝕開窗口；D.光刻膠剝離並清洗；E.澱積(例如通過濺射)金屬膜；F.熱退火形成矽化物G.去除(例如選擇性溼法刻蝕)未反應的金屬；「金屬化模塊」(圖11E)所採用的金屬化技術可以與標準CMOS技術中所採用的相同。如果外延層的厚度超過了給定的CMOS技術中的多晶矽柵的典型厚度，則在形成接觸和金屬-1線之前，需要對平整度進行一些精細調整。在一個典型的應用中，金屬化模塊將只有一個金屬層。「背面模塊「(圖11F)在晶片背面澱積金屬(例如鋁)並退火，以形成製備在晶片正面上的到器件底電極上的接觸。在背面澱積金屬之前，要將晶片減薄以便使與製備在正面的結構之間的串聯電阻最小。示例工藝流程#4製備通過「有源矩陣尋址」單個接觸的多個ALED/Lixel器件，採用與CMOS器件單片集成的工藝流程在薄膜SOI(或者GOI)襯底上製造。下面描述的流程僅說明了最重要的工藝模塊。工藝模塊次序(圖12A至12H)「隔離模塊」(圖12A)「多柵模塊」和「NMOSS/D注入模塊」(圖12B)「外延前模塊」(圖12C)A.澱積有待用作外延硬掩模的Si3N4；B.光刻限定出要生長外延膜的窗口；C.在要生長外延層的有源區上刻蝕開窗口；D.光刻膠剝離並清洗；「外延模塊」(圖12D)A.外延前清洗；B.外延生長具有優化的摻雜和異質結分布的層。外延生長可以是選擇性的或者非選擇性的。圖中顯示的是非選擇性生長；C.光刻限定出需要去除的外延膜；D.刻蝕去除外延層，在下面的Si3N4膜上停止；E.光刻膠剝離並清洗；「矽化物模塊」(圖12E)用傳統的方法/製法形成矽化物A.澱積在矽化物製備中用作硬掩模的Si3N4；B.光刻限定出要形成矽化物的窗口；C.在要形成矽化物的有源區上刻蝕開窗口；D.光刻膠剝離並清洗；E.澱積(例如通過濺射)金屬膜；F.熱退火形成矽化物G.去除(例如選擇性溼法刻蝕)未反應的金屬；「金屬化模塊」(圖12F)所採用的金屬化技術可以與標準CMOS技術中所採用的相同。如果外延層的厚度超過了給定的CMOS技術中的多晶矽柵的典型厚度，則在形成接觸和金屬-1線之前，需要對平整度進行一些精細調整。可選的「背面處理模塊」(圖12G)在襯底正面上進行完所有的處理之後，一種選擇是去除襯底的背面。埋層氧化物為去除背面所應用的任何方法提供了掩模層。然後將經過完整處理的SOI(或者GOI)層進行如下之一的處理(1)直接鍵合到新襯底上，該新襯底可以是光透明的或者不透明的，並且可以是絕緣體或者導體；(2)在埋層氧化物新暴露的表面上進行處理，然後鍵合到新襯底上。在埋層氧化物的新暴露表面上進行處理可以用於如下目的(A)電連接製作在晶片正面上的結構；(B)製作另外的電學和/或電子和/或光學光電子器件。這些器件的實例可以是天線，豎直和/或水平的光學(半-)腔，表面等離子體激元-極化聲子(SPP)結構，例如「光漏鬥」(WO2004/027879)等。需要注意的是，在背面製作光學半腔可以與在正面製作半腔相容，可以在「外延模塊」之後，「矽化物模塊」之前立即進行。2.襯底和外延層的類型本發明的製造方法可以實現在不同的襯底材料(例如體矽或者鍺，厚膜SOI或者GOI，薄膜SOI或者GOI)以及不同的取向(100，111等)上。在不同材料和取向上生長的外延膜自然存在不同，結果光電性質不同，所以性能和功用也不同。正如S.Tanaka，G.C.Umbach，J.M.Blakely，R.M.Tromp，M.Mankos，「Fabricationofarraysoflargestep-freeregionsonSi(001)」，Appl.Phys.Lett，第69卷，第9期，第1235頁，1996年8月26日，以及D.Lee，J.Blakey，「Formationandstabilityoflargestep-freeareasonSi(001)andSi(111)」，Surf.Sci.，第445卷，第32頁，2000年所證實，已經證明矽襯底的圖形化區域可以進行處理得到單層的平整度；這是外延生長高質量的贗晶隨機合金和短周期超晶格的理想表面。產生單層平整的有源區所需要的處理與WO2002/33755和WO2004/027879中的工藝流程，以及共同待決申請中的版圖設計相兼容的，因此本公開的器件的光子有源層可以製作在這樣的表面上。與襯底的材料和取向無關，ALED需要來自以下有源層的特定功能第一個電極，「加速」區，可選的「能量過濾」區，以及「碰撞離化」或者「雪崩」區，其也可以是第二個電極。例如，對於製作在p襯底上的n阱上的器件，底電極是n型的，而頂電極是p型的。「加速」區和「能量過濾」區可以是未摻雜的。從這些要求立即可以推出，製作在薄膜SOI或者GOI上的器件必須使「加速」區成為外延疊層的一部分，而對於製作在體或者厚膜SOI襯底上的器件，載流子可以在襯底中加速。對於體或者厚膜SOI襯底，「加速」區也可以是外延生長的，這使得能夠通過仔細設計異質結分布進行能帶設計，這與用單一的均勻材料製作的「加速」區相比具有許多潛在的好處。電子和/或空穴的「能量過濾」區可以用超晶格製成，如J.Martorell，D.W.L.Sprung和G.V.Morozov，「Designofelectronbandpassfiltersforelectricallybiasedfinitesuperlattices」，Phys.Rev.B69，115309，2004中所示。就在形成「雪崩」區(頂電極)之前，在外延疊層中構建這些層的目的是將進入「雪崩」層的載流子流動限制到只有那些能量在特定範圍內的載流子。選擇能量範圍使其可以提供在「雪崩」區中產生輻射躍遷的最大機率。結果，能量在這個理想範圍之外的載流子流動被抑制，由此大大降低了總電流，因而降低了總功率損耗，所以顯著提高總功率效率。理想地，「能量過濾」區以這樣的方式起作用，可以通過它的每個單載流子會引起導致發射光子的碰撞離化事件。在這種情形中，間接帶隙材料的雪崩光發射效率將接近在直接帶隙材料中熱載流子複合的光發射效率。薄膜SOI或者GOI襯底允許設計背面發射能量大於襯底(例如矽或者鍺)帶隙的光子的ALED。埋層氧化物層對於去除矽或者鍺機械襯底是優異的掩模層，因而可以直接在埋層氧化物背面上進行處理，然後鍵合到透明襯底上。背面處理得到的許多可能之一是製作光學腔。這對於豎直腔發射器件是尤其有用的。傳統的諧振光學腔典型需要在光發射層的正面製作半腔，在背面製作另一個半腔。採用表面等離子體激元極化聲子(SPP)的較新概念(其需要製作圖形化的貴金屬薄膜，這與傳統的CMOS版圖設計和/或工藝不兼容)當在正面完成了所有與CMOS兼容的處理之後，可以方便的實施在這些襯底的背面上，如WO2004/027879所公開。圖1A給出一個單片集成結構，顯示一個N-MOSFET連接在一個光子器件的底電極上，其中「加速」區是n型並且在體材料中，而p型外延層是其中通過碰撞離化發生光發射的區域。到底電極的接觸通過n阱注入製作在有源區的外側。圖1B給出與圖1A中所示不同的結構，其中，將「加速」區外延澱積在高n型摻雜的表面上。該「加速」區可以是未摻雜的或者低摻雜的。圖1C給出與圖1B中所示不同的結構，其中，將「加速」區外延澱積在高n型摻雜的表面上，可選的「能量過濾」區位於「加速」區和通過碰撞離化產生光發射的區域之間。該「加速」和「過濾」區可以是未摻雜的或者低摻雜的。圖2A給出一種製作在體襯底上的結構，其可以與CMOS單片集成或者可以不與其單片集成，顯示了一個光子器件和到頂電極以及底電極的接觸，其中，「加速」區是p型的並且在體材料中，而n型外延層是通過碰撞離化發生光發射的區域。到底電極的接觸通過p阱注入製作在有源區的外側。圖2B顯示了與圖2A中所示不同的結構，其中，將「加速」區外延澱積在高n型摻雜的表面上。該「加速」區可以是未摻雜的或者低摻雜的。圖2C顯示了與圖2B中所示不同的結構，其中，將「加速」區外延澱積在高n型摻雜的表面上，可選的「能量過濾」區位於「加速」區和其中通過碰撞離化發生光發射的區域之間。「加速」區和「過濾」區可以是未摻雜或者低摻雜的。圖3A給出一種用於正面光發射且沒有「過濾層」區的超薄膜SOI或者GOI襯底上的單片集成結構，顯示了一個N-MOSFET連接到一個光子器件的底電極上。「加速層」區可以是未摻雜的，可以將其直接澱積在n型有源區域上，然後澱積通過碰撞離化光發射的p型膜。圖3B給出一種用於正面光發射且具有「過濾器」區的超薄膜SOI或者GOI襯底上的單片集成結構，顯示了一個N-MOSFET連接到一個光子器件的底電極上。「加速層」區可以是未摻雜的，可以將其直接澱積在n型有源區域上，然後是「過濾層」層，並澱積通過碰撞離化光發射的p型膜。圖3C給出一種用於背面光發射且沒有「過濾層」區的超薄膜SOI或者GOI襯底上的單片集成結構，顯示了一個N-MOSFET連接到一個光子器件的底電極上。「加速層」區可以是未摻雜的，可以將其直接澱積在n型有源區域上，然後澱積通過碰撞離化光發射的p型膜。圖3D給出一種用於背面光發射且具有「過濾層」區的超薄膜SOI或者GOI襯底上的單片集成結構，顯示了一個N-MOSFET連接到一個光子器件的底電極上。「加速層」區可以是未摻雜的，可以將其直接澱積在n型有源區域上，然後是「過濾層」層，並澱積通過碰撞離化光發射的p型膜。圖4A給出一種用於正面光發射且沒有「過濾層」區的製作在超薄膜SOI或者GOI襯底上的結構，其可以與CMOS單片集成或者可以不與其單片集成，顯示了一個光子器件和到頂電極以及底電極的接觸。「加速層」區可以是未摻雜的，可以將其直接澱積在n型有源區域上，然後澱積通過碰撞離化光發射的p型膜。圖4B給出一種用於正面光發射且具有「過濾層」區的製作在超薄膜SOI或者GOI襯底上的結構，其可以與CMOS單片集成或者可以不與其單片集成，顯示了一個光子器件和到頂電極以及底電極的接觸。「加速器」區可以是未摻雜的，可以將其直接澱積在n型有源區域上，然後是「過濾器」層，並澱積通過碰撞離化光發射的p型膜。圖4C給出一種用於背面光發射且沒有「過濾層」區的製作在超薄膜SOI或者GOI襯底上的結構，其可以與CMOS單片集成或者可以不與其單片集成，顯示了一個光子器件和到頂電極以及底電極的接觸。「加速層」區可以是未摻雜的，可以將其直接澱積在n型有源區域上，然後澱積通過碰撞離化光發射的p型膜。圖4D給出一種用於背面光發射且具有「過濾層」區的製作在超薄膜SOI或者GOI襯底上的結構，其可以與CMOS單片集成或者可以不與其單片集成，顯示了一個光子器件和到頂電極以及底電極的接觸。「加速層」區可以是未摻雜的，可以將其直接澱積在n型有源區域上，然後是「過濾層」層，並澱積通過碰撞離化光發射的p型膜。3.器件「有源層」如正面部分所述，存在多組「有源層」。底電極，「加速」區，可選的「能量過濾」區，以及「雪崩」區，這是其中通過碰撞離化發生光發射的區域，其可以同時是頂電極。熱載流子是在「加速」區中得到可在相鄰的「雪崩」區中成功引起碰撞離化所必需的能量的。在「加速」區中從電場獲得能量的能力依賴於在這個區中的電子和/或空穴的遷移率遷移率越高，獲得引起碰撞離化所需的能量水平的載流子的數目就越多。所以，「加速」區是未摻雜的或者低摻雜的單晶區是非常有利的。加速區可以設計成體晶片襯底或者厚膜SOI襯底的一部分，或者可以外延生長在任何類型的襯底上體襯底，厚膜SOI，或者薄膜SOI或GOI。對於外延生長的「加速」區，其還可以具有複雜的異質結和/或摻雜分布以提高性能和/或功用。如果靠超晶格實現，則可選的「能量過濾」區需要是在單層水平上具有異質結設計的單晶外延膜。因此無論襯底類型如何，這組可選的器件層必須是外延生長的。在優選的實現中，「雪崩」區也是具有複雜異質結和摻雜分布的單晶膜。然而，其還可以是下面列出的任何材料的非贗晶膜(合金和/或超晶格)，比如多晶，納米晶，非晶或者多孔的，並且其可以形成於矽或者鍺襯底上。本公開下面的子部分提供關於可用作光發射層的不同種類的材料/層的更詳細的信息。3.1在Si襯底上的只用IV族元素(C，Si，Ge，Sn)的外延層由於前面提到的原因，與現有技術的CMOS技術單片集成的示例性的實現是直接將贗晶Si1-xGex，和/或Si1-yCy，和/或Si1-x-yGexCy，和/或Ge1-xCx的隨機合金和/或超晶格應變(strain)至矽襯底，該矽襯底具有任何更相關的晶向，如(100)，(111)或(311)。將贗晶Si1-xGex，和/或Si1-yCy，和/或Si1-x-yGexCy，和/或Ge1-zCz的隨機合金和/或超晶格應變到Si襯底的集成，以及將它們結合到在這些膜/材料中因雪崩產生光發射的器件設計中，使得性能和功用的增加比在純矽器件上的輕微改良要顯著得多。性能上質變(比如輻射躍遷效率提高，以及通過選擇優選波長範圍帶來的功用)的原因與矽和鍺能帶結構之間的性質差異以及它們結合成隨機合金和超晶格有關。儘管在矽中，間接帶隙(1.1eV)和最低直接帶隙(3.2eV)之間的差異是2.1eV，而在鍺中，間接帶隙(0.66eV)和最小直接帶隙(0.8eV)之間的差異只有0.14eV。對於鍺，僅需要為L能谷(沿111方向)中的熱電子增加0.14eV的動能就能使它們移動到Г能谷中，因此可以產生高效的直接輻射躍遷，發射出1.55微米波長(0.8eV)的光子。所以，由鍺而不是矽製成的發生雪崩光發射的區域仍然具有間接帶隙，但光電帶間躍遷的結果要比簡單考慮矽間接帶隙的物理圖像並將其從1.1eV減小到0.66eV要複雜的多。對於採用現有技術的SiGe和/或SiGeC隨機合金的組合物，能帶結構與矽的非常相似，包括在間接和最小直接帶隙之間的大的差異。然而，在SiGe/Si超晶格中不是這樣，其中的「區摺疊」從根本上改變了沿超晶格生長軸方向的能帶結構，如M.J.Shaw和M.Jaros「FundamentalPhysicsofStrainedlayerGeSiQuoVadis」，第4章「GermaniumSiliconPhysicsandMaterials」，第56卷，AcademicPress，1999中所解釋的。為光探測和發射的目的，已經對應變和超晶格周期對能帶結構的影響進行了理論和實驗上的研究。最有希望的超晶格中的一些好像是應變至弛豫Si0.5Ge0.5隨機合金虛擬襯底上的Si5-Ge5。這種特殊的超晶格由於需要虛擬襯底而不適合與CMOS單片集成。其它可產生相似的直接帶隙結構的超晶格設計可以直接形成在矽襯底上。一種這樣的超晶格由具有大的碳百分數的Si1-yCy隨機合金的5個單層與純Ge或者Ge1-zCz隨機合金的5個單層交替構成。Ge1-zCz層中的碳含量可以根據所要實現的目的而改變。M.Todd，J.Kouvetakis，D.J.Smith，「Synthesisandcharacterizationofheteroepitaxialdiamond-structuredGe1-xCx(x＝1.5-5.0％)alloysusingchemicalvapordeposition」，Appl.Phys.Lett.，第68卷，第17期，1996年4月22日，第2407-2409頁中闡述了應變至Si的Ge1-zCz合金，比這種超晶格所需要的，具有高得多的碳含量，大得多的厚度。碳對應變到矽晶格上的鍺的能帶結構的影響還沒有得到很好的表徵。下文所述假定往純鍺膜中加入少量的碳不會導致鍺膜能帶結構的質變，也不會導致其大的量變。還假設非常小量的碳可以增加應變到任何技術相關晶向的矽襯底上的近似純鍺層的臨界厚度。估算表明純Ge在Si(100)上的臨界厚度是1.2nm。向Ge層中加入少量的碳可以提高它的臨界厚度，並使得可以製備具有更大數目Ge單層(實際上是Ge1-zCz)超晶格。根據(Si1-yCy)5-(Ge1-zCz)5超晶格中兩種成分的碳含量，可以應變補償整個疊層。可以使(Si1-yCy)5層中的壓應變甚至大於(Ge1-zCz)5層中的張應變。為了具有準直接帶隙微帶，希望在富矽層的導帶中存在劈裂-參見例如F.Cerdeira「OpticalProperties」，第5章，第231頁「GermaniumSiliconPhysicsandMaterials」，第56卷，AcademicPress，1999。Si張應變層可以通過在弛豫SiGe緩衝層(虛擬襯底)上生長矽來實現，或者通過向應變至在Si襯底的Si1-yCy層中加入碳來實現，如在K.Eberl，K.Brunner，O.G.Schmidt，「Si1-yCyandSi1-x-yGexCyAlloyLayers」第8章「GermaniumSiliconPhysicsandMaterials」，第56卷，AcademicPress，1999中所闡釋。參見同一本書中的圖2(第389頁)和13(第403頁)。圖16(第406頁)和17(第407頁)顯示了應變至Si的Si1-yCy的帶邊和帶隙。在應變至弛豫Si0.5Ge0.5隨機合金虛擬襯底上的Si5-Ge5超晶格中，由張應變引起劈裂，使得4個面內的Δ能谷(Δ∥)上升(相對於體襯底)，留下2個未變的沿超晶格生長方向的Δ能谷(Δ⊥)。在應變至矽晶格的(Si1-yCy)5-(Ge1-zCz)5超晶格中，在該膜中存在的碳所導致的壓應變在富矽層中引起導帶劈裂。壓應變引起沿超晶格生長方向的2個Δ能谷(Δ⊥)相對於體襯底和4個面內的Δ能谷(Δ∥)下降。(Si1-yCy)5-(Ge1-zCz)5超晶格可能具有非常大的「振蕩強度」，這與應變至弛豫Si0.5Ge0.5隨機合金的Si5-Ge5的相似。這種(Si1-yCy)5-(Ge1-zCz)5超晶格不必進行應變補償，如果對其進行應變補償，則它的總厚度將不受應變限制。理論預測這種SL的價帶頂來源於體Ge的Г點態。所以用Ge1-zCz代替純Ge可以增大SL的帶隙，因為Ge層中應變的減小會在價帶中產生相對於體Si的更小的偏移。因此，有好的理由預期應變至矽襯底的(Ge1-zCz)m-(Si1-yCy)n超晶格(例如m＝n＝5)，應產生準直接帶隙，具有大的振蕩強度。富Si層中的碳含量控制著SL的導帶邊，而富Ge層中的碳含量控制著SL的價帶邊。因此，通過調節SL兩個層中的碳含量，可以對SL層進行帶隙設計。SL的導帶邊在生長方向上低於橫向上，這對電子輸運具有重要影響導帶邊(勢能)在垂直於襯底的方向上比平行於襯底的方向上低。這種各向異性可能對散射現象(比如碰撞離化，特別是對產生的電子-空穴對的速率角分布)具有非常重要影響。在這些材料任一種之中的跨直接帶隙複合的機率可以通過在這些層中重n型摻雜來進一步提高。一個原因是導帶中的最低能態被來自重摻雜的電子佔據，從而將費米能級推嚮導帶的直接帶隙邊。這與其中所述的直接帶隙比最低的間接帶隙大不太多的間接帶隙膜/材料特別相關，比如鍺以及含Si，Ge，C的超晶格，其中，準直接帶隙只略大於最低的間接帶隙。可以通過加入多種雜質來得到最高水平的原位摻雜，而不是通常所用的僅一種。例如，外延Si，SiGe，SiGeC，Ge膜的工藝可以採用帶有三種常用n型摻雜劑P，As，Sb的氣體。非常重的摻雜意味著晶格中存在相當大百分數的外來原子。鍺原子濃度為4.42×1022cm-3。例如，摻雜濃度為5×1020cm-3，表示晶格中的這些原子超過1％。要記住的是，在許多SiGeC膜中，碳濃度低於1％，但在這些膜中，仍然存在來自碳的重要的化學和應變影響。重摻雜的另一個結果是「帶隙變窄」(BGN)。這種效果對於特定的器件比如太陽能電池是有害的，但對於本發明中的器件是有利的。在傳統的同質結或者異質結帶間發光二極體中，輻射複合發生在分隔分別起空穴和電子注入作用的p型和n型區的區域中。在同質結器件中，這個區域僅僅是耗盡區。在異質結器件中，選擇這個區域使其具有較窄的帶隙，並相對於p型和n型摻雜區具有II型排布，由此限制電子和空穴。在本發明中，一些實現脫離了這種傳統的器件結構，並且其中發生輻射複合的區域是重n型摻雜區。圖5，6，7，8顯示了器件的層分布，其中摻雜和異質結的分布使得通過碰撞離化的光發射發生在重n型摻雜區中。圖5顯示了一種器件的定性能帶圖，該器件具有p型矽底電極，未摻雜的矽「加速層」區，以及被同樣為n型摻雜的薄矽層覆蓋的n型摻雜的Ge層。圖6顯示了一種器件的定性能帶圖，該器件具有p型矽底電極，未摻雜的矽「加速層」區，以及被同樣為n型摻雜的薄矽層覆蓋的n型摻雜的(SiC)-(GeC)超晶格層。圖7顯示了一種器件的定性能帶圖，該器件具有p型矽底電極，未摻雜的SiGe或者SiGeC「加速層」區，以及被同樣為n型摻雜的薄矽層覆蓋的n型摻雜的Ge層。在「加速層」區和n型摻雜發光層的界面上存在導帶偏移。這個偏移可以用作能量過濾，此時，只有動能(沿著垂直於襯底的方向)大於這個勢壘的載流子才能到達n型摻雜層。該勢壘應足夠薄，以使跨過其的載流子不發生散射，但應足夠厚，以防止隧穿。這個勢壘應該防止熱載流子到達n型摻雜層，並因此抑制在n型摻雜層中不會引起碰撞離化的電流的大部分。在圖5，6和7的器件中，將自由空穴注入到重n型摻雜區中，由碰撞離化在n型區中產生電子-空穴對。這需要存在載流子可以在其中從電場得到能量的「加速」區。由於在矽和鍺中，電子遷移率比空穴遷移率高得多，將器件設計成其中的碰撞離化由超熱電子引起而非由超熱空穴引起是有利的。所以，應該設計器件使得通過超熱電子的雪崩來產生光發射。而在超晶格中，加速區可能不是這樣，通過超熱空穴的碰撞離化產生光發射可能更有利。圖8顯示了一種器件在正偏壓，而非反向雪崩偏壓下的定性能帶圖。這個器件表明，在n型摻雜光發射極和中間層(此時其不是真正的「加速層」)之間存在導帶勢壘，可以防止電子向襯底移動，但會向n型層中注入電子。圖8中的器件應具有直接帶隙n型層，因為該層中的複合發生在熱電子和熱空穴之間。3.2Si襯底上的採用純Ge和/或Ge1-zCz隨機合金的實施通過非常重的n型摻雜，費米能級可以處在恰好高於最低導帶邊的位置，這使得鍺的導帶L能谷中的較低能態被完全佔據。費米能級在鍺導帶中越深，使Г能谷底部的電子數增加所需要的能量就越小。通過足夠高的n型摻雜，可以使費米能級高於Г能谷底部。此時，即使通過熱電子也可以發生跨帶隙的直接光電躍遷，假定可以得到自由空穴來與這些電子複合。3.3Si襯底上的採用(Si1-yCy)m-(Ge1-zCz)n超晶格的實施重n型摻雜效應還可以用在(Si1-yCy)5-(Ge1-zCz)5超晶格微帶中按照用於純Ge膜的相同方式。如果最低帶間躍遷是間接的，而直接躍遷在非常短的距離(能量上)內，那麼採用重n型摻雜可以將這種差異部分或者全部去除(bridge)，即費米能級可以處在非常接近或者甚至高於微導帶Г能谷的位置，如此，Г能谷可以實現熱電子數增加。輻射複合導致能量對應於價帶頂和處於導帶中的費米能級之差的光子發射。如此高濃度的雜質會導致能帶混合和電荷載流子散射的增加，這對於提高跨微帶帶隙的直接躍遷的振蕩強度是有利的。3.4Si襯底上的採用Si2Sn2C和/或Ge3SnC的實施如上所述，這些隨機合金具有直接帶隙，所以不需要有源區的重n型摻雜，也不需要雪崩以使電子到Г能谷中使得可能產生有效輻射複合。P.Zhang，V.H.Crespi，E.Chang，S.G.Louie，M.L.Cohen，「Theoryofmetastablegroup-IValloysfromCVDprecursors」，Phys.Rev.B，第64卷，第235201頁，2001中提供了關於這些材料的信息；由此希望可以將它們結合到光發射和光探測器件中，包括APD和ALED，並且如本發明所公開的可以與亞-100nmCMOS單片集成。它們的帶隙是直接的，並且與矽相比是小的(Si2Sn2C為0.625eV，Ge3SnC為0.312eV)，由此開闢了中波長紅外(MWIR)探測的可能。還可以將這兩種材料結合成超晶格，帶隙在0.312eV和0.625eV之間連續變化。另外，還可以製成Si2Sn2C(和/或Ge3SnC)與Si，SiGe，SiGeC等的超晶格。此種情況下，這些材料的能帶結構是未知的。3.5採用非晶Si，Ge，SiGe光發射層的實施這種方法嘗試將作為加速區(其中遷移率關鍵)以及雪崩區(其中不需要高的遷移率)的晶體矽的最好的可能方面結合起來。實際上，具有大的碰撞離化機率，因而具有大的散射機率，是有用的，其對非單晶材料典型，並且通過重摻雜對其有所幫助。如前所述，通過碰撞離化發生光發射的層可以不是單晶的，而是薄膜，例如小於20nm的非常矽，或非晶鍺，或者非晶SiGe。這些非晶層應該是重摻雜的，以使散射和碰撞離化的機率最大。在下層晶體CMOS層中加速的載流子當進入這些重摻雜的非晶層時將發生碰撞離化。非晶層是引人關注的，因為它們的厚度不受應變限制，並且因為非晶層相對於相同材料的單晶形式具有改進的能帶結構例如非晶矽具有的直接帶隙比晶體矽的略大。3.6矽襯底上的採用非IV族元素的器件如前所述，存在一些已經外延生長在矽上但不是由IV族成分製成的直接帶隙的材料CuIn1-xGaxS2，其帶隙隨Ga含量從1.5eV(x＝0)線性變化到2.5eV(x＝1)，如H.Metzner，J.Cieslak，J.Eberhardt，Th.Hahn，M.Müller，U.Kaiser，A.Chuvilin，U.Reislhner，和W.Witthuhn，R.Goldhahn和F.Hudert，J.Kruβlich，「EpitaxialCuIn1-xGaxS2onSi(111)Aperfectlylattice-matchedsystemforx≈0.5」，Appl.Phys.Lett.，第83卷，第8期，2003年8月25日，第1563-1565頁中所述；以及SiCAlN，其帶隙為3.2eV，如JohnTolle，R.Roucka，P.A.Crozier，A.V.G.Chizmeshya，I.S.T.Tsong和J.Kouvetakis，「GrowthofSiCAlNonSi(111)viaacrystallineoxideinterface」，Appl.Phys.Lett.，第81卷，第12期，2002年9月16日，第2181-2183中所述。ReinerRudolph，ChristianPettenkofer，AaronA.Bostwick，JonathanA.Adams，FumioOhuchi，MarjorieA.Olmstead，BengtJaeckel，AndreasKlein和WolframJaegermann，「ElectronicstructureoftheSi(111)GaSevanderWaals-likesurfacetermination」，NewJournalofPhysics7(2005)108中已經實驗證明GaSe是外延相容的，並且與Si(111)具有一個界面，其中在矽帶隙中沒有能級。J.A.Adams，A.Bostwick，T.Ohta，FumioS.Ohuchi和MarjorieA.Olmstead，「HeterointerfaceformationofaluminumselenidewithsiliconElectronicandatomicstructureofSi(111)AlSe」，Phys.Rev.B71，1953082005中發現，這對AlSe同樣是正確的。這兩種材料具有的帶隙都比矽大，因此可以對發射波長進行調節。鐵矽化物(β-FeSi2)已經證明是直接帶隙半導體，其可以形成在矽上，有與CMOS兼容的潛力，並且其能帶適合於光發射以及吸收與光纖通訊相關的波長帶。然而，直到今天，這種材料的光實驗性發射還沒有滿足對於效率的高期望。迄今所做的嘗試還依賴於傳統的發光器件設計，比如M.Takauji，C.Li，T.Suemasu和F.Hasegawa，「Fabricationofp-Si/β-FeSi2/n-SiDouble-HeterostructureLight-EmittingDiodebyMolecularBeamEpitaxy」，Jpn.J.Appl.Phys.，第44卷，第4B期，2005年，第2483-2486中的設計。本發明使得可以在器件設計中利用這種材料，其中通過這種材料中的碰撞離化引起帶間躍遷而發生光發射。其在CMOS工藝流程中的插入遵循包括硼p型摻雜的SiGeC膜的設計方針，包括Y.Terai，Y.Maeda，「Enhancementof1.54μmphotoluminescenceobservedinAl-dopedβ-FeSi2」，Appl.Phys.Lett.，第84卷，第6期，2004年2月9日，第903-905頁中所確定的通過硼的p型摻雜。其還可以採用體襯底，厚膜SOI，薄膜SOI，並結合「能量過濾」層。結合了CuIn1-xGaxS2，SiCAlN，GaSe，AlSe，β-FeSi2，Si2Sn2C和Ge3SnC這些材料中的一些的設計超晶格應允許帶隙在0.312eV和3.2eV之間變化。根據本發明，可以設計用於光發射和/或光吸收的這些層的疊層，在該疊層中的每組層可以操作在不同的波長或者波長範圍內，並與CMOS單片集成。3.7Ge襯底上的採用IV族元素(Si，Ge，C，Sn)的器件本發明的這種器件和製作方法非常適合於應用在Ge襯底上，例如體Ge和/或GOI上，由於0.8eV的直接帶隙。一種有利方式是使雪崩區儘可能重的n型摻雜，因為這將使超熱電子不能利用低能態。重n型摻雜將填充Ge導帶底或者超晶格的導帶微帶中儘可能多的能態。理想地，在間接帶中的所有能態都將被完全填滿，因此外加電場可以將電子直接注入到直接帶中。摻雜越重，熱電子數增加的越大，任何超熱電子弛豫實際上跨過0.8eV的直接帶隙，而不是0.66eV的間接帶隙的可能性越大。間接能帶的費米能級和最低(lowestlying)直接能帶底之間的能量差越小，電子為了遷移到直接能帶中所需要得到的能量就越小，由此具有非常高的參與輻射躍遷的機率。此種情況中，可以增加外加電場，即提高電子可獲得的最大能量，來增加輻射躍遷的能量，由此導致發射光子的「藍移」。另外，採用體鍺或者GOI襯底可以生長含有Sn的外延膜，因此可以使帶間輻射躍遷發射遠紅外的光子。由於鍺的處理溫度低，特別是由於鍺襯底的表面清洗和準備外延容易，其可以直接進行多於一次的外延生長，並且可以具有為電磁波譜的不同波長範圍優化的使用不同材料和/或摻雜/異質結分布生長在相鄰有源區上的多個外延器件。3.8Ge基襯底上的採用純Ge的實施如上所述，重n型摻雜的純Ge層可以具有非常接近或者高於Г能谷的費米能級。這使得能夠通過熱電子和空穴的複合發生直接輻射躍遷。如果最重的可能n型摻雜不夠將費米能級帶到足夠接近Г能谷邊，那麼Г能谷中的電子和價帶頂的空穴之間的直接輻射躍遷依然可以通過Г能谷中的超熱電子增加而發生。同樣如前所述，這可以在碰撞離化發生在重n型摻雜層中的器件結構中方便地實現。3.9Ge基襯底上的採用IV族元素的實施M.R.Bauer，C.S.Cook，P.Aella，J.Tolle和J.Kouvetakis，P.A.Crozier，A.V.G.Chizmeshya和D.J.Smith，S.Zollner，「SnGesuperstructurematerialsforSi-basedinfraredoptoelectronics」，Appl.Phys.Lett.，第83卷，第17期，2003年10月27日，第3489-3491頁；H.PérezLadróndeGuevara，A.G.Rodrìguez，H.Navarro-Contreras和M.A.Vidal，「Ge1-xSnxalloyspseudomorphicallygrownonGe(001)」，Appl.Phys.Lett.，第83卷，第24期，2003年12月15日，第4942-4944頁；以及G.He和H.A.Atwater，「InterbandTransitionsinSnxGe1-xAlloys」，Phys.Rev.Lett.，第79卷，第10期，1997年9月8日，第1937-1940頁中已顯示了一些GeSn合金具有直接帶隙；D.Munzar和N.E.Christensen，「ElectronicStructureofSn/Gesuperlattices」，Phys.Rev.B，第49卷，第16期-II，1994年4月15日，第11238-11247頁，第11242頁的表V中，已經顯示了一些Ge/Sn超晶格具有直接帶隙。由於Sn原子比Ge大，還可設想可以加入Si和C原子來進行部分或者完全的應變補償，由此提高臨界厚度。下面是可以生長在鍺襯底上的超晶格的例子(Si1-yGey)m-(Ge1-zSnz)n，(Si1-ySny)m-(Ge1-zSnz)n，(Si1-yCy)m-(Ge1-zSnz)n，(Si1-yGey)m-(Sn1-zCz)n以及(C1-yGey)m-(Ge1-zSnz)n。3.10鍺襯底上的採用非IV族元素的器件長期以來已知鍺是外延生長GaAs膜和器件的良好的起始襯底。本發明自然也可以結合進這些直接帶隙的膜。這些膜可以具有光發射器件的傳統結構，或者也可以設計成薄的和高摻雜的，以便在所述膜中通過碰撞離化產生光發射。4.ALED/Lixel的應用4.1固態照明(SSL)用直接或者準直接帶隙材料製成的ALED應該具有非常高的功率效率，接近用於固態照明的傳統直接帶隙材料的效率。對於這種應用，沒有必要將ALED器件與CMOS器件單片集成，因此工藝流程將較為簡單且較為廉價。相對用於SSL的傳統材料和器件的優勢有很多，首先生長成本低幾個數量級，特別是當考慮可以採用已經很完善的矽工藝技術和設備將ALED製作在標準的300mm矽襯底上時，而用於SSL的現有技術器件製作在3」或者4」的昂貴襯底上，比如藍寶石。4.2用作光發射器或者光吸收器當施加低於擊穿電壓的偏壓時，已被描述為光發射器的同樣的器件還可以作為雪崩光探測器。作為共同待決申請中的所有Pixel/Lixel設計中描述的單元局部的完全相同的光子層(APD/ALED層)可以用作光傳感器或者光發射器。為了作為用於光傳感的APD，施加到APD/ALED端子上的電壓必須低於擊穿電壓。利用傳感器/發射器矩陣周圍的合適電路，可以控制流過APD的總電流以適應不同的照射條件。為了作為用於光發射的ALED，施加在APD/ALED端子上的電壓必須等於或者高於擊穿電壓。利用矩陣周圍的合適電路，可以控制流過ALED的總電流以防止損壞器件。ALED矩陣可具有不同的應用。4.3ALED/Lixel在顯示中的應用如果光發射效率和電功率損耗合適，發光元件(Lixels)矩陣可以排列製作具有「有源像素/Lixel」的「有源矩陣」(有源尋址)的顯示器，即其中每個像素/Lixel都發光，且其中每個像素都具有其自己的通/斷開關(MOSFET器件)的矩陣。可以通過製作顏色過濾鑲嵌圖形，如Bayer圖形，其與用在彩色圖像傳感的一樣，來得到全色顯示。與傳統的平板顯示器中的一般像素/Lixel尺寸相比，可以製作極小的有源像素的能力，使得能夠製作具有非常高解析度的小顯示器，並由此得到非常高的圖像/視頻質量。非常小的像素尺寸可以用來設計顯示器結構，其中用於特定基色的「宏像素/Lixel」本身是很多最小尺寸的像素/Lixel的矩陣。這種結構使得可以通過宏像素/Lixel中處於「通」狀態的最小尺寸像素/Lixel的數量來限定光的強度和動態範圍。例如，由256×256個最小尺寸像素/Lixel組成的宏像素/Lixel可以產生256×256＝65536個水平的光強度，這對應於16bit的動態範圍。這是個非常保守的估計，因為其假設每個像素/Lixel只能「通」和「斷」。如果每個像素/Lixel具有4個不同水平的光強度(對應於4個不同的外加電壓)，那麼動態範圍將是18bit。當前，對於最常見的平板顯示技術，等離子體顯示和液晶顯示，最好的動態範圍在10-12bit範圍之間。4.4像素/Lixel在雙模傳感器/發射器矩陣中的應用用於感應/發射光的像素/Lixel矩陣可以用在相機中進行錄像或靜態攝影，具有交替改變圖像獲取(通過軟體控制)和光發射的能力。這種交替改變功用可以用在下面的應用中。3D-成像對光子發射和反射光子探測之間的「飛行時間」(TOF)的測量可以用在3維成像中。這包括可以測量多次反射，由此看到視域中物體「後面」。飛行時間的測量可以採用僅僅使用一些或者全部基色的光發射/探測進行。如果只用IR，則可以被人眼看到並可用一般(膠片或者數字)相機記錄的圖像不會被幹擾。用於該目的的光通過相機的透鏡到達視域的物體(沿在傳感器上成像的光相反的方向傳輸)，這個事實可能在所需功率以及較好控制二次反射方面具有益處。當採用遠距離光學透鏡來捕獲非常遠的物體的3D圖像時，這是特別有用的。ALED/Lixel作為完全集成的閃光燈(flash)此時，閃光燈的光傳輸通過相機的透鏡，僅僅直接照在透鏡視域中的物體上，而無論它們的類型如何(寬角度的、大的、遠距離的照片，等)。與各向同性發光的傳統閃光燈相比，這將降低所需要的光功率。通過控制通過每種基色過濾器(R，G，B，IR)的光強，可以控制閃光燈的顏色和色溫。這與傳統的相機閃光燈是根本不同的。單片集成的光電收發器採用合適的材料/組合物來外延澱積光發射膜，可以得到在紅外，即在1.3微米到1.55微米範圍之內的光吸收和發射，這是用在光纖通訊中的波長。因此，可以製作能夠直接從光纖中接收光信號並向光纖發射光信號的CMOS集成電路，由此使得可以用低成本的技術來代替基於III/V化合物半導體的解決方案。在本公開中，已經提到了幾種材料作為涉及這些波長範圍的好的候選(Ge1-zCz)5-(Si1-yCy)5，β-FeSi2，Si2Sn2C以及Ge3SnC。權利要求1.與包括亞-100nmCMOS的CMOS單片集成的光子器件，具有包括加速區的有源層，光發射和吸收層，以及可選的能量過濾區，其特徵在於通過向襯底，比如體Si，體Ge，厚膜SOI，薄膜SOI，薄膜GOI的預先限定的CMOS有源區上的澱積膜上施加電壓來控制光的發射和吸收。2.依據權利要求1的光子器件，其製作在矽襯底上，其可具有單層平整度，其特徵在於光子有源層膜由贗晶間接帶隙材料製成，比如Si，Ge，SiGe，SiC，SiSn，GeC，GeSn，GeCSn，SiGeC，SiGeCSn等的隨機合金，且其中通過澱積膜內的超熱載流子的碰撞離化發射光。光子有源層膜由贗晶準直接帶隙材料製成，比如Si，Ge，SiGe，SiC，SiSn，GeC，GeSn，GeCSn，SiGeC，SiGeCSn等的超晶格，其中，通過膜的正偏壓或者通過澱積膜內的超熱載流子的碰撞離化發射光。光子有源層膜由贗晶直接帶隙材料製成，比如Si2Sn2C和/或Ge3SnC，其中通過膜的正偏壓或者通過澱積膜內的超熱載流子的碰撞離化發射光。光子有源層膜由不屬於IV族的贗晶直接帶隙材料製成，比如CuIn1-xGaxS2或者SiCAlN，其中通過膜的正偏壓或者通過澱積膜內的超熱載流子的碰撞離化發射光。光子有源層還可作為光傳感器工作，包括在雪崩模式下。其中發生雪崩的材料的絕對帶隙越低，引起雪崩所需要施加的電壓越低。直接、準直接和間接帶隙有源區中有效輻射複合的新少數載流子注入機制。將帶隙從0.312eV到3.2eV的外延直接和準直接帶隙材料堆疊形成量子阱和/或超晶格的可能性。3.依據權利要求1的光子器件，其製作在鍺襯底上，其可具有單層平整度，其特徵在於光子有源層膜由贗晶間接帶隙材料製成，比如Si，Ge，SiGe，SiC，SiSn，GeC，GeSn，GeCSn，SiGeC，SiGeCSn等的隨機合金，且其中通過澱積膜內的超熱載流子的碰撞離化發射光。光子有源層膜由贗晶準直接帶隙材料製成，比如Si，Ge，SiGe，SiC，SiSn，GeC，GeSn，GeCSn，SiGeC，SiGeCSn等的超晶格，且其中，通過膜的正偏壓或者通過澱積膜內的超熱載流子的碰撞離化發射光。光子有源層膜由贗晶直接帶隙材料製成，比如GeSn隨機合金和/或超晶格，且其中通過膜的正偏壓或者通過澱積膜內的超熱載流子的碰撞離化發射光。光子有源層膜由不屬於IV族的贗晶直接帶隙材料製成，比如AlGaAs合金和超晶格，且其中通過膜的正偏壓或者通過澱積膜內的超熱載流子的碰撞離化發射光。光子有源層還可作為光傳感器工作，包括在雪崩模式下。其中發生雪崩的材料的絕對帶隙越低，引起雪崩所需要施加的電壓越低。直接、準直接和間接帶隙有源區中有效輻射複合的新少數載流子注入機制。將帶隙從0.312eV到3.2eV的外延直接和準直接帶隙材料堆疊形成量子阱和/或超晶格的可能性。4.依據權利要求1，2和3任意之一的光子器件，其中從外延膜中發射的光垂直於它的表面和襯底。5.依據權利要求1，2，3和4任意之一的光子器件，其中施加的偏壓低於擊穿電壓，可以作為雪崩光二極體工作。6.依據權利要求4和5任意之一的光子器件，其製作在薄膜SOI或者薄膜GOI上，嵌入在一個光學豎直腔中，其特徵在於只從正面發射和/或吸收光；只從背面發射和/或吸收光；從正面和背面發射和/或吸收光。7.結合了一個MOSFET和權利要求1至6中的器件的適於複製形成大矩陣的版圖設計單元，其特徵在於所述MOSFET的源/漏區和光子有源層底電極的相同的摻雜類型。通過將光子層下面的有源區和相鄰MOSFET的源/漏區電連接製作到光子有源層底電極的接觸。在體或者厚膜SOI或GOI襯底中，使用與有源區和所述MOSFET的源/漏區具有相同摻雜類型的「阱注入」來實現將光子層下的有源區和相鄰MOSFET的源/漏區的連接。在體或者厚膜SOI或GOI襯底中，之上澱積光子層的有源區被隔離(例如淺溝槽)包圍，且「阱注入」在與所述MOSFET的源/漏區直接相鄰的區域中在氧化物填充的溝槽下提供導電通路。對於矩陣中的所有單元，到光子有源層頂電極的接觸可以是通用的。全文摘要公開了與CMOS單片集成的光子器件，包括亞－100nm的CMOS，具有包括加速區的有源層，光發射和吸收層，以及可選的能量過濾區。通過向襯底(比如體Si，體Ge，厚膜SOI，薄膜SOI，薄膜GOI)的預定CMOS有源區域上的澱積膜施加電壓來控制光發射或者吸收。文檔編號H01L31/102GK101002326SQ200580025100公開日2007年7月18日申請日期2005年7月28日優先權日2004年7月28日發明者C·J·R·P·奧古斯託申請人:量子半導體有限公司