一種解密方法及系統與流程

2023-04-27 23:53:31 2

本申請涉及集成電路、處理器、信息安全等領域，特別是涉及一種解密方法及系統，及新型處理器架構。

背景技術：

在目前處理器體系結構下，信息安全體系主要採用許可證、密碼、軟體加密等措施，上述加密方法主要集中在通信安全、數據安全、智慧財產權保護等方面。如果是對軟體程序進行加密，則稱未加密的程序為明文程序、加密後的程序為密文程序。由於在現有的計算機系統上只能運行明文程序，因此密文程序在運行前必須解密成明文程序，軟體程序的安全性止於軟體程序運行前。由於處理器上所能運行的程序都是明文程序，因此黑客們能夠把木馬程序、病毒程序等非法程序植入到明文軟體程序中，或者就以明文程序駐留於計算機系統中。由於處理器本身不能區分合法程序和非法程序，只要非法程序存在就容易被處理器所運行，達到入侵系統的目的，即現有的信息安全體系並不能夠從根本上保證系統的安全性。

技術實現要素：

本申請的目的是提供一種解密方法及系統，發明一種新的處理器架構，在保持現有的程式語言(如C語言、C++語言等)、開發環境不變的條件下，實現在處理器上直接運行密文程序。程序開發者首先應用現有的程序設計語言和開發工具完成程序開發後得到明文程序，再選擇一種加密算法對明文程序的明文機器碼以字節、字或多字為單位逐一加密，明文機器碼加密後稱為密文機器碼，由密文機器碼組成的密文程序。在密文程序不解密成明文程序下，本申請的處理器能夠直接讀入密文機器碼到處理器內部解密算法重構平臺，在該平臺上實現把密文機器碼解密成明文機器碼，然後處理器再對明文機器碼經過解碼、執行等完成指令功能，解密算法重構平臺可以由用戶實現多種解密算法的靜態重構和動態重構，不同的用戶或程序可以獨立重構各自的硬體解密算法，實現了從根本上對信息安全性的保障。

為實現上述目的，本申請提供了如下方案：

一種解密方法，包括：

讀取密文機器碼，所述密文機器碼為對處理器中定義的機器碼進行加密後得到的機器碼；

重構硬體解密算法，所述硬體解密算法是由用戶通過重構埠向所述處理器的解密算法重構平臺的FPGA(Field Programmable Gate Array)下載解密算法重構程序、進行動態重構得到解密算法的硬體實現電路；或者是在程序運行過程中，向所述處理器的解密算法重構平臺的FPGA下載解密算法重構程序、進行動態重構得到解密算法的硬體實現電路；該所得到的解密算法的硬體實現電路，也稱為硬體解密器；

獲取解密密碼，從解密密碼存儲單元(也稱為密碼寄存器)讀取解密密碼，所述解密密碼用於對所述密文機器碼進行解密；

解密密文機器碼，在所述處理器的解密算法重構平臺上，利用所述硬體解密算法和所述解密密碼對所述密文機器碼進行解密，得到明文機器碼，所述明文機器碼為所述處理器中定義的機器碼，能夠為處理器所執行的機器碼；

執行所述明文機器碼，對所述明文機器碼進行解碼，得到的指令功能的控制信號，由指令執行模塊執行指令。

可選的，所述讀取密文機器碼，還包括：

獲取機器碼，所述獲取機器碼是由指令讀取(預取)模塊來讀取明文機器碼或者密文機器碼；

獲取工作模式控制信號，所述工作模式包括執行明文機器碼模式或執行密文機器碼模式，實現與現有處理器的完全兼容；所述執行明文機器碼模式不需要對機器碼進行解密，直接對所述機器碼進行解碼和執行；所述執行密文機器碼模式能夠對所述密文機器碼進行解密得到明文機器碼，然後對明文機器碼進行解碼執行；

判斷所述工作模式控制信號是或否來確定是否需要對所述機器碼進行解密；

如果否，則所述機器碼為明文機器碼，對所述明文機器碼直接進行解碼，所述解碼為將所述機器碼轉化為所述處理器能夠直接執行的指令功能的控制信號。

如果是，則所述機器碼為密文機器碼，讀取密文機器碼，輸入到所述解密算法重構平臺上解密，所述解密算法重構平臺將密文機器碼解密為明文機器碼；

可選的，所述重構硬體解密算法，具體包括：

採用算術運算類算法在解密算法重構平臺上重構硬體解密算法；

或者,採用邏輯運算類算法在解密算法重構平臺上重構硬體解密算法；

或者,採用所述算術運算類算法與所述邏輯運算類算法相結合的方式在所述解密算法重構平臺上重構硬體解密算法；

或者，採用用戶所使用的其它解密算法來重構硬體解密算法。

可選的，所述利用所述硬體解密算法和所述解密密碼對所述密文機器碼進行解密，具體包括：

將所述解密密碼和所述密文機器碼輸入到所述解密算法重構平臺上使用所述硬體解密算法進行解密計算。

本申請還提供了一種解密系統，所述系統包括：

密文機器碼讀取單元，用於讀取密文機器碼，所述密文機器碼為對處理器中定義的機器碼進行加密後得到的加了密的機器碼；

解密算法重構單元，用於重構硬體解密算法，所述硬體解密算法是由用戶通過重構埠向所述處理器的解密算法重構平臺的FPGA下載解密算法重構程序、進行動態重構得到解密算法的硬體實現電路；或者是在程序運行過程中，向所述處理器的解密算法重構平臺的FPGA下載解密算法重構程序、進行動態重構得到解密算法的硬體實現電路，進一步實現在程序運行過程中對解密算法的動態重構，達到程序執行級安全性的動態的、實時的保護與保障；該所得到的解密算法的硬體實現電路，也稱為硬體解密器；

解密密碼獲取單元，用於獲取解密密碼，從解密密碼存儲單元(也稱為密碼寄存器)讀取解密密碼，所述解密密碼用於對所述密文機器碼進行解密；

解密單元，用於解密密文機器碼，在所述處理器的解密算法重構平臺上，利用所述硬體解密算法和所述解密密碼對所述密文機器碼進行解密，得到明文機器碼，所述明文機器碼為所述處理器中定義的機器碼；

解碼單元，用於執行所述明文機器碼，對所述明文機器碼進行解碼，得到的指令功能的控制信號，由指令執行模塊執行指令。

可選的，所述系統還包括：

機器碼獲取單元，用於讀取機器碼，所述獲取機器碼是由指令讀取(預取)模塊讀取明文機器碼或者密文機器碼；

工作模式獲取單元，用於獲取工作模式控制信號，所述工作模式包括執行明文機器碼模式或執行密文機器碼模式，實現與現有處理器的完全兼容；所述執行明文機器碼模式不需要對機器碼進行解密，直接對所述明文機器碼進行解碼和執行；所述執行密文機器碼模式能夠對所述密文機器碼進行解密生成明文機器碼，然後再對明文機器碼進行解碼和執行；

判斷單元，用於判斷所述工作模式控制信號是或否來確定是否需要對所述機器碼進行解密。

所述密文讀取單元還用於當所述控制信號為是表示需要對所述機器碼進行解密時，在所述機器碼為密文機器碼時，讀取密文機器碼，由解密算法重構平臺將密文機器碼解密為明文機器碼；

所述解碼單元還用於當所述控制信號為否表示不需要對所述機器碼進行解密時，對所述明文機器碼直接進行解碼，所述解碼為將所述機器碼轉化為所述處理器能夠直接執行的指令功能的控制信號。

可選的，所述解密算法重構單元，具體包括：

第一構建子單元，用於採用算術運算類算法重構硬體解密算法；

第二構建子單元,用於採用邏輯運算類算法重構硬體解密算法；

第三構建子單元，用於採用所述算術運算類算法與所述邏輯運算類算法相結合的方式重構硬體解密算法；

第四類構建子單元，用於採用用戶所使用的其它解密算法來重構硬體解密算法。

可選的，所述解密單元具體包括：

解密子單元，用於將所述解密密碼和所述密文機器碼輸入到所述解密算法重構平臺上使用所述硬體解密算法進行解密計算。

根據本申請提供的具體實施例，本申請公開了以下技術效果：明文機器碼是處理器中定義的機器碼，本申請提供的動態可重構解密平臺是對經過用戶加過密的明文機器碼(即密文機器碼)進行解密。其中，解密算法可以採用邏輯運算或是算術運算或是算術邏輯混合運算或者是用戶所使用的其它運算；明文機器碼加密後得到的密文機器碼在處理器中並沒有相關的定義或者失去了明文機器碼原有的意義或功能；因而，密文機器碼在處理器中並不能夠被執行或者不能夠被正確運行或者是一種混亂運行；在動態可重構解密平臺中所重構的硬體解密算法是與對明文機器碼加密時所採用的加密算法相對應的解密算法，硬體解密器對密文機器碼進行解密，將其轉化為處理器中有定義的明文機器碼，進而再由處理器進行常規的解碼與執行；本申請提供的解密算法從根本上保障了信息的安全性。此外，本申請的解密算法重構平臺中包含FPGA，通過向FPGA下載解密算法重構程序、由FPGA來動態重構密文機器碼的硬體解密電路(也稱為硬體解密器)，具有硬體安全性、實時安全性、速度快、效率高的完全安全保護優勢。

附圖說明

為了更清楚地說明本申請實施例或現有技術中的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為本申請實施例解密方法的流程示意圖；

圖2為現有的處理器三級流水線結構示意圖；

圖3為基於本申請提供的方法的處理器的四級流水線模型；

圖4為本申請採用的處理器的結構示意圖；

圖5為本申請的可重構解密平臺的解密流程圖；

圖6為本申請實施例解密系統的結構示意圖。

具體實施方式

下面將結合本申請實施例中的附圖，對本申請實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本申請一部分實施例，而不是全部的實施例。基於本申請中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本申請保護的範圍。

本申請的目的是提供一種解密方法及系統，該方法和系統從根本上保障了系統和信息的安全性、程序執行的安全性。

為使本申請的上述目的、特徵和優點能夠更加明顯易懂，下面結合附圖和具體實施方式對本申請作進一步詳細的說明。

圖1為本申請實施例解密方法的流程示意圖，如圖1所示，本申請提供的解密方法具體包括以下步驟：

步驟101：讀取密文機器碼，所述密文機器碼為對處理器中定義的機器碼進行加密後得到的機器碼，由指令讀取(預取)模塊讀取到處理器中；

步驟102：構建解密算法，所述解密算法由用戶或程序在所述處理器的解密平臺FPGA上重構得到；或者，所述解密算法通過重構埠被下載到所述處理器的解密平臺FPGA中；重構所得到的解密算法為硬體實現電路，也稱為硬體解密器。

對於具體的解密算法，用戶還可以設置安全度不同的多級加解密算法，例如，安全級設置三級，每級對應設置一定數量的加解密算法，比如，每級設置三套加解密算法，安全級別越高，其中設置的加解密算法越複雜。機器碼在加密時，處理器根據機器碼的重要程度選擇加密算法的安全級別，並在選定的安全級別中隨機選擇加密算法，並記錄被加密的機器碼所採用的加密算法的安全級別和算法代號，解密處理器在讀取到此密文機器碼後，會根據記錄的安全級別以及算法代號調取相應的解密算法，對所述密文機器碼進行解密，進一步實現在當前程序運行中動態重構隨後運行程序需要使用的硬體解密算法；

步驟103：所述解密密碼用於對所述密文機器碼進行解密；

步驟104：利用所述解密算法和所述解密密碼對所述密文機器碼進行解密，得到明文機器碼，所述明文機器碼為所述處理器中定義的機器碼；比如，明文機器碼的十六進位為FAH，加密密碼的十六進位為A0H，加密算法為「異或」，即用明文機器碼「異或」密碼，得到密文機器碼，根據上述加密算法計算得到的密文機器碼的十六進位為5AH。那麼，處理器在接收到上述密文機器碼後，一方面，根據上述加密算法確定對應的解密算法，對於本實施例而言，解密算法也為「異或」，另一方面，獲取解密密碼A0H，對「異或」而言解密密碼與加密密碼相同。然後，將密文機器碼5AH以及解密密碼A0H傳送到動態可重構解密平臺上的硬體解密器中，在硬體解密器中實現密文機器碼「異或」解密密碼的異或運算過程，得到解密後的明文機器碼FAH。當然，在上述實施例中的解密算法也可以採用其他邏輯運算類算法，或者採用算術運算類算法，或者採用算術運算類算法與邏輯運算類算法相結合的方式等其它可使用的算法。具體採用何種算法以及算法的而複雜度由用戶自己選擇。

步驟105：由指令解碼模塊對所述明文機器碼進行解碼，由指令執行模塊執行並實現指令功能。

為了對上述步驟進行解釋說明，下面提供一簡單的實施例。在Intel公司x86指令系統中，清零進位標誌位的彙編指令為CLC，對應的機器碼十六進位為F8H(二進位碼為11111000)，那麼預先對二進位碼11111000「取反」加密得到密文機器碼00000111(十六進位為07H)；指令預取模塊讀取到密文機器碼07H後，利用本申請提供的解密算法(取反)解密得到明文機器碼F8H。

在步驟101之前，還包括：

獲取機器碼；

獲取工作模式控制信號，控制信號來源於重構埠，重構埠為一外設埠，本申請的工作模式包括兩種：一種是直接執行密文機器碼模式；另一種是執行明文機器碼模式，實現與現有處理器的完全兼容；

判斷所述控制信號是或否來確定是否需要對所述機器碼進行解密；

如果否，則所述機器碼為明文機器碼、直接進行解碼，所述解碼為將所述機器碼轉化為所述處理器能夠直接執行的指令信號；

如果是，則所述機器碼為密文機器碼，需要對所述機器碼進行解密為明文機器碼，然後才能解碼和執行。

處理器的存儲結構包括馮諾依曼結構和哈佛結構，指令系統包括複雜指令集(CISC)與精簡指令集(RISC)，每一類處理器都有自己的指令系統，指令運行是通過流水線結構實現的。在流水線(包括三級流水線及更多級流水線)中，都會包括讀取指令模塊與指令解碼模塊。在現有的處理器架構中，處理器從內存/緩存中直接讀得機器碼來執行，一段程序可以在相同架構處理器上運行(例如微軟WORD軟體能在不同PC兼容機上運行)。

圖2為現有的處理器的典型的三級流水線結構示意圖，如圖2所示，每個模塊執行需要一個時鐘，正常流水時，每一個時鐘三個流水操作都同時執行、完成一條指令的執行。處理器執行指令的過程：處理器首先從內存/緩存中讀取指令機器碼，然後對機器碼解碼，最後執行指令完成指令功能。處理器所執行的程序都是以處理器的機器碼「明碼」呈現的(明碼是指現有處理器能夠執行的機器碼)。就PC機而言，程序執行時，首先將程序加載到內存中，然後由處理器從內存中逐條讀取指令機器碼、解碼、執行，完成一條指令的執行。非流水線工作中，讀取指令、解碼、執行各需要一個時鐘，正常流水線工作中，讀取指令、解碼、執行一個時鐘完成。

而本申請提供的處理器結構，在流水線中添加了一級解密流水操作，例如在指令讀取模塊和指令解碼模塊之間添加一個解密算法重構平臺，圖3為基於本申請提供的處理器結構的典型的四級流水線模型，如圖3所示，在解密算法重構平臺FPGA上可以由用戶獨立實現硬體解密算法的加載與重構。讀取指令機器碼後，由解密算法重構平臺上所構建的硬體解密算法對已加密指令解密生成可執行的明文機器碼，然後再進行解碼，最後再執行指令，實現指令功能，實現了處理器在指令執行級上的安全性。如果處理器從內存/緩存中讀得的是未定義機器碼，那麼處理器就無法執行該機器碼並產生異常報錯(如同除數為零的除法運算)。也就是說，如果處理器把密文機器碼當明文機器碼執行(明文機器碼加密後可能成了未定義的機器碼或失去原意義的機器碼)，處理器就不能執行或者產生異常，可實現對程序智慧財產權、系統安全性的保護等；同樣，在解密執行模式下，明文機器碼被當做密文機器碼解密後就是未定義的機器碼或失去原意義的機器碼，處理器也不能執行或者產生異常，可實現防黑客攻擊、防病毒等。另外，解密算法重構平臺也可以添加在指令讀取模塊之前。

圖4為本申請採用的處理器的內部結構示意圖，如圖4所示，重構引腳包括重構埠所需要的重構信號和模式控制信號(處理器的其它通用引腳為默認引腳，沒有標出)；重構埠與解密算法重構平臺通過重構總線連接，重構埠主要實現在解密算法重構平臺上構建硬體解密算法，即通過重構埠將解密算法重構文件(是用硬體描述語言HDL實現的硬體編程文件)下載到解密算法重構平臺上，在FPGA中構成一個硬體實現的解密算法；模式控制信號主要用於控制解密算法重構平臺的左端總線和右端總線是否直接連通：如果模式控制信號為否，則左右總線直接連通，實現對指令解密平臺旁路，解密算法重構平臺為非解密工作模式，該模式暨可以實現處理器內部的原始配置等功能、也是一個默認執行狀態(非加密工作狀態)、也是一個和現有通用處理器兼容的狀態(即處於非解密工作狀態就是一款現有的通用處理器)；模式控制信號為是，則左右總線不連通，解密算法重構平臺為解密工作模式，指令預取模塊獲取密文機器碼輸出至指令解密平臺，經由可重構指令解密平臺進行解密之後，得到明文機器碼輸出至指令解碼模塊，明文機器碼經由指令解碼模塊進行解碼後，得到可執行的指令信號輸入到指令執行模塊，最後由指令執行模塊執行，實現各種指令功能。電源用於為處理器提供電能，處理器的其它通用默認模塊沒有重複給出。

圖5為本申請的解密算法重構平臺的解密流程圖，如圖5所示，解密算法重構平臺通過重構埠下載解密算法的重構文件並重構解密算法，根據解密密碼和解密算法對密文機器碼進行解密，得到明文機器碼。

本申請主要是在不改變現有處理器的指令系統的基礎上，在體系結構的流水線中添加了一級解密流水操作，通過重構解密算法，處理器實現了「直接執行已加密指令」功能，達到了處理器指令執行級的安全性。

在基於本申請的架構的處理器設計中，在不改變現有處理器的指令系統的基礎上，在其流水線的指令讀取模塊之前或者在指令讀取模塊與指令解碼模塊之間添加一個解密算法重構平臺，達到與現有處理器的性能和工藝上做到最大兼容。用戶可以在解密算法重構平臺中獨立構建各自的硬體解密算法，實現處理器直接執行密文機器碼。黑客等不知道加解密算法和密碼，因此他們無法將黑客程序、病毒程序等轉換成密文機器碼。在解密執行模式下，明文機器碼被當做密文機器碼解密後就是未定義或錯誤碼，處理器不能執行。這樣，極大地提高了系統的保密性和抗攻擊性。

解密算法重構平臺可以通過重構埠實現多種解密算法的靜態重構，也可以實現動態重構，由用戶在程序運行過程中動態構建硬體解密算法。重構可以實現不同的用戶選擇不同的加解密算法和密碼，甚至是不同的程序選擇不同的加解密算法和密碼，提供了更大的靈活性和更高的安全性。常用的加解密算法如算術運算類算法、邏輯運算類算法等等。

基於本申請的處理器或系統是在原有(現有)的通用處理器的基礎上，在其指令讀取模塊與指令解碼模塊之間或者在其指令讀取模塊之前添加一個解密算法重構平臺實現，也可以把指令預取模塊與解密算法重構平臺合併為一個模塊或者把解密算法重構平臺與指令解碼模塊合併為一個模塊，達到與目前現有處理器的性能和工藝上做到最大兼容。

本申請設計的處理器實現了從處理器執行級的程序安全。可以實現程序安全、數據安全、通訊安全、執行安全，防黑客攻擊、防病毒安全、保護智慧財產權等。

為達到上述目的，本申請還提供了一種解密系統，圖6為本申請實施例解密系統的結構示意圖，如圖6所示，所述系統包括：

密文機器碼讀取單元601，用於讀取密文機器碼，所述密文機器碼為對處理器中定義的機器碼進行加密後得到的機器碼；

解密算法重構單元602，用於重構硬體解密算法，所述硬體解密算法由用戶在所述解密算法重構平臺中的FPGA上構建得到；

解密密碼獲取單元603，用於獲取解密密碼，所述解密密碼用於對所述密文機器碼進行解密；

解密單元604，用於利用所述硬體解密算法和所述解密密碼對所述密文機器碼進行解密，得到明文機器碼，所述明文機器碼為所述處理器中定義的機器碼；

解碼單元605，用於對所述明文機器碼進行解碼，輸出給處理器指令執行模塊執行指令、實現指令功能。

所述系統還包括：

機器碼獲取單元，用於獲取機器碼；

工作模式獲取單元，用於獲取工作模式控制信號；

判斷單元，用於判斷所述控制信號是或否來確定是否需要對所述機器碼進行解密；

所述密文機器碼讀取單元還用於當所述模式控制信號表示需要對所述機器碼進行解密時，讀取密文機器碼；

所述解碼單元還用於當所述模式控制信號表示不需要對所述機器碼進行解密時，對所述機器碼進行解碼，輸出給處理器指令執行模塊執行指令、實現指令功能。

解密算法重構單元602，具體包括：

第一構建子單元，用於採用算術運算類算法構建解密算法；

第二構建子單元,用於採用邏輯運算類算法構建解密算法；

第三構建子單元，用於採用所述算術運算類算法與所述邏輯運算類算法相結合的方式構建解密算法；

第四類構建子單元，用於採用用戶所使用的其它解密算法來重構硬體解密算法。

解密單元604，具體包括：

解密子單元，用於將所述解密密碼和所述機器碼代入所述解密算法中進行計算。

本申請提供的解密系統中的密文機器碼是經過加密的明文機器碼，解密時，採用解密算法將密文機器碼轉化為處理器中定義的明文機器碼，進而，由處理器解碼、執行該明文機器碼，如果不能對密文機器碼進行解密，那麼處理器將不能執行指令或是產生異常，本申請提供的系統從處理器執行的指令機器碼上入手，從根本上保障了信息的安全性。

本說明書中各個實施例採用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。對於實施例公開的系統而言，由於其與實施例公開的方法相對應，所以描述的比較簡單，相關之處參見方法部分說明即可。

本文中應用了具體個例對本申請的原理及實施方式進行了闡述，以上實施例的說明只是用於幫助理解本申請的方法及其核心思想；同時，對於本領域的一般技術人員，依據本申請的思想，在具體實施方式及應用範圍上均會有改變之處。綜上所述，本說明書內容不應理解為對本申請的限制。