一種平板電容及其實現方法
2023-04-29 09:45:21 2
專利名稱：一種平板電容及其實現方法
技術領域：
本發明涉及半導體製造工藝領域，特別是關於一種平板電容及其實現方法。
背景技術：
平板電容，如PIP(poly-insulator-poly)電容是模擬電路中常用的一種電容，它是一種壓控電容器，通過控制外加電壓可以控制其電容值，其基本結構如圖1所示。在製作該平板電容時，首先在Si襯底上澱積一層薄二氧化矽SiO2層；隨後，進行多晶矽沉積形成PIP下極板；對下極板進行離子注入形成下極板；在下極板上進行澱積形成SiO2絕緣層；然後進行上極板澱積；在上極板上進行離子注入進而形成上極板。這樣就完成了PIP電容的製作，如圖4所示。
業界常用的提高電容容值的方法是減小介質層厚度或者增加有效面積。減小介質層厚度會導致漏電流增大，帶來耐壓值降低等負面影響。而由於電容的平鋪式平面結構，要增大電容的電容值就必須耗費大量的面積。
發明內容
本發明的目的在於提供一種平板電容及其實現方法，實現不需要耗費大量的面積就可以增加電容容值。
本發明提供一種平板電容，包括矽襯底層、二氧化矽層，下極板、二氧化矽絕緣層及上極板，其中，下極板、二氧化矽絕緣層及上極板相互配合向上或向下凸起形成溝槽。
其中，所述溝槽橫截面可以呈方形、矩形、多邊形、橢圓形或者圓形。所述若干溝槽在下極板的橫截面上構成島嶼狀。所述若干溝槽在下極板的橫截面上構成網狀。所述溝槽側壁同底平面的夾角在5度至175之間。較佳地，所述溝槽側壁同底平面的夾角是在60度至90度之間。所述下極板和上極板為多晶矽層或者金屬層。
本發明還提供一種平板電容實現方法，包括如下步驟在矽襯底上澱積二氧化矽層；在所述二氧化矽層上沉積形成平板電容下極板；對所述下極板進行刻蝕在下極板上形成溝槽；在下極板上進行澱積形成二氧化矽絕緣層；進行上極板澱積。
所述平板電容的上極板與下極板都是金屬層。或者，所述平板電容的上極板是多晶矽層，這時則在上極板澱積完成後還需要對該上極板進行摻雜。如所述平板電容的下極板是多晶矽層，則在對下極板進行光刻與刻蝕的前後還需要對下極板進行摻雜。
所述摻雜是離子注入或者熱擴散。
通過光刻與刻蝕在下極板上形成溝槽。
圖1是現有技術電容結構示意圖；圖2是本發明所述電容結構示意圖；圖3是本發明所述的另一種電容結構示意圖；圖4是現有技術電容生產流程示意圖；圖5是本發明電容生產流程示意圖；
圖6a及圖6b是本發明實施例中電容生產流程示意圖；圖7是本發明實施例所述電容剖面圖；圖8是傳統電容俯視圖；圖9是本發明實施例電容剖面圖；圖10是本發明實施例電容俯視圖；圖11是本發明實施例所述PIP電容單個結構剖面圖；圖12是本發明實施例所述PIP電容單個結構俯視圖；圖13是本發明另一實施例所述PIP電容俯視圖；圖14是本發明另一實施例所述PIP電容B-B方向剖面圖。
具體實施例方式
本發明通過在平板電容內形成溝槽狀結構，從溝槽側壁方向上增大PIP電容的有效面積，從而增大其電容值。
本發明所述的平板電容自下而上包括Si襯底層、二氧化矽SiO2層，下極板、澱積的SiO2絕緣層及上極板。其中，下極板、澱積的SiO2絕緣層及上極板相互配合向上或向下凸起形成溝槽，如圖2及圖3所示。所述溝槽橫截面可以呈方形、矩形、多邊形、橢圓形或者圓形。所述溝槽側壁同底平面的夾角A可以在5度至175之間，最佳為60度至90度。所述溝槽可以貫穿下極板、SiO2絕緣層和上極板。所述下極板和上極板可以為多晶矽層或金屬層MIM(Metal-insulator-metal，金屬-絕緣體-金屬)。
本發明所述的平板電容的製作方法如圖5所示首先，在Si襯底上澱積一層薄二氧化矽SiO2層；隨後，進行沉積形成PIP下極板；對所述下極板進行刻蝕在下極板上形成溝槽；在表面設置有溝槽的下極板上進行澱積形成SiO2絕緣層；然後進行上極板澱積。也可以通過光刻與刻蝕在下極板上形成溝槽。
本發明所述的平板電容可以為上極板與下極板都是金屬層，也可以都是多晶矽層，或者上極板是金屬層而下極板是多晶矽層，或者上極板是多晶矽層而下極板是金屬層。當本發明中有一個極板為多晶矽層時，在工藝實現中就需要對其進行摻雜，以上極板與下極板都是多晶矽層為的工藝為例，如圖6a及6b所示首先，在Si襯底上澱積一層薄二氧化矽SiO2層；隨後，進行多晶矽沉積形成PIP下極板；對所述下極板進行光刻與刻蝕在下極板上形成溝槽；對下極板進行離子注入；在表面設置有溝槽的下極板上進行澱積形成SiO2絕緣層；然後進行上極板澱積；在上極板上進行離子注入。
當然，上述對上極板與下極板的摻雜也可以通過熱擴散來完成。
作為本發明的一個實施例，如圖9所示，該電極的下極板上形成的若干溝槽，溝槽的橫截面呈方形。從圖10可見看出，若干溝槽在摻雜層上形成方形島嶼。此時，以如圖11和圖12的一個PIP電容單個結構為例，所述平板電容的介電質的有效面積包括原本的平面面積和溝槽的四個側面面積，有效面積為0.3μm*0.3μm+4*0.2μm*0.1μm＝0.17μm2。傳統結構中，介電質的有效面積為0.3μm*0.3μm＝0.09μm2。根據電容容值的定義C＝ε*ε*S/d。而對比圖7及圖8為傳統電容的剖面圖和俯視圖。可見，本發明所述的PIP電容的容值比傳統結構中的電容容值增加了近90％。當然，如圖13及圖14所示，所述溝槽也可以貫穿下極板的橫截面，若干溝槽構成網狀結構。
本發明通過在下極板形成過程中利用光刻、刻蝕工藝在下極板表面形成溝槽，進而大大增加電容介質層的面積，從而提高電容值。
以上介紹的僅僅是基於本發明的幾個較佳實施例，並不能以此來限定本發明的範圍。任何對本發明的裝置作本技術領域內熟知的部件的替換、組合、分立，以及對本發明實施步驟作本技術領域內熟知的等同改變或替換均不超出本發明的揭露以及保護範圍。
權利要求
1.一種平板電容，包括矽襯底層、二氧化矽層，下極板、二氧化矽絕緣層及上極板，其特徵在於，下極板、二氧化矽絕緣層及上極板相互配合向上或向下凸起形成溝槽。
2.如權利要求1所述的平板電容，其特徵在於，所述溝槽橫截面可以呈方形、矩形、多邊形、橢圓形或者圓形。
3.如權利要求1所述的平板電容，其特徵在於，所述若干溝槽在下極板的橫截面上構成島嶼狀。
4.如權利要求1所述的平板電容，其特徵在於，所述若干溝槽在下極板的橫截面上構成網狀。
5.如權利要求1所述的平板電容，其特徵在於，所述溝槽側壁同底平面的夾角在5度至175之間。
6.如權利要求1所述的平板電容，其特徵在於，所述溝槽側壁同底平面的夾角在60度至90度之間。
7.如權利要求1所述的平板電容，其特徵在於，所述下極板和上極板為多晶矽層或者金屬層。
8.一種平板電容實現方法，其特徵在於，包括如下步驟在矽襯底上澱積二氧化矽層；在所述二氧化矽層上沉積形成平板電容下極板；對所述下極板進行刻蝕在下極板上形成溝槽；在下極板上進行澱積形成二氧化矽絕緣層；進行上極板澱積。
9.如權利要求8所述的方法，其特徵在於，所述平板電容的上極板與下極板都是金屬層。
10.如權利要求8所述的方法，其特徵在於，所述平板電容的上極板是多晶矽層，則在上極板澱積完成後對該上極板進行摻雜。
11.如權利要求8或10所述的方法，其特徵在於，所述平板電容的下極板是多晶矽層，則在對下極板進行刻蝕前或刻蝕後對下極板進行摻雜。
12.如權利要求10所述的方法，其特徵在於，所述摻雜是離子注入。
13.如權利要求11所述的方法，其特徵在於，所述摻雜是熱擴散。
14.如權利要求8所述的方法，其特徵在於，通過光刻與刻蝕在下極板上形成溝槽。
全文摘要
本發明公開一種平板電容，包括矽襯底層、二氧化矽層，下極板、二氧化矽絕緣層及上極板，其中，下極板、二氧化矽絕緣層及上極板相互配合向上或向下凸起形成溝槽。通過本發明，從溝槽側壁方向上增加平板電容的有效面積，在增大平板電容的電容值的同時，不增加平板電容平面上的佔用面積。
文檔編號H01L29/66GK1988158SQ20051011195
公開日2007年6月27日 申請日期2005年12月23日 優先權日2005年12月23日
發明者錢文生, 胡君 申請人:上海華虹Nec電子有限公司