彩色圖象顯示器中的自動白平衡調整電路的製作方法
2023-05-14 01:21:46 2
專利名稱：彩色圖象顯示器中的自動白平衡調整電路的製作方法
技術領域：
本發明涉及在一個電視接收機或監視器裝置中用於自動調整白平衡的自動白平衡調整電路。
在一個電視接收機或監視器裝置中，當輸入一個白色基準信號時，在一個陰極射線管(以下稱作CRT)必須再生一個預定的色溫。通常，CRT的輸出光R(紅色)、G(綠色)、B(藍色)的每一個的比率是根據每一陰極電流的比率確定。但是，陰極電流對於陰極電壓的特性隨著CRT而不同。所以，為了再生預定的色溫，需要調整CRT陰極電流在R、G和B之間的比率。
通常，在一個電視攝像機之類的裝置上監CRT屏幕以便檢測一個白平衡狀態，該檢測值被反饋到一個用於工藝調整的計算機系統或技術維護人員，以便把該檢測值與一個預定的基準值比較，並且根據該比較結果調整R、G、B輸出的每一個的直流電壓電平和增益。另外，在調整期間，手動地調整直流電壓電平調整電路和一個增益調整電路中的可變電阻，或通過數據總線重寫存儲在一個存儲電路中的存儲數據來調整。
但是在上述的常規方法中，在一個調整現場需要一臺工業電視攝像機、一個用於工藝調整的計算機系統或技術維護人員。所以，存在的問題是，在電視接收機或監視器裝置出貨之後經過一段時間出現CRT的變化時，該白平衡特性不能隨著變化自行地調整。
最近幾年中，自動顯像管偏壓(AKB)電路可以被用來自動地執行這種調整。在該電路中，在視頻信號的垂直消隱期間中輸入一個基準信號，檢測此時的CRT的陰極電流，並且使用該檢測值自動地調整白平衡。
圖1示出這種AKB電路的常規實例。通過在R、G、B坐標軸的每一個上設置一個驅動增益(AC幅度)和一個截止電平(直流電壓電平)來調整白平衡。具體地說，在一個確定的期間，使用基準信號1(黑色信號電平)替代一個視頻信號來調整該截止電平，並且類似地在一個基準信號1上無疊加成分的期間使用替代視頻信號的一個基準信號2(白信號電平)調整該驅動增益。這兩個黑白電平被調整，從而相等地設置分別的輸入信號與R、G、B坐標軸的每一個的陰極電流的一個比率。
現在具體地描述圖1的AKB電路。
開關電路1、2、3的每一個選擇並且輸出在R、G、B信號和基準信號1(黑色信號電平)以及基準信號2(白色信號電平)之中的分別的一個。用於選擇基準信號1和2的期間是一個垂直消隱期間，而不是垂直反饋期間，即通常是過掃描的以及用戶看不見的部分期間。例如，對應於基準黑色電平的基準信號1的電平大約是3到5IRE(白色信號的峰值是100IRE)，而對應於基準白色電平的基準信號2的電平大約是30到50IRE。
另外，上述的R、G、B信號是在一個三基色驅動中的R、G、B坐標軸每一個的基色信號，並且該基色信號的亮度、色調等是預先控制的。
驅動增益調整電路4、5、6分別包括增益控制放大器，執行對於分別地來自開關電路1、2、3的信號輸出的驅動增益的調整，即調整AC幅度。另外，截止調整電路7、8、9分別地包括例如箝位電路，執行分別來自驅動增益調整電路4、5、6的信號輸出的直流電平的調整(例如箝位)。截止調整電路7、8、9的輸出被提供到輸出電晶體(PNP型電晶體)13、14、15的基極，每一都通過分別的驅動電路10、11、12之一。電晶體13、14和15的發射極被分別地連接到CRT 16的R、G、B坐標軸的陰極電極。電晶體13、14、15由來自驅動電路10、11和12的輸出驅動，從而電流經過CRT 16的R、G、B坐標軸的每一個的陰極並且驅動CRT 16以便顯示。
用於把流經每一陰極的電流轉換成電壓的電阻17、18、19被連接到上述電晶體13、14、15的集電極。電阻17、18、19中的電壓降被分別地在一個取樣保持電路(S/H)20、21、22取樣。這些取樣保持電路20、21和22在一個確定的期間，例如1H(1水平期間)中取樣正比於一個陰極電流的電壓。取樣的電壓由用於保持黑色信號電平的電容器23、24、25分別地保持，並且由用於保持一個白色信號電平的電容器26、27和28分別地保持。
在比較器電路29、30、31中，由電容器23、24、25保持的電壓被分別地與對應於基準黑色電平的一個基準電壓比較。該基準電壓是從一個基準電壓源32輸出的。比較器電路29、30、31的比較結果被分別地提供到截止調整電路7、8、9，並且該直流電平由R、G、B坐標軸的每一個調整。
在比較器電路33、30、35中，由電容器26、27、28保持的電壓被分別地與對應於基準白色電平的一個基準電壓比較。該基準電壓是從一個基準電壓源36輸出的。比較器電路33、34、35的比較結果被分別地提供到驅動增益調整電路4、5、6，並且該交流電幅度由R、G、B坐標軸的每一個調整。
在圖1示出的AKB電路中，負反饋迴路分別控制R、G、B坐標軸每一個進行的AC幅度調整操作和DC直流電平調整操作，每一負反饋迴路包括驅動增益調整電路4、5、6；截止調整電路7、8、9；驅動電路10、11、12；電晶體13、14、15；取樣保持電路20、21、22；和比較器電路29到35。當比較器電路29-31以及33-35的輸入端的電壓彼此相等之時，每一負反饋迴路的上述操作成為穩定操作。當每一反饋迴路的操作成為穩定之時，在每一個R、G、B坐標軸之中的陰極電流對一個基準信號的比率被設置為是相等的。
在此期間，在圖1示出的常規AKB電路中，為了在一個關鍵行期間保持通過轉換一個陰極電流而獲得的電壓，取樣保持電路20到22需要電容器23到28。由於該關鍵行期間是1V(1垂直期間，大約17ms)，所以這些電容器要求一個相當大的容量，並且使用大約幾個μF到10μF。
結果是，一個集成的AKB電路不能把這些電容器結合在一個集成電路中，而是需要提供在集成電路的外部。另外，該集成電路需要提供一個專用的外部的接線端用於提供這些電容器的外部電路，以及不可避免地加大集成電路的體積。
同時，即使不提供陰極電壓，該CRT和顯示屏幕處於一個完全黑狀態，漏電流可以流經陰極。所以此時由轉換該陰極電流而獲得的一個電壓不是0V，並且該漏電流的電壓被加到取樣保持電路20-22的電容器23-28的保持電壓上。
圖2是一個提取電路圖，示出的電阻17用於檢測R軸中的陰極電流並且把該檢測的電流轉換成電壓；以及一個比較器電路29，用於把由電阻17轉換的電壓與對應於一個基準黑色電平的基準電壓相比較。
在基準信號輸入期間，除了對應於基準信號的陰極電流Ik之外，還有漏電流Ileak流經陰極。所以，在用於電流檢測的電阻17產生一個電壓降VIk＝R×(Ik+Ileak)(R是電阻17的電阻值)。
就是說，在電阻17上產生一個漏電流的電壓降，並因此有時不能獲得最佳的截止或驅動增益。
另外，如果在三個坐標軸R、G、B之中的漏電流的值不同，則出現不能獲得正確白平衡的問題。
作為解決由於漏電流而導致的白平衡移動的這種問題的措施，通常設計如圖3所示的一個電路。對於該電路來說,用於在垂直消隱期間過程中箝位一個陰極電流Ik的箝位電路41被加到圖2中示出的電路。
箝位電路41包括箝位電容器42、箝位電壓源43和開關電路(SW)44。
在該電路中，在陰極中存在一個漏電流，在垂直消隱期間內，在電阻17的兩端產生對應於該電流的電壓降。另外，在一個期間的垂直消隱期間接通開關電路44，在比較器電路29和電容器42之間連接節點N1的電壓被設置為實際上等於箝位電壓源43的電壓。
另一方面，在另一期間的垂直消隱期間，在電阻17的兩端產生對應於在對應於基準信號電流和漏電流之間的另外一個電流的電壓降。此時，開關電路44被斷開，在比較器電路29和電容器42之間的連接節點N1產生只對應於該基準信號的一個電壓降。就是說漏電流分量的電壓被補償。隨後，利用比較器電路29把節點N1的電壓與基準電壓源32的一個基準電壓比較。
但是在圖3的電路中，還需要箝位電容器42。
以此方式，在傳統的AKB電路中，存在提供若干具有大容量的電容器的需要。結果是，需要外部提供的若干部件，並且因此存在集成電路製造成本高的缺點。
另外，在傳統的AKB電路中存在一個缺點，即由於流經陰極的漏電流的影響而不能獲得最佳截止或驅動增益。而且，還出現需要更多的電容器以便消除該漏電流的影響的問題。
本發明的一個目的是提供一種自動白平衡調整電路，能夠使用少量電容器消除陰極漏電流的影響，以及提供最佳的調整截止或驅動增益。
本發明的第二個目的是提供一種自動白平衡調整電路、能夠以廉價製成而在集成過程中不要求外部的電容器。
本發明的第三個目的是提供一種自動白平衡調整電路，即使視頻信號的直流電平由於提供到陰極射線管的高壓電源的變化而已經快速改變的情況下，也能夠快速地把直流電平的變化返回到一個原始值，於是將該直流電平保持到一個確定值。
本發明的第四目的是提供一種自動白平衡調整電路，即使當視頻信號的直流電平被使用數據調整從而使用離散數據時也能夠把直流電平收斂到一點。
根據本發明，用於自動地調整具有至少一個陰極的彩色圖象顯象管的白平衡的自動白平衡調整電路包括一個選擇器電路，用於接收一個彩色視頻信號和至少一個基準信號，並且選擇和輸出這些信號之一；一個調整電路，用於接收來自該選擇器電路的一個輸出信號，根據一個控制信號調整該信號的至少一個直流電平並且輸出一個信號；一個驅動電路，用於接收該調整電路的輸出信號並且輸出一個驅動信號以便被提供到彩色圖象顯象管的陰極；一個檢測器電路，連接到該彩色圖象顯象管並且檢測根據流經該彩色圖象顯象管陰極的一個電流的電壓；第一電壓保持電路，用於接收由該檢測器電路檢測的電壓並且保持該電壓；一個運算電路，用於接收由該檢測器電路在由該選擇器電路選擇的基準信號期間檢測的電壓和在其中彩色視頻信號和基準信號都不被選擇的一個期間由該第一電壓保持電路保持電壓，並且獲得在這些電壓之間的差值的一個電壓；以及，一個比較器電路，用於接收由該運算電路獲得差值中的一個電壓，把該差值電壓與一個基準電壓相比較，並且產生控制信號以便根據該比較結果控制調整電路的一個操作。
根據本發明，用於自動地調整具有至少一個陰極的彩色圖象顯象管的白平衡的自動白平衡調整電路包括選擇器電路，用於接收具有垂直消隱期間的彩色視頻信號以及至少一個基準信號，選擇該彩色視頻信號，並且在該垂直消隱期間的一個局部期間選擇以及輸出至少一個基準信號；一個調整電路，用於接收來自該選擇器電路的一個輸出信號，以及根據一個控制信號調整該信號的至少一個直流電平並且輸出一個信號；一個驅動電路，用於接收該調整電路的輸出信號，並且輸出一個驅動信號以便被提供到彩色圖象顯象管的至少一個陰極；一個檢測器電路，連接到該彩色圖象顯象管並且檢測根據流經該彩色圖象顯象管陰極的一個電流的電壓；一個電壓保持電路，用於在垂直消隱期的一個期間中、並且其中該至少一個基準信號未被選擇，接收由檢測器電路檢測的一個電壓，並且保持該電壓；具有一對輸入節點的比較器電路，在該至少一個基準信號被該選擇器電路選擇的期間，由該檢測器電路檢測的電壓被提供到一個輸入節點，一個基準電壓被提供到另一節點，該比較器電路比較饋送到一對輸入節點的這兩個電壓，並且根據該比較結果產生用於控制該調整電路的操作的控制信號；以及，一個用於產生基準電壓的基準電壓發生器電路，接收由該電壓保持電路保持的電壓，並且根據該電壓改變該基準電壓的值。
根據本發明，用於自動地調整具有至少一個陰極的彩色圖象顯象管的白平衡的自動白平衡調整電路包括選擇器電路，用於接收具有垂直消隱期間的彩色視頻信號以及至少一個基準信號，選擇該彩色視頻信號，並且在該垂直消隱期間的一個局部期間選擇以及輸出至少一個基準信號；一個調整電路，用於接收來自選擇器電路的一個輸出信號，根據一個控制信號調整該信號的至少一個直流電平並且輸出一個信號；一個驅動電路，用於接收該調整電路的輸出信號，並且根據該輸出信號輸出一個驅動信號以便被提供到彩色圖象顯象管的至少一個陰極；一個第一檢測器電路，連接到該彩色圖象顯象管並目檢測根據流經該彩色圖象顯象管陰極的一個電流的電壓；第一比較器電路，在其中該至少一個基準信號由該選擇器電路選擇的一個期間，用於接收由該第一檢測器電路檢測的一個電壓，並且把該電壓與第一基準電壓比較；一個存儲器電路，用於存儲對於該調整電路的操作進行控制的數據；一個更新電路，用於接收第一比較器電路的比較結果和存儲在該存儲器電路中的數據，根據該第一比較器電路的比較結果更新該數據，並且把該更新的數據提供到該存儲器電路，該更新的數據被再一次存儲在該存儲器電路中；以及，一個D/A轉換器，用於接收存儲在該存儲器電路中的數據，把該數據轉換成一個模擬信號，並且輸出該轉換的信號到該調整電路作為控制信號。
根據本發明，一個具有對應於三基色視頻信號的三陰極電極的自動白平衡調整電路，用於自動地調整一個被施加了高壓的彩色圖象顯象管的白平衡，它包括三個選擇器電路，用於分別地接收具有垂直消隱期間的三基色視頻信號以及基準信號，選擇每一個彩色視頻信號，並且在該垂直消隱期間的每一個局部期間選擇並且輸出每一個基準信號；三個調整電路，用於分別地接收從該選擇器電路輸出的信號，並且根據每一信號的直流電平和交流幅度調整和輸出這些信號的每一個；三個驅動電路，用於分別地接收從擇器電路輸出的信號，輸出驅動信號，以便被提供到每一個彩色圖象顯象管的陰極電極；一個檢測器電路，連接到該彩色圖象顯象管並且檢測根據流經該彩色圖象顯象管的三個陰極的每一個電流的電壓；一個比較器電路，用於接收在當基準信號由該三個選擇器電路選擇期間由三個檢測器電路檢測的電壓，並且產生在該電壓和一個第一基準電壓之間的一個差值電壓；三個存儲器電路，用於存儲對三個調整電路的每一個的操作進行控制的數據；三個D/A轉換器，用於分別地接收存儲在該三個存儲器電路中的數據，把這些數據分別地轉換成一個模擬信號，並且把該信號輸出到調整電路的每一個作為控制信號；以及，一個用於接收預先分別地存儲在三個存儲器中的數據的更新電路，更新分別的第一變量的幾個階中的數據以及大於該第一變量的第二變量的幾個階中的數據，該更新的數據被再一次存儲在對應於存儲器電路的每一個中，在一方面，在其中第一基準電壓與由檢測器電路檢測的三個電壓之間不同、而同時該選擇器電路正在選擇大於三個規定的值並被此相等的基準信號情況下，該更新電路藉助該第二變量更新從該三個存儲器電路提供的三個數據項，而在任何其它情況中藉助該第一變量更新三個數據項。
根據本發明，用於自動地調整具有至少一個陰極的彩色圖象顯象管的白平衡的自動白平衡調整電路，它包括第一選擇器電路，用於接收一個彩色視頻信號和一個基準信號，並且選擇和輸出這兩個信號之一；一個調整電路，用於接收來自該第一選擇器電路的一個輸出信號，根據一個控制信號調整該信號的一個直流電平並且輸出一個信號；一個驅動電路，用於接收該調整電路的輸出信號，並且輸出一個驅動信號以便被提供到彩色圖象顯象管的陰極；一個存儲器電路，用於存儲用於對該調整電路的操作進行控制的數據；一個D/A轉換器，用於接收存儲在存儲器電路中的數據並且把該數據轉換成一個模擬電壓並且輸出該轉換的數據；一個放大器電路，用於在當第一選擇器電路選擇基準信號、第二模擬電壓被提供到調整電路期間，產生一個第二模擬電壓，從而使得該彩色圖象顯象管的陰極電流實際上與一個預定的基準電流一致；一個差值電壓產生器電路，用於在當第一選擇器電路選擇基準信號以及該D/A轉換器產生第一模擬電壓期間，接收由該放大器電路產生的第二模擬電壓，並且產生二者電壓的一個差值電壓；一個電壓保持電路，用於接收由該差值電壓產生器電路產生的電壓並且保持該電壓；一個比較器電路，用於接收由該該電壓保持電路保持的一個電壓和由該差值電壓產生器電路產生的一個電壓，並且比較這些電壓；一個更新電路，用於根據這些電壓和比較結果更新存儲在該存儲器電路中的數據；以及第二選擇器電路，用於接收D/A轉換器的第一模擬電壓和由該放大器電路產生的第二模擬電壓，在當該第一選擇器電路選擇該基準信號期間選擇該第二模擬電壓，在當該第一選擇器電路選擇該視頻信號期間選擇第一模擬電壓，以便輸出該選擇電壓到調整電路作為控制信號。
根據本發明，用於自動地調整具有至少一個陰極的彩色圖象顯象管的白平衡的一個自動白平衡調整電路包括一個選擇器電路，用於接收具有垂直消隱期間的彩色視頻信號和一個基準信號，並且在該垂直消隱期間的一個局部期間選擇和輸出該基準信號；一個調整電路，用於接收來自該第一選擇器電路的一個輸出信號，根據一個控制信號調整該信號的一個直流電平並且輸出一個信號；一個驅動電路，用於接收該調整電路的輸出信號，並且輸出一個驅動信號以便被提供到彩色圖象顯象管的陰極；一個存儲器電路，用於存儲被用於控制該調整電路的操作的數據；一個D/A轉換器，用於接收存儲在該存儲器電路中的數據，把該數據轉換成一個模擬電壓，並且把該轉換的電壓提供到該調整電路作為控制信號；一個檢測器電路，連接到該彩色圖象顯象管並且在當該選擇器電路選擇該基準信號期間檢測該彩色圖象顯象管的一個陰極電極；第一比較器電路，在當該選擇器電路選擇該基準信號期間，用於接收該檢測器電路的一個檢測值，並且把該檢測值與一基準值比較；一個保持電路，用於接收該第一比較器電路的比較結果並且保持該結果；第二比較器電路，用於接收該保持電路的一個輸出和第一比較器電路的比較結果，並且對這些結果進行比較；和，一個更新電路，用於接收該第一和第二比較器電路的比較結果，並且根據這些比較結果更新存儲在該存儲器電路中的數據。
根據本發明，用於自動地調整具有至少一個陰極的彩色顯像管的白平衡的自動白平衡調整電路包括一個選擇器電路，用於接收具有垂直消隱期間的彩色視頻信號和一個基準信號，並且在該垂直消隱期間的一個局部期間選擇和輸出該基準信號；一個調整電路，用於接收來自該第一選擇器電路輸出的信號，根據控制信號調整該信號的直流電平並且輸出一個信號；一個驅動電路，用於接收該調整電路的輸出信號，並且輸出一個驅動信號以便被提供到彩色圖象顯象管的陰極；一個存儲器電路，用於存儲對該調整電路的操作進行控制的數據；一個D/A轉換器，用於接收存儲在該存儲器電路中的數據，把該數據轉換成一個模擬電壓，並且把該電壓提供到該調整電路作為控制信號；一個檢測器電路，連接到該彩色圖象顯象管並且在當該選擇器電路選擇該基準信號期間檢測該彩色圖象顯象管的一個陰極電流；一個比較器電路，在其中該選擇器電路選擇該基準信號期間，用於接收該檢測器電路的一個檢測值，並且把該檢測值與一基準值比較；第一保持電路，當在該彩色視頻信號的一個場周期的第一期間從該存儲器電路輸出的數據由該D/A轉換器轉換時，以及根據獲得的模擬電壓控制該調整電路的一個操作時，用於接收來從比較器電路輸出的一個第一比較結果，並且保持該結果；第二保持電路，在該彩色視頻信號的相同的場周期中，當在該第一期間之後的第二期間之內從該存儲器電路輸出的數據由該D/A轉換器轉換時，以及根據一個模擬電壓控制該調整電路的操作時，用於接收從該比較器電路輸出的第二比較結果，並且保持該結果；和，一個更新電路，用於接收該比較器電路的比較結果並且保持該第一和第二比較器電路的保持內容，並且根據這些基準結果以及保持內容更新存儲在該存儲器電路中的數據。
根據本發明，用於自動地調整具有至少一個陰極的彩色顯像管的白平衡的自動白平衡調整電路包括一個選擇器電路，用於接收具有垂直消隱期間的彩色視頻信號和一個基準信號，並且在該垂直消隱期間的一個局部期間選擇和輸出該基準信號；一個調整電路，用於接收來自該第一選擇器電路的一個輸出信號，根據一個控制信號調整該信號的一個直流電平並且輸出一個信號；一個驅動電路，用於接收該選擇器電路的輸出信號，並且輸出一個驅動信號以便被提供到彩色圖象顯象管的陰極；一個存儲器電路，用於存儲用於對該調整電路的一個操作進行控制的數據；一個D/A轉換器，用於接收存儲在該存儲器電路中的數據，把該數據轉換成一個模擬電壓，並且把該轉換的電壓提供到該調整電路作為控制信號；一個檢測器電路，連接到該彩色圖象顯象管並且在當該選擇器電路選擇該基準信號期間檢測該彩色圖象顯象管的一個陰極電流；一個比較器電路，在該選擇器電路選擇該基準信號期間，用於接收該檢測器電路的一個檢測值，並且把該檢測值與一基準值比較；第一保持電路，用於接收在該彩色視頻信號的第一場周期期間的該比較器電路的比較結果，並且保持該結果；第二保持電路，在該彩色視頻信號的第一場周期之前的第二場周期中，用於接收該比較器電路的比較結果，並且保持該結果；和，一個更新電路，用於接收該第一和第二保持電路的保持內容，並且根據這些保持內容更新存儲在該存儲器電路中的數據。
根據本發明，用於自動地調整具有至少一個陰極的彩色顯像管的白平衡的自動白平衡調整電路包括第一選擇器電路，用於接收一個彩色視頻信號和一個基準信號，並且選擇和輸出這兩個信號之一；一個調整電路，用於接收來自該第一選擇器電路的一個輸出信號，並且根據一個控制信號調整該信號的一個直流電平，並且輸出一個信號；一個驅動電路，用於接收該調整電路的輸出信號，並且輸出一個驅動信號以便被提供到彩色圖象顯象管的陰極；一個存儲器電路，用於存儲對該調整電路的操作進行控制的數括；一個D/A轉換器，用於接收存儲在存儲器電路中的數據，把該數據轉換成第一模擬電壓，並且輸出該第一模擬電壓；一個放大器電路，在其中第一選擇器電路選擇基準信號，第二模擬電壓被提供到調整電路期間，用於產生第二模擬電壓，從而使得該彩色圖象顯象管的陰極電流實際上與一個預定的基準電流一致；一個信號發生器電路，在其中第一選擇器電路選擇基準信號以及該D/A轉換器產生第一模擬電壓期間，用於接收由該放大器電路產生的第二模擬電壓，並且根據指示在這些模擬電壓之間的差值的電壓而產生一個信號；第一保持電路，當在該彩色視頻信號的一個場周期的第一期間從該存儲器電路輸出的數據由該D/A轉換器轉換時，以及根據獲得的模擬電壓控制該調整電路的一個操作時，用於接收來由該信號發生器電路產生的第一信號，並且保持該第一信號；第二保持電路，在該彩色視頻信號的相同的場周期中，當在該第一期間之後的第二期間之內從該存儲器電路輸出的數據由該D/A轉換器轉換時，以及根據一個模擬電壓控制該調整電路的操作時，用於接收由該信號發生器電路產生的第二信號，並且保特該第二信號；一個更新電路，用於接收由該信號發生器電路產生的信號和該第一和第二保持電路的保持內容，並且根據這些信號和保持內容更新存儲在該存儲器電路中的數據；和，第二選擇器電路，用於接收D/A轉換器的第一模擬電壓和由該放大器電路產生的第二模擬電壓，在其中該第一選擇器電路選擇該基準信號期間選擇該第二模擬電壓，在其中該第一選擇器電路選擇該視頻信號期間選擇第一模擬電壓，並且輸出該選擇模擬電壓到調整電路作為控制信號。
根據本發明，一個視頻顯示裝置包括一個控制電壓發生器電路，用於產生一個控制電壓，使得在一個視頻信號的直流電平的一個調整期間，一個預定的陰極電流流經一個圖象顯象管的陰極；一個數據改變電路，用於接收該控制電壓，並且在由模擬轉換該數據而獲得的一模擬電壓接近該控制電壓的一個方向上改變該數據；以及，一個檢測器電路，用於接收該控制電壓和模擬電壓並且檢測一個數據，其中的絕對值指示在所進行的改變的前與後由對數據進行模擬轉換獲得的模擬電壓與該控制電壓之間的差值是較小的，其中通過使用由對數據進行模擬轉換獲得的模擬電壓調整該視頻信號的一個直流電平，該被檢測數據的絕對值指示在該檢測器電路中的模擬數據和控制電壓之間的一個差值是較小的。
根據本發明，一個視頻顯示裝置包括第一檢測器電路，用於在一個視頻信號的直流電平的調整期間更新數據，並且分別地檢測在該更新之前與之後流經一個圖象顯象管的陰極的陰極電流；以及，第二檢測器電路，用於接收該第一檢測器的檢測結果，並且檢測一個數據，其中的絕對值指示在檢測的陰極電流和一個預定的基準值之間的差值是較小的，其中通過使用對在該第二檢測器電路中檢測的數據進行模擬轉換而獲得的一個模擬電壓調整一個視頻信號的直流電平。
根據本發明，一個視頻顯示裝置包括一個檢測器電路，用於在一個視頻信號的直流電平的調整期間改變數據，並且檢測在該改變之前與之後流經一個圖象顯象管的陰極的陰極電流；一個判斷電路，用於接收該檢測器電路的檢測結果，並且當檢測的陰極電流的改變值含括一個預定的收斂值時，判斷該數據已經收斂；和，一個數據固定電路，用於接收該判斷電路的判定結果，並且當數據的收斂被判定時，固定到一個數據值，該數據對應於當該陰極電流超過該收斂值時或在該陰極電流值超過該收斂值之前的任何時間，使用該被固定的數據調整視頻信號的直流電平。
本發明的另外目的以及優點將在下面描述，從該描述中將會更加清楚，或可以通過本發明的實踐了解本發明的目的以及優點。本發明的目的以及優點可以藉助幫助和以下的特別指教來實現及獲得。
被結合在其中並且構成該說明書的一部分的附圖示出了本發明的最佳實施例並且加之上述的總的描述以及下面給出的該最佳實施例的詳述，用作解釋本發明的原理。
圖1示出一種傳統的AKB電路的一個實例的方框圖；圖2是一個提取電路圖，示出在圖1示出的普通AKB電路中與檢測的陰極電流和基準電壓之間比較相關的電路；圖3是一個提取電路圖，示出在不同於圖1示出的普通AKB電路中與在檢測的陰極電流和基準電壓之間比較相關的電路；圖4是表示根據本發明的第一實施例的AKB電路的整體結構的方框圖；圖5表示帶有用於電流檢測的一個電阻的多個控制電路的R軸的截止調整電路的控制操作的一個控制電路的內部結構的電路圖；圖6是一個定時圖，表示實現圖4的實施例的電路的操作；圖7是表示根據本發明的第二實施例的AKB電路的主要部分的結構的電路圖；圖8是表示根據本發明的第三實施例的AKB電路的主要部分的結構的電路圖；圖9是表示根據本發明的第四實施例的AKB電路的主要部分的結構的電路圖；圖10是表示根據本發明的第五實施例的AKB電路的整體結構的方框電路圖11是一個定時圖，表示實現圖10的實施例的電路的操作；圖12是表示根據本發明的第六實施例的AKB電路的整體結構的方框電路圖；圖13是一個定時圖，示出圖12的電路的操作。
圖14是表示根據本發明的第七實施例的AKB電路的整體結構的方框電路圖；圖15是表示根據本發明的第八實施例的AKB電路的整體結構的方框電路圖；圖16是一個定時圖，表示實現圖15的實施例的電路的操作；圖17是表示根據本發明的第九實施例的AKB電路的整體結構的方框電路圖；圖18是表示根據本發明的第十實施例的AKB電路的主要部分的整體結構的電路圖；圖19是表示根據本發明的第十一實施例的AKB電路的主要部分的整體結構的電路圖；圖20A和圖20B是示意圖，示出在電流檢測器電路中的轉換電壓VIk和兩個基準電壓VrefH和VrefL之中的相互關係；圖21是一個特性示意圖，示出在CRT陰極電壓和陰極電流之間的相互關係；圖22是表示根據本發明的第十二的實施例的AKB電路的主要部分的結構的電路圖；圖23是示意圖，示出在在該實現圖22的電路中的轉換電壓VIk和兩個基準電壓VrefH和VrefL之中的相互關係；圖24是一個方框圖，表示根據圖15示出的第八實施例的AKB電路被示意地重新寫入。
圖25是一個使用在圖24的電路中的信號的定時圖；圖26是表示根據本發明的第十三實施例的AKB電路的整體結構的方框圖；圖27A、27B、和27C是示意圖，示出與圖26的具體電路相關的電流檢測器電路中的被檢測電流的各種收斂狀態；圖28是一個示意圖，示出沒有收斂的存儲器數據擺動的一個狀態；圖29是表示根據本發明的第十四實施例的AKB電路的整體電路結構的方框圖；圖30是一個流程圖，示出根據第十四實施例的電路的控制實例；圖31被一個示意圖，部分地示出圖29的電路的詳細的電路結構；圖32被一個示意圖，部分地示出圖29的電路的詳細的電路結構；
圖33被一個示意圖，部分地示出圖29的電路的詳細的電路結構；圖34是一個示意圖，完整地示出使用在圖31和圖33的電路中的基準電壓之間的相互關係；圖35是表示根據本發明的第十五的實施例的AKB電路的整體電路結構的方框圖；圖36是一個流程圖，示出根據第十五的實施例的電路的控制實例；圖37被一個示意圖，部分地示出圖35的電路的詳細的電路結構；圖38是表示根據本發明的第十六實施例的AKB電路的整體電路結構的方框圖；圖39是一個流程圖，示出根據第十六實施例的電路的控制實例；圖40是一個示意圖，示出一個狀態，其中D/A轉換器的轉換電壓最終集中在第十六實施例中的一個最優值；圖41是表示根據本發明的第十七實施例的AKB電路的整體電路結構的示意圖；圖42是一個流程圖，示出根據第十七實施例的電路的控制實例；圖43是表示根據本發明的第十八的實施例的AKB電路的整體電路結構的方框圖；圖44是一個流程圖，示出根據第十八的實施例的電路的控制實例；圖45是表示根據本發明的第十九實施例的AKB電路的整體電路結構的方框圖；圖46是一個使用在圖45的具體電路中的時鐘信號的定時圖；圖47是一個流程圖，示出根據第十九實施例的電路的控制實例；圖48是一個流程圖，示出根據第十九實施例的電路的另一控制實例；圖49是表示根據本發明的第二十實施例的AKB電路的整體電路結構的方框圖；圖50是一個流程圖，示出根據第二十實施例的電路的控制實例；以及圖51是表示根據本發明的第二十一實施例的AKB電路結構的整體結構的方框圖。
隨後參照附圖，將藉助實施例描述本發明。
圖4是表示根據本發明的第一實施例的AKB電路的整體結構的方框圖。對應於圖1的傳統電路的那些同樣的元件用相同的標號標註，並且予以描述。
R、G、B信號分別之一、基準信號1(黑色信號電平)和基準信號2(白色信號電平)被輸入到開關電路1、2、3。在這些開關電路1、2、3中，根據一個控制信號(沒示出)選擇和輸出分別的R、G、B信號的一個信號和分別的基準信號1和基準信號2。基準信號1和2被輸出的期間是一個垂直消隱期間而是不一個垂直反饋期，即通常的過掃描期間的一部分，並且是一個用戶看不見的期間。例如，對應於基準黑色電平的基準信號1的電平大約是3到5IRE，而對應於基準白色電平的基準信號2的電平大約是30到50IRE。
上述的R、G、B信號是在一個三基色驅動中的分別的R、G、B坐標軸的基色信號，並且這些基色信號的亮度、色調之類量是被控制的。
每個驅動增益調整電路4、5、6都包括增益控制放大器，執行對於分別地來自開關電路1、2、3的信號輸出的驅動增益的調整，即調整AC幅度，另外，截止調整電路7、8、9分別地包括例如箝位電路，分別執行對來自驅動增益調整電路4、5、6的信號輸出的直流電平的調整(例如箝位)。來自截止調整電路7、8、9的輸出通過消隱電路51、52和53分別地被提供到輸出電晶體(PNP型電晶體)13、14、15的基極，以及被分別地提供到驅動電路10、11和12。電晶體13、14、15的發射極連接到CRT 16的R、G、B的陰極，這些電晶體13、14、15由從驅動電路10、11和12輸出的信號驅動，從而該電流經過CRT 16的R、G、B坐標軸的陰極，並且驅動CRT 16以便顯示。
上述消隱電路51、52和53的每一個根據消隱信號R.BLK、G.BLK和B.BLK對CRT16的陰極分別設置無信號狀態。
用於轉換流經每一陰極的電流的電流檢測電阻17、18和19被分別連接到電晶體13、14、15每一個的集電極。由電阻17轉換的電壓被提供到並聯的兩個控制電路54和55。根據由電阻17轉換的電壓，控制電路54控制在該R軸的截止調整電路7中的截止調整操作。根據由電阻17轉換的電壓，控制電路55控制在該R軸的驅動增益調整電路4中的驅動增益調整操作。類似地，由電阻18轉換的電壓被提供到並聯的兩個控制電路56和57。根據由電阻18轉換的電壓，控制電路56控制在該G軸的截止調整電路8中的截止調整操作。根據由電阻18轉換的電壓，控制電路57控制在該G軸的驅動增益調整電路5中的驅動增益調整操作。類似地，由電阻19轉換的電壓被提供到並聯的兩個控制電路58和59。根據由電阻19轉換的電壓，控制電路58控制在該B軸的截止調整電路9中的截止調整操作。根據由電阻19轉換的電壓，控制電路59控制在該B軸的驅動增益調整電路6中的驅動增益調整操作。
圖5表示用於控制圖4中的六個控制電路54到59的R軸的截止調整電路7的操作的控制電路的內部結構。電路54到59的內部結構是類似的，因此描述將藉助示出的一個實例控制電路54給出。
在控制電路54中，設置有兩個取樣保持電路(S/H)61和62和一個相減電路63，以便消除由於漏電流所引起的電阻17的電壓降。即，兩個取樣保持電路61和62的輸入端被共同連接到電阻17的一端。
當輸入的時鐘信號CK生效時(″H″電平)，取樣保持電路61取樣並且保持電阻17上產生的電壓降。當輸入的時鐘信號CK生效時(″H″電平)，取樣保持電路62取樣並且保持電阻17上產生的電壓降。利用相減電路63從取樣保持電路62的保持電壓減掉取樣保持電路61的保持電壓，並且獲得作為相減結果的電壓Vlk′被提供到比較器電路64的輸入端(-)。對應於在基準電壓源65產生的基準黑色電平的基準電壓被提供到該比較器電路64的另一輸入端(+)。利用該比較器電路64執行在輸出電壓和來自該相減電路63的基準電壓之間的比較，並且把比較結果提供到截止調整電路7。
在圖4中的其它控制電路56和58中的每一個的基準電壓源65產生對應於基準黑色電平的基準電壓，在其它控制電路55、57和59中的每一個的基準電壓源65產生對應於基準白色電平的基準電壓。
現在參照圖6的定時圖描述上面的電路結構的操作。
首先，在一個垂直消隱期間切換開關電路1、2、3，分別選擇基準信號1或基準信號2代替R、G、B信號，以使AKB使用基準信號1或基準信號2執行操作，但是在這種AKB操作之前，把一個消隱脈衝輸入到AKB電路。
該消隱脈衝把一個無信號狀態設置於CRT 16的陰極，並且該消隱脈衝被提供到消隱電路51、52和53。在消隱脈衝的生效期間，使時鐘信號CK生效。在該消隱期間，一般地沒有陰極電流流動，並且因此在圖5中的電阻17上的電壓降VIk應該理想地是0V。但是，當產生漏電流Ileak時，由VIk＝R×Ileak表示的電壓降產生在該電阻17上，其中R表示該電阻17的電阻值。當時鐘信號CK生效時，該電壓降被取樣保持電路61取樣和保持。
隨後，例如開關電路1被切換，並且選擇一個基準信號(基準信號1或基準信號2)。在該選擇期間，使時鐘信號CK2生效，在電阻17上的電壓降由該取樣保持電路62取樣和保持。隨後，相減電路63從取樣保持電路62保持的電壓中減掉取樣保持電路61保持的電壓。
由取樣保持電路62保持的電壓是當該基準信號被輸入時對應於流經陰極的基準信號和漏電流之外的電流已經被轉換的電壓。所以相減電路63輸出不包括根據漏電流轉換的電壓的只對應於該基準信號的陰極電流的一個被轉換的電壓。從相減電路63輸出的電壓與基準電壓由比較器電路64比較。此時比較結果被輸入到截止調整電路7，並且由該截止調整電路7執行黑色信號電平調整。
當在開關電路1、2、3選擇基準信號1時，由截止調整電路7、8、9分別控制黑色信號電平的調整。當在開關電路1、2、3選擇基準信號2時，由驅動增益調整電路4、5、6分別控制白色信號電平的調整。
以此方式，根據第一實施例的AKB電路能夠影響流經陰極的漏電流，從而使其可能執行最佳的截止調整和驅動增益調整。
另外，在該取樣保持電路61和62中，雖然取樣脈衝CK和CK2控制取樣，但是，如圖6所示，取樣脈衝CK和CK2的周期分別是單一水平周期。由於水平同步信號的標準頻率是15KHz，所以一個周期大約是64μs。在取樣保持電路61和62中，用於保持取樣電壓的電容器的容量大約可以是幾十pF。具有這種容量值的電容器容易形成在一個集成電路中。所以，沒有必要提供集成電路外部的電容器，能夠減小集成電路的外部接線端的數量，並且能夠廉價地製造該集成電路。
現在將描述本發明的第二實施例。圖7表示用於控制圖4中的控制電路54到59的R軸的截止調整電路7的操作的控制電路54的內部結構，帶有電流檢測電阻17。電路54到59的內部結構是類似的，因此描述將藉助示出的一個實例控制電路54給出。
圖7的控制電路不同於圖5的控制電路，其區別在於去掉了圖5中的取樣保持電路62，以及電阻17的電壓降直接地輸入到相減電路63的輸入端(+)。
在該實施例中，消隱脈衝輸入到消隱電路51，並且在該消隱期間，激活時鐘信號CK。當產生漏電流Ileak時，在電阻17上產生由VIk＝R×Ileak表示的電壓降。當時鐘信號CK被激活時，取樣保持電路61取樣和保持該電壓降。
隨後，開關電路1被切換，並且選擇該基準信號(基準信號1或基準信號2)。在該選擇期間，電阻17上的電壓降直接輸入到相減電路63的輸入端(+)。相減電路63從電阻41檢測的電壓中減掉取樣保持電路61保持的電壓。結果，象第一實施例一樣，轉換電壓VIk′只對應於基準信號，相減電路63輸出其不包括根據漏電流轉換的電壓。
在此情況下，該取樣保持電路根據這漏電流只取樣轉換電壓。即，當基準信號被輸入時在電阻17上取樣一個轉換電壓，並且輸入到該相減電路63。
如圖5的實施例所示，在下一級包括比較器電路64的電路由模擬處理器電路構成的情況下，如果輸入基準信號時對電阻17上的轉換電壓進行取樣，則在該取樣期間中斷控制迴路。但是在該實施例中，這種中斷不出現。
所以，在該實施例中的控制電路最好是在隨後級的電路中包括由模擬處理器電路組成的比較器電路。在此情況下，比較器電路64由運算放大器構成，而不是由一個比較器構成。
現在將描述本發明的第三實施例。圖8表示用於控制圖4中的控制電路54到59的R軸的截止調整電路7的操作的控制電路54的內部結構，帶有電流檢測電阻17。電路54到59的內部結構是類似的，因此描述將藉助示出的一個實例控制電路54給出。
在圖8的控制電路中，設置有取樣保持電路(S/H)66和運算放大器電路67，以便消除由於一個漏電流所引起的在電阻17上的電壓降。就是說，上述的取樣保持電路66的輸入端被連接到電阻17的一端。輸入的時鐘信號CK在激活狀態時(″H″電平)，取樣保持電路66取樣並且保持電阻17上產生的電壓降。
在上述的運算放大器電路67中，反相輸入端(-)連接到輸出端以便構成一個電壓跟隨器電路。上述取樣保持電路66的輸出被輸入到該運算放大器電路67的非反相輸入端。
在此情況下，上述的恆壓電源65由恆流源68和電阻69組成，恆流源68的一端連接到電源電壓Vcc的供電節點，電阻69連接在該恆流源的另一端和比較器電路64的非反相輸入端(+)之間。
另外，比較器電路64的反相輸入端(-)被連接到在電阻17和取樣保持電路66之間的連接節點N2。
在該實施例中，在消隱脈衝輸入期間，時鐘信號CK被激活。在這個期間，如果產生漏電流Ileak，則由VIk＝R×Ileak表示的電壓降在電阻17上產生。當該時鐘信號CK處於激活狀態時，取樣保持電路66取樣並保持電壓降。由該取樣保持電路66保持的電壓通過運算放大器電路67被加到在恆壓電源65中的電阻69的另一端，作為電壓Vleak。
另一方面，由於恆流源68的恆流I流過電阻69，假設該運算放大器電路67的輸出電壓Vleak是0V，如果電阻69的電阻值是『r』，則在恆流源68和電阻69之間的連接節點，即在該比較器電路64的非反相輸入端(+)的電壓Vs被表示成Vs＝r×I。該電壓Vs是對應於前面基準電壓的一個電壓。在電壓Vleak不是0V的情況下，該電壓Vs被表示成Vleak+r×I。
隨後，由開關電路1選擇一個基準信號(基準信號1或基準信號2)。在基準信號的選擇期間，電阻17上的電壓降被輸入到比較器電路64的反相輸入端(-)。此時，電阻17上的該電壓降是在陰極電流轉換電壓和使用基準信號的漏電流轉換電壓之間的相加。所以，在該比較器電路64中，由於包括具有漏電流轉換的電壓的兩個電壓被比較，所以漏電流轉換電壓就被抵消。
就是說，在該實施例的情況下，流經該陰極電極的漏電流能夠被消除，從而能進行最佳控制截止調整或驅動增益調整。
另外，如圖6所示，在取樣保持電路66中，雖然取樣操作由取樣脈衝CK控制，但是取樣脈衝CK的期間分別是1水平周期。所以，在此情況下，用於在取樣保持電路66中保持該取樣電壓的一個電容器可以是大約幾十pF。具有這種容量值的電容器容易形成在該集成電路中。
現在將描述本發明的第四實施例。圖9表示用於控制圖4中的控制電路54到59的R軸的截止調整電路7的操作的控制電路54的內部結構，帶有電流檢測電阻17。控制電路54到59的內部結構是類似的，並且描述將藉助示出的一個實例控制電路54給出。
圖9的控制電路在下面幾點不同於圖8的控制電路。即在圖8中的恆壓電源65由恆流源68和電阻69組成。但是在圖9的情況下，恆壓電源65是連接在運算波大器電路67的非反相輸入端(+)和一個輸出端之間的恆壓電源70。
在該實施例的情況下，在恆壓電源70產生的基準電壓和從運算放大器電路67輸出的電壓Vleak被輸入到比較器電路64的非反相輸入端(+)，因此使其有可能象第三實施例的情況那樣消除流經CRT陰極的一個漏電流的影響，並且從而使其有可能最佳地執行截止調整和驅動增益調整。
圖10是表示根據本發明的第五實施例的AKB電路的整體結構的方框圖。在根據第一到第四實施例的AKB電路中，為R、G、B坐標軸的每一個為每一驅動增益調整和為每一截止調整(為每一基準信號)，獨立地提供控制電路54到59。
但是，由於這種結構需要為每一軸和每一基準信號提供例如取樣保持電路、相減電路、或運算放大器電路的各種電路，使得電路結構變得複雜。
例如在圖10的AKB電路中，提供基本上類似於圖7中所示的控制電路並且該單個控制電路供全部R、G、B坐標軸，以兩個基準信號1和2共用，從而防止擴大電路的整體數值範圍。
在圖10示出的AKB電路中，對應於圖4示出的那些相同的元件用相同的標號表示，並且省略重複的描述。只給出與圖4所示那些不同部分的描述。
電晶體13、14、15的集電極被共同連接。在集電極共同連接節點和地電位節點之間，連接了一個用於把流經CRT 16的三個陰極的每一個的電流轉換成一個電壓的電流檢測電阻71。電阻71的電壓降被提供到控制電路72。在這種控制電路72中，設置有對應於取樣保持電路61的取樣保持電路73；對應於相減電路63的相減電路74；對應於比較器電路64的比較器電路75。而且，其中設置了一個恆壓電源76，用於產生給出由比較器電路75比較的一個基準黑色電平的基準電壓；一個恆壓電源77，用於產生給出一個基準白色電平的基準電壓；以及一個開關電路(SW)78，用於選擇這些基準電壓並且輸出這些基準電壓到比較器電路75的一個非反相輸入端(+)。
電阻71產生的電壓降在取樣保持電路73取樣。該取樣保持電路73在一個確定的期間，例如1H(1水平周期期間)中取樣正比於陰極電流的電壓。取樣的電壓被提供到相減電路74的反相輸入端(-)。另外，在電阻71中的電壓降被提供到相減電路74的非反相輸入端(+)。
相減電路74的輸出端被連接到比較器電路75的反相輸入端(-)。到該比較器電路75的非反相輸入端(+)，存在一個輸入的來自恆壓電源76的輸出電壓，用於產生由開關電路78選擇的黑色信號電平基準電壓，或恆壓電源77的輸出電壓，用於產生白色信號電平基準電壓。
在該實施例中還設置有一個取樣保持電路(S/H)以及一個電壓保持電容器，獨立地用於R、G、B坐標軸的每一個以及用於每一個驅動增益調整和截止調整。在比較器電路75中的該比較結果被輸入到R軸上的驅動增益調整取樣保持電路79、G軸上的驅動增益調整取樣保持電路80、B軸上的驅動增益調整取樣保持電路81；一個在R軸上的驅動增益調整取樣保持電路82、一個在G軸上的截止調整取樣保持電路83；以及一個在B軸上的截止調整取樣保持電路84。標號85到90是電壓保持電容器，用於保持由分別的取樣保持電路取樣的電壓。
由分別的取樣保持電路79到84取樣以及由分別的電容器85到90保持的電壓被提供到驅動增益調整電路4、5、6以及截止調整電路7、8、9的相應電路，並且執行R、G、B坐標軸每一個的AC幅度的調整以及直流電平的調整。
現在參照圖11的定時圖描述如圖10所示的電路結構的操作。
首先，切換開關電路1、2、3，並且在選擇基準信號1(黑色信號電平)或一個基準信號2(白色信號電平)來代替R、G、B信號之前，把全部消隱信號R.BLK.、G.BLK.、B.BLK設置為″H″電平。以此方式，消隱電路51、52、53防止來自相應的截止調整電路7、8、9的輸出到達相應的驅動電路10、11、12。在該消隱期間，時鐘信號CK設置為″H″電平；並且漏電流所引起的電阻71的電壓降輸入到控制電路72，然後由取樣保持電路73取樣保持。
隨後，開關電路1、2、3被切換，選擇基準信號1而不是R、G、B信號。在選擇基準信號1期間，信號R.BLK.、G.BLK.、B.BLK按順序被設置為一個預定時期的″L″電平。信號R.BLK.、G.BLK.和B.BLK被設置為″L″電平的期間彼此不重疊。
在當消隱信號R.BLK被設置為″L″電平期間，來自R軸中的截止調整電路7的一個輸出被輸入到通過消隱電路51和驅動電路10與R軸的陰極連接的電晶體13的基極，並且電流流過CRT 16的R軸陰極。此時的陰極電流由電阻71轉換成電壓，並且該轉換的電壓被輸入到在控制電路72中的相減電路74的非反相輸入端(+)。如果根據漏電流的電壓分量被包括在該轉換電壓中的話，則由相減電路74在由該取樣保持電路73取樣和保持的電壓之間執行相減運算，從而消除根據漏電流的電壓。
另外，在輸入基準信號1期間，來自恆壓電源76、對應於一個基準黑電平的基準電壓在該開關電路78中被選擇；並且利用該比較器電路75比較其中已經由相減電路74消除了根據漏電流的電壓分量的電壓和該基準電壓。比較器電路75中的比較結果隨後被取樣保持電路82取樣，用於根據由一個電路(沒示出)產生的取樣保持電路控制信號82在R軸上進行截止調整，並且由相應的電容器88保持。保持電壓被提供到R軸上的截止調整電路7作為一個控制信號，並且根據該控制信號調整該R軸的直流電平。在消隱信號R和BLK被設置為″L″電平期間執行調整操作，並且該取樣保持控制信號SH82被設置為″H″電平，最終在該截止調整電路7中調整一個箝位電平，以使比較器電路75的反相輸入端和非反相輸入的二者輸入電壓互相匹配。
隨後，在一個預定的期間中，消隱信號G.BLK.和B.BLK被按順序設置為″L″電平，並且由一個電路(沒示出)產生的取樣保持控制信號SH83和SH84被按順序設置為″H″電平，從而類似地針對G和B坐標軸調整分別的直流電平。
隨後，開關電路1、2、3被切換，選擇基準信號2而不是R、G、B信號。即使在選擇基準信號2期間，消隱信號R.BLK.、G.BLK.、B.BLK也在預定時期中按順序設置為″L″電平。
在當消隱信號R和BLK被設置為″L″電平期間，在R軸上的來自截止調整電路7的一個輸出被輸入到與R軸的陰極連接的電晶體13的基極，並且電流流過CRT 16的R軸陰極。此時的陰極電流由電阻71轉換成電壓，並且輸入到相減電路74的非反相輸入端(+)。如果根據漏電流的一個電壓分量被包括在該轉換電壓中的話，則由相減電路74在已經由該取樣保持電路73取樣的電壓之間執行相減，從而消除根據漏電流的電壓。
另外，在基準信號2被選擇期間，來自恆壓電源77、對應於一個白基準電平的基準電壓在該開關電路78中被選擇；並且其中被消除了根據漏電流的電壓分量的電壓和該基準電壓由該比較器電路75彼此比較。隨後，比較器電路75中的比較結果被取樣保持電路79取樣，用於根據由一個電路(沒示出)產生的取樣保持控制信號SH79在R軸中驅動增益調整，並且由一個相應的電容器85保持。該保持的電壓被提供到R軸上的驅動增益調整電路4作為一個控制信號，並且根據該控制信號調整該R軸的一個AC電平。在消隱信號R和BLK被設置為″H″電平期間執行這種調整操作，並且該取樣保持控制信號SH79被設置為″H″電平，最終在該驅動增益調整電路4中調整一個AC電平，以使比較器電路75的反相輸入端和非反相輸入的二者輸入電壓互相匹配。
隨後在一個預定的期間中把消隱信號G.BLK.和B.BLK按順序設置為″L″電平，並且在一個預定的時期中，由一個電路(沒示出)產生的取樣保持控制信號S80和SH81被按順序設置為″H″電平，從而類似地針對G和B坐標軸調整分別的AC幅度。
以此方式，根據本實施例，用於消除根據流經陰極的漏電流的電壓的電路部分在R、G、B的全部三個坐標軸上被共同使用，並且共用基準信號1和2。因此，實現消除流經陰極的漏電流的影響的效果，並且最佳地執行截止調整或驅動增益調整。進一步實現防止電路數值範圍擴大的另一效果。
在該實施例中，描述的情況是使用的控制電路的結構實際上類似於如圖7所示的控制電路的結構，以便消除根據流經一個陰極的漏電流的電壓。但是，除了實際上類似於如圖7所示的控制電路結構之外，能夠把如圖5、圖8和圖9分別所示的電路結構用於該控制電路，其中附加了兩個恆壓電源76和77以及一個開關電路78，如圖10中的控制電路72的情況。
在第一到第五實施例中，雖然其中描述的是調整截止(黑色信號電平)和驅動增益(白電平)這二者的情況，但是可以改變電路以便調整它們中的任一個。
如上已經描述，根據每一實施例的AKB電路，已經使用一個較小數目的電容器消除了陰極漏電流的影響，獲得了最佳截止特性或驅動增益特性。現在描述，能夠廉價地製造AKB電路而不要求任何電容器的各種實施例。
圖12是表示根據本發明第六實施例的一個不要求任何電容器的AKB電路的整體結構方框圖。在圖12的電路中，具體地示出唯一的一個軸相關電路R- CCT的電路結構，與R、G、B坐標軸的R軸相關。與剩餘兩個坐標軸(G和B坐標軸)相關的G軸相關電路G- CCT和B-軸相關電路B- CCT的結構類似於該R軸相關電路，因此在此省略這兩個電路的描述。
在圖12中，在R軸相關電路R- CCT中的開關電路1來自視頻信號(R信號)、基準信號1(黑色信號電平)和基準信號2(白色信號電平)之中選擇和輸出一個信號。開關電路1的輸出被輸入到驅動增益調整電路4。驅動增益調整電路4執行對於來自開關電路1的輸出的AC幅度的調整。截止調整電路7執行對將要被從驅動增益調整電路4輸出的一個信號的直流電平的調整(箝位)。通過消隱電路51和驅動電路10，該截止調整電路的一個輸出被提供到電晶體13的基極。
電晶體13的發射極被連接到CRT 16的三個陰極的R軸的陰極電極。電晶體13由來自驅動電路10的輸出驅動，從而電流經CRT 16的陰極，並且驅動CRT 16以便顯示。
進一步，在連接器和電晶體13的地電位節點之間，連接有電流檢測電阻17，用於轉換流經陰極的電流。電阻17中的電壓降被輸入到兩個比較器電路(比較器電路)91和92的分別之一的非反相輸入端(+)。
對應於由恆壓電源93產生的基準黑電平的基準電壓被輸入到比較器電路91的反相輸入端(-)。對應於由恆壓電源94產生的白基準電平的基準電壓被輸入到比較器電路92的反相輸入端(-)。
另外，參考數字95和96分別是存儲器電路，每一個都例如由非易失存儲器，或其它能夠存儲和保持數據而不必提供電源的存儲器組成。在上述的存儲器電路95和96中，預定的數字數據被預先存儲，以便控制截止調整電路7和驅動增益調整電路4的各自的操作。在兩個存儲器電路95和96中的存儲數據都被讀出，分別地提供到D/A(數字/模擬)轉換器97和98，在其中被轉換成一個模擬電壓，並且作為一個控制信號輸入到截止調整電路7和驅動增益調整電路4。
另外，在兩個存儲器電路95和96中存儲的數據，每一個讀出後都分別地被存在寄存器電路99和100中。隨後，在兩個寄存器電路99和100中的數據被輸入到加法器101和102。
對於兩個加法器101和102來說，例如用於選擇和輸出″+1″或″-1″的數據選擇器電路103和104輸出的預定數字數據被輸入。根據上述的比較器電路91和92的比較輸出執行上述的數據選擇器電路103和104的數據選擇操作。加法器101和102的相加結果都被輸入到存儲器電路95和96，並且被再一次存儲，從而更新存儲器電路95和96的存儲數據。
當數據被存儲或被再次存儲在兩個存儲器電路95和96中時，全部存儲操作由存儲信號store 1和store 2控制。當兩個存儲器電路95和96的存儲數據在電阻電路99和100上被裝載時，全部裝載操作由裝載信號load 1和load 2控制。
現在參照定時圖13描述上述結構的AKB電路的操作。
首先在一個期間，即垂直消隱期間而不是反饋期間，由開關電路1選擇基準信號1(黑色信號電平)，而不是R信號。此時，在兩個存儲器電路95和96中預先存儲的初值數據都被分別讀出，分別地由D/A轉換器97和98轉換成模擬電壓，並且作為一個控制信號輸入到截止調整電路7和驅動增益調整電路4。結果是，分別在截止調整電路7和驅動增益調整電路4中根據該初值數據調整直流電平和驅動增益。
另一方面，存儲器電路85的存儲數據在信號load 1的定時由寄存器電路99提取。
另外，當基準信號1被輸入時，CRT 16的陰極電流由電阻17轉換成電壓，並且被輸入到比較器電路91的非反相輸入端(+)。由比較器電路91把上述的轉換電壓與基準電壓比較，並且根據比較結果由數據選擇器電路103選擇″+1″數據或″-1″數據。假設當在電阻17中的轉換電壓是大於基準電壓時該比較器電路91被配置得輸出一個″H″電平信號，則此時該數據選擇器電路103選擇並且輸出″-1″數據。
隨後，從數據選擇器電路103輸出的該″-1″數據加到寄存器電路99的內容。即，在此情況中從寄存器電路99的內容中減″1″。以信號store 1的定時，相減數據被再一次存儲在存儲器電路95中，並且更新初值數據。
即，與以前的數據比較，更新的存儲器電路95的存儲數據減少了「1」，更新的數據被再一次讀出，由D/A轉換器97轉換，並且作為一個控制信號輸入到截止調整電路7，從而在截止調整電路7中控制該數據，以使該截止電平被降低。結果是陰極電流比之前被更顯著地降低。
為了方便起見，已經給出描述，存儲器電路的數據更新操作在基準信號1的輸入期間被執行一次。但是，如果信號load 1和信號store 1的定時符合相互關係，即如果符合在數據已經由信號load 1裝載在寄存器電路之後該數據被存儲在一個存儲器電路中的相互關係的話，則在基準信號1的輸入期間可以執行存儲器電路的多個數據更新操作。但是，將要存儲在一個存儲器電路中的數據的單位比特長度大約是8比特，在1V(1垂直)期間的數據更新操作將滿足。例如，當數據長度是8比特時，存在十六進位符號從″00″變化到″IFF″的數據值的可能性。假設執行56個數據更新操作，當在一個1V期間執行一個數據更新操作時，該數據在大約4.3秒之內被設置為一個終值。
類似地，由開關電路2選擇基準信號2，並且在選擇期間執行存儲器電路96的數據更新操作用於控制驅動增益調整電路4。在此情況下，在數據已經由信號load 1裝載在寄存器電路100之後，數據以與信號Store2同步的形式被再一次存儲在該存儲器電路96中。
因此，根據本實施例，在CRT 16的陰極電流已經由電阻17轉換成電壓之後，該轉換的電壓由比較器電路91和92與基準電壓比較；根據該比較結果，更新用於控制驅動增益調整電路以及截止調整電路操作的數字數據；D/A轉換把數字數據轉換成一個模擬電壓；並且控制信號被提供到該驅動增益調整電路和截止調整電路。即在該具體電路中，不要求使用帶電容器的取樣保持電路。
結果是，在集成過程中不需要外部的電容器，降低了集成電路的外部接線端的數量，因此可能實現製造成本的降低。
圖14是表示根據本發明第七實施例的一個不要求任何電容器的AKB電路的整體結構方框圖。在圖14的電路中，具體地示出唯一的一個與R、G、B坐標軸的R軸有關的R軸相關電路R-CCT的電路結構。但是，與剩餘的G軸和B軸有關的G軸相關電路G- CCT和B-軸相關電路B- CCT的結構類似於該R軸相關電路，因此在此省略這兩個電路的描述。
本實施例的AKB電路不同於圖12的AKB電路，其區別在於寄存器電路99和100設置在不同的位置。就是說，在圖12的情況下，寄存器電路99和100被設置在加法器101和102的輸入側，但是在本實施例中這些電路被設置在加法器101和102的輸出側。
就是說，從存儲器電路95和96讀出的數據被提供到加法器101和102。在加法器101和102中，把從存儲器電路95和96讀出的數據和從數據選擇器電路103和104輸出的數據加起來，並且該相加之後的數據被裝載在寄存器電路103和104上。隨後，寄存器電路99和100中的數據被再一次存儲在存儲器電路95和96中。
在本實施例中的裝載和存儲信號的定時可以相同於圖13所示的定時。
圖15是表示根據本發明的第八實施例的AKB電路的整體結構的方框圖。在根據第七實施例的AKB電路中，其中分別地提供三個R、G、B坐標軸的每一個的比較器電路91和92、給予參考黑白電平的恆壓電源93和94、數據選擇器電路103和104、和寄存器電路99和100。但是，這種做法使得整體電路結構複雜。
在圖15示出的AKB電路中，電路共同使用在全部的三個R、G、B坐標軸上，從而防止電路數值範圍被擴大。參考圖15中的存儲器電路和D/A轉換器，與R軸相關的單元每一個由在圖中的標號的結尾處的「R」表示；與G軸相關的單元每一個由在該圖中的標號的結尾處的「G」表示；與B軸相關的單元每一個由在該圖中的標號的結尾處的「B」表示。
在圖15中，開關電路1、2、3的每一個從R、G或B信號、基準信號(黑色信號電平)和基準信號2(白色信號電平)之中選擇和輸出分別的一個信號。用於選擇上述的基準信號1和2的期間是一個垂直消隱期間，而不被一個垂直反饋期，即通常是過掃描期，以及一個用戶看不見的期間。
驅動增益調整電路4、5、6分別包括增益控制放大器，執行對於分別來自開關電路1、2、3的一個信號輸出的驅動增益的調整，即調整AC幅度，另外，截止調整電路7、8、9別地包括例如箝位電路，執行分別來自驅動增益調整電路4、5、6的信號輸出的直流電平的調整(例如箝位)。截止調整電路7、8、9的輸出被提供到每一輸出電晶體13、14、15的基極。
電晶體13、14、15的發射極連接到CRT 16的R、G、B軸的每一陰極，這些電晶體13、14、15由從驅動電路10、11和12輸出的信號驅動，從而該電流經過CRT16的R、G、B軸的每一陰極，並且驅動CRT 16以便進行顯示。
而且，電晶體13、14、15的集電極的每一個被共同連接，並且用於把流經陰極的電流轉換成電壓的電流檢測電阻105連接在該集電極共同的連接節點和地電位節點之間。電阻105上的電壓降被輸入到比較器電路106的非反相輸入端(+)。
通過開關電路109把來自產生黑色信號電平基準電壓的恆壓電源107的基準電壓或來自產生白色信號電平基準電壓的恆壓電源的基準電壓有選擇地輸入到比較器電路106的反相輸入接線端(-)。
在上述比較器電路106中的比較結果被輸入到數據選擇器電路110。根據比較器電路106的比較結果，數據選擇器電路110選擇並且輸出預定的數字數據，即″+1″或″-1″。
另外，標號95R、95G、95B、96R、96G和96B分別是存儲器電路，每一個都包括例如非易失存儲器。在這些存儲器電路95R、95G、95B、96R、96G和96B的每一個中，用於控制驅動增益調整電路4、5、6以及截止調整電路7、8、9在R、G、B軸上各自的操作的預定的數字數據被預先存儲。存儲在這些存儲器電路95R、95G、95B、96R、96G和96B中的數據被讀出，分別地被提供到D/A轉換器97R、97G、97B、98R、98G和98B，在其中轉換成模擬電壓，並且被作為控制信號提供到對應的截止調整電路7、8、9，以及該驅動增益調整電路4、5、6。
另外，從存儲器電路95R、95G、95B、96R、96G、和96B的每一個讀出的數據由開關電路111選擇並且被裝載在寄存器電路112。在該寄存器電路112中的數據被輸入到加法器113。
上述數據選擇器電路110的輸出數據也被加到上述的加法器113。從加法器113選擇相加結果並且通過開關電路114輸入到上述的存儲器電路95R、95G、95B、96R、96G、和96B的任何一個，從而更新該存儲數據。
現在由開關電路1選擇基準信號1(黑色信號電平)並且輸入到驅動增益調整電路代替R信號。此時，只有R軸上的消隱信號BLKR被設置為″L″電平，並且在G和B軸上的其餘消隱信號G、BLK、B和BLK被一起設置為″H″電平。以此方式，只有消隱電路51從相應的驅動增益調整電路4提供一個輸出到驅動電路10，並且消隱電路52和53避免來自相應的截止調整電路8和9的輸出被提供到對應的驅動電路11和12。此時，實際上沒有陰極電流流過G和B軸。
另一方面，陰極電流根據基準信號流過R軸；並且該陰極電流由電阻105轉換成電壓，並且輸入到比較器電路106的非反相輸入端(+)。此時在開關電路109中，對應於基準黑色電平、來自恆壓電源107的基準電壓被選擇。隨後，由比較器電路106把由電阻105轉換電壓與基準電壓比較，並且根據比較結果由數據選擇器電路110選擇並且輸出″+1″或″-1″數據。例如，假設配置比較器電路106以便當在電阻105中的轉換電壓是大於基準電壓時，輸出一個″H″電平信號，該數據選擇器電路110選擇並且輸出″-1″數據。
此時，開關電路111選擇從存儲器電路95R讀出的數據，並且該選擇的數據被以裝載信號的定時裝載在寄存器電路112上。隨後，從數據選擇器電路110選擇並且輸出的該″-1″數據該加法器113加到寄存器電路112的內容。即在此情況中，從寄存器電路112的內容減掉「1」。相加的數據被通過開關電路114提供到其中數據已經被讀出的原始的存儲器電路95R。隨後，以該存儲信號的定時，存儲器電路95R被再一次存儲，並且更新初值數據。
即，與以前的值比較，存儲器電路95R的更新的存儲數據減少了「1」，更新的數據被讀出，由D/A轉換器97R轉換，並且作為控制信號輸入到軸上的截止調整電路7，從而控制該截止調整電路7以使該截止電平被降低。結果是，R軸陰極電流被降低得比之前更顯著。
已經給出描述，在此情況中也使存儲器電路的數據更新操作在基準信號1的輸入期間被執行一次。但是，如果裝入和存儲信號的相互關係，即如果符合在數據已經利用該裝入信號裝載在該寄存器電路上之後、該數據被利用該存儲信號再一次存儲在該存儲器電路中的相互關係的話，則在基準信號1的一個輸入期間可以執行存儲器電路的多個數據更新操作。
隨後，由開關電路2選擇R軸上的基準信號2(白色信號電平)，並且以類似於上述的方式在此期間執行存儲器電路96R的數據更新操作，用於控制驅動增益調整電路4。但是，在此情況中該開關電路109選擇對應於該基準白色電平的基準電壓源108的電壓；開關電路111從存儲器電路96R選擇數據並且輸出該數據；並且該開關電路114選擇加法器113的相加結果並且把該結果輸出到存儲器電路96R。
隨後由開關電路2選擇基準信號1(黑色信號電平)代替G信號，並且輸入到G軸上的驅動增益調整電路3。此時，只有G軸上的消隱信號G.BLK被設置為″L″電平，並且在R和B軸上的其餘消隱信號R.BLK、B和BLK被一起設置為″H.″電平。以此方式，消隱電路51和53防止來自相應的截止調整電路7和9的輸出被提供到相應的驅動電路10和12。即，在CRT 16中的陰極電流實際上沒有流經R和B軸。
另一方面，對應於基準信號的陰極電流經過G軸上的陰極電極；並且該陰極電流由電阻105轉換成電壓，並且輸入到比較器電路106的非反相輸入端(-)。此時，開關電路109選擇對應於該基準黑色電平的恆壓電源107的電壓。隨後，由比較器電路106把由電阻105轉換電壓與基準電壓比較，並且根據比較結果由數據選擇器電路110選擇並且輸出″+1″或″-1″數據。
此時，開關電路111選擇從存儲器電路95G讀出的數據，並且該選擇的數據被以裝載信號的定時裝載在寄存器電路112上。隨後，從數據選擇器電路110輸出的數據由加法器113加到寄存器電路112的內容。通過開關電路114，相加的數據被提供到原始存儲器電路95G，然後在存儲器電路95G中以存儲信號的定時再一次存儲。隨後更新初值數據。
在此情況下，在基準信號1的輸入期還可以執行存儲器電路的多個數據更新操作。
隨後由開關電路2選擇基準信號2(白色信號電平)，並且輸入到G軸上的驅動增益調整電路5。在這個時期，用於控制驅動增益調整電路5的存儲器電路96G的數據更新操作以類似於上述的方式執行。但是，在此情況中該開關電路109選擇對應於該基準白色電平的基準電壓源108的電壓；開關電路111把數據從存儲器電路96G輸出到寄存器電路112；並且該開關電路114選擇加法器113的相加結果並且把該結果輸出到存儲器電路96G。
隨後，在截止調整電路9和驅動增益調整電路6中類似地執行在B軸上的調整操作。
在本實施例中，由於也不使用抽樣保持電路，所以實現的效果是消除在電路集成過程中的外部電容器的效果，並且集成電路的外部的接線端數目被降低，從而有可能降低製造成本。而且，用於比較由檢測器電路檢測的被測電壓和基準電壓的陰極電流檢測器電路在R、G、B軸上共同使用，並且利用基準信號1和2，從而能夠實現不擴大電路數值範圍的效果。
在本實施例中，寄存器電路112的位置也可以改變到加法器113的輸出側，類似於圖14的實施例的情況。
圖17是表示根據本發明的第九實施例的AKB電路的整體結構的方框圖。根據本實施例的AKB電路在比較器電路106和圖15的AKB電路的數據選擇器電路110之間插入一個取樣保持電路115，從而使其有可能暫時保存比較器106的比較結果。
利用這種結構確保高速操作。即，在基準信號輸入之後直到已經獲得比較器106的比較結果，需要一個確定的時間。當比較器電路106的以前的比較結果被保存在該取樣保持電路115中時，即使基準信號被改變，也不影響隨後的處理。所以例如用於調整在下一軸上的操作的輸入基準信號的一個定時能夠被固定，從而使其可能承受快速操作。
在此情況下，設置有取樣保持電路115，從而需要一個電壓保持電容器。但是，由於只有比較器電路115將是足夠的，只增加一個接線端，所以製造成本不高。
圖18是表示根據本發明的第十實施例的AKB電路的局部結構的示意圖。根據本實施例的AKB電路不同於圖15的AKB電路，其區別在於附加分別的兩個計數器電路121和122以及門電路123和124。只有從數據選擇器電路110中以複數的形式連續地輸出相同的數據時，在寄存器電路112中的數據和來自數據選擇器電路110的數據才由加法器113相加。
這兩個計數器電路121和122的每一個都包括一個時鐘輸入端、復位端(R)以及計數輸出端(Q)。另外兩個門電路123和124的每一個包括一個輸入端、一個輸出端和一個控制端。
另外，數據選擇器電路110包括一個″+1″數據輸出端和一個″-1″數據輸出端。
門電路123的輸入端連接到數據選擇器電路110的″+1″數據的輸出端，並且該門電路123的輸出端連接到加法器113。門電路124的輸入端連接到數據選擇器電路110的″-1″數據的輸出端，並且該門電路124的輸出端連接到加法器113。
而且，計數器電路121的時鐘輸入端連接到數據選擇器電路110的the「+1」數據的輸出端；復位端被連接到數據選擇器電路110的″-1″數據的輸出端，並且該計數輸出端被連接到門電路123的控制端。計數器電路122的時鐘輸入端連接到數據選擇器電路110的「-1″數據的輸出端，復位端被連接到數據選擇器電路110的″+1″數據的輸出端；並且該計數輸出端被連接到門電路124的控制端。
在圖中，雖然開關電路111和114等等沒有示出，當然它們以類似於圖15的方式提供。
在AKB電路中具有這樣的結構，當輸入到比較器電路106的轉換電壓大於基準電壓時，比較器電路106的輸出被設置為″H″電平，並且數據選擇器電路110選擇並且輸出″-1″數據。該數據被輸出，從而計數器電路122計數(count up)，並且同時復位計數器電路121。
隨後，每次該數據選擇器電路110輸出該″-1″，計數器電路121繼續計數。當計數器電路122的計數被設置為一個預定數時，從計數輸出端來的輸出信號被倒相，門控計數器124開路，″-1″數據輸出到加法器113。所以，在已經執行從存儲器電路95(或96)預先讀出的數據和″-1″數據之間的相加之後，該相加值被再一次存儲在原始的存儲器電路95(或96)中。
相對照，當被輸入到比較器電路106的轉換電壓小於基準電壓時，比較器電路106的輸出被設置為″L″電平，並且數據選擇器電路110選擇和輸出該″+1″數據。該″+1″數據被輸出，從而計數器電路121計數，並且同時復位計數器電路122。隨後，數據選擇器電路110每次輸出該″+1″數據，計數器電路121繼續計數。當計數器電路121的計數被設置為一個預定的數量時，從該計數輸出端輸出的信號被倒相，門電路123開路，並且該″+1″數據被輸出到加法器113。所以，在已經執行從存儲器電路95(或96)預先讀出的數據和″+1″數據之間的相加之後，該相加值被再一次存儲在原始的存儲器電路95(或96)中。
就是說，根據本實施例的AKB電路實現只有當從數據選擇器電路110已經連續地輸出相同數據的確定的計數時，才通過加法器113執行相加，因此有可能避免當由於噪音之類的原因而使得比較器電路106的輸出被暫時倒相時而加法器113執行相加。
圖19是表示根據本發明的第十實施例的AKB電路的局部結構的示意圖。根據本實施例的AKB電路把寄存器電路112的內容和″-n″數據或″+n″數據(″n″表示2或更大的一個正整數)加起來，從而減小一個閉環系統的轉換時間，而不由加法器113執行寄存器電路112的內容和該″-1″數據和″1″數據之間的相加，在該情況中，在圖15的AKB電路中的比較器電路106的兩個輸入電壓之間存很大的差異。
圖19的AKB電路不同於圖15的AKB電路，差別在於新附加的減法器125、絕對值檢測器電路126、比較器電路127、恆壓電源128、數據選擇器電路129、和開關電路130。
上述的減法器125執行在利用該電阻105轉換的電壓和對應於由開關電路109選擇的白或基準黑電平的基準電壓之間的相減。在由絕對值檢測器電路126提取絕對值之後，減法器125的輸出被提供到比較器電路127的非反相輸入端。由恆壓電源128產生的基準電壓被提供到比較器電路127的反相輸入端。比較器106的輸出被提供到數據選擇器電路110和129。數據選擇器電路110和129的輸出被提供到開關電路130。
利用這種結構，當提供到比較器電路127的非反相輸入端的來自絕對值檢測器電路126輸出小於由恆壓電源128產生的基準電壓時，數據選擇器電路110的輸出由開關電路130選擇。所以在此情況中在寄存器電路112的內容和來自數據選擇器電路110的輸出數據″-1″或″+1″之間的相加由該加法器113以類似於先前描述的方式執行。
另一方面，當被提供到比較器電路127的非反相輸入端的來自絕對值檢測器電路126的輸出大於恆壓電源128的基準電壓時，由開關電路130選擇該數據選擇器電路129的輸出。
所以在此情況下，寄存器電路112的內容與來自選擇器電路129的輸出數據″-n或″+n″之間的相加由加法器113執行，並且加法器113的相加結果導致離散值，從而使其有可能降低閉環系統的轉換時間。
在第六到第十一實施例的每個中，雖然其中描述的是截止(黑色信號電平)和驅動增益(白色信號電平)這二者都被調整的情況，但是可以改變電路以便只調整它們中的任一個。
一方面，在根據第六到第十一實施例每個中的數字系統的AKB電路中，已經描述了一種情況。即在一個垂直消隱期內輸入基準信號，此時檢測陰極電流，並且轉換成電壓；以及轉換的電壓由比較器電路與基準電壓比較。但是一般地說，在一種數字系統的情況下，當用比較器電路比較一個電壓時，在高和低電平方面利用兩個基準電壓VrefH和VrefL分別地作為基準電壓。
就是說，在數字系統的情況下，由於在電阻17或105上的電壓降造成離散值，所以使用兩個基準電壓。例如，如果僅使用一個基準電壓，則該電壓降圍繞基準電壓波動而不象模擬系統會收斂在一個點。所以在該數字系統中，兩個基準電壓被提供以便產生一個″電壓窗口″。當轉換電壓處在該窗口中時，做一個嘗試以便產生一個穩定點，在該穩定點數據不被改變。
另外，兩個基準電壓VrefH和VrefL的值必須被設置為使它們的電位差(VrefH和Vref之間的差值)寬於根據D/A轉換器的精度進行的驅動增益調整和截止調整期間的落差電壓的每一步變化量。
這是由於如果兩個基準電壓VrefH和VrefL的電位差小於每步的變化量，如圖20B的″NG″所示，則轉換的電壓Vlk會在這兩個基準電壓VrefH和VrefL的上下跳躍，並且不能發現一個穩定點。在圖20A的″OK″中，其中示出一種在兩個基準電壓VrefH和VrefL之間的電位差大於每步的變化量的情況，並且存在轉換電壓Vlk的一個穩定點。
但是，如圖21所示，在CRT的陰極電壓(Vk)和陰極電流(Ik)之間關係不是線性的；因此，該轉換電壓的每步的變化量取決於Ik。
另外，由於CRT的個體差別較大，所以需要設置這一電壓寬度比需要的更寬，以便可靠地設置比每步的變化量更寬的一個電壓寬度(電位差)。
但是，這種做法使得穩定點包括大量的誤差。
將在下面描述的根據本發明第十二實施例的數字系統的AKB電路避免了這種不便。
圖22示出該電路的主要部分的結構。
用於把CRT陰極電流轉換成電壓的電流檢測電阻105上的電壓降被輸入到兩個轉換器電路141和142分別之一的反相輸入端(+)。
由恆壓電源產生的低電平一側上的基準電壓VrefL被提供到比較器電路143的反相輸入端。由恆壓電源144產生的高電平一側上的基準電壓VrefH被疊加在低電平一側的基準電壓vref上，並且被提供到比較器電路142的反相輸入端(-)。
比較器141的輸出被提供到反相器145；反相器145的輸出被提供到鎖存電路146的一個輸入端，並且被提供到兩輸入「與」門147的一個輸入端。另外，鎖存電路146的輸出被提供到「與」門147的另一輸入端。
該比較器電路142的輸出被提供到鎖存電路148的輸入端，並且被提供到兩輸入「與」門149的一個輸入端。另外，鎖存電路148的輸出被提供到「與」門149的另一輸入端。
「與」門147和149的輸出被提供到兩輸入「與」門150和151分別之一的一個輸入端。時鐘信號CLK被提供到「與」門150和151分別之一的另一輸入端。「與」門150和151的輸出被提供到兩輸入「或」門152。「或」門152的輸出由計數器電路153計數，並且計數輸出被提供到D/A轉換器154。D/A轉換器154的輸出被提供到恆壓電源144，用於產生在高電平一側的基準電壓VrefH作為用於改變基準電壓值的控制信號。
另外，如圖12所示，轉換器電路141和142的輸出被提供到由寄存器電路100以及加法器101和102組成的一個AKB處理器電路。
在具有這樣結構的AKB電路中，比較器電路141和142的比較結果在兩個連續欄位之間彼此比較，並且根據比較結果計數該計數器電路。而且，計數器153的輸出計數由D/A轉換器154 D/A轉換，並且根據該D/A轉換輸出值改變由恆壓電源144產生的高電平一側的基準電壓VrefH的值。
就是說，如圖23所示，在初始狀態期間，在該高電平上的基準電壓值被設置為最小值。當電阻105中的電壓降VIk改變而在VrefL和VrefH之間的電位差上下跳動時，兩個「與」門147和149之一被設置為″H″電平，從而該計數器電路153由一個時鐘進行計數，並且被控制，以便根據D/A轉換器154的D/A轉換輸出增加由恆壓電源144在高電平一側上產生的基準電壓VrefH的值。執行這種控制直到電壓降VIk不在基準電壓VrefL和VrefH之間的電位差上下跳動為止。
根據本實施例的AKB電路，由電阻105的轉換電壓VIk收斂到在D/A轉換器154的精度限制之內的最優值。所以，能以高精度招待截止調整和驅動增益調整。
圖24示意圖15示出的AKB電路的重寫。圖中的電流檢測器電路161對應於用於在圖15中檢測電流的寄存器105。圖中的基準電壓電路162對應於在圖15中恆壓電源107和108以及開關電路109。圖中的AKB處理器電路對應於圖15中的數據選擇器電路110、寄存器電路112和加法器113。而且，選擇器電路164對應於圖14中的開關電路111和114。在圖24中，沒有示出用於驅動陰極電極等的電晶體。
在圖24的AKB電路中，從開關電路1、2、3選擇和輸出的信號的驅動增益，即AC幅度的調整在驅動增益調整電路4、5、6中執行。在此期間，預先存儲在存儲器電路(MEM)96R、96G和96B中的數字數據由每一個R、G和B軸讀出。在這些數字數據已經被D/A轉換器98R、983、和98B做R、G、B軸每一個的D/A轉換之後，轉換的模擬數據作為一個控制信號提供到相應的驅動增益調整電路4、5、6。
另外，在截止調整電路7、8、9中，來自開關電路1、2、3的信號輸出的直流電平被調整。在此期間，預先存儲在存儲器電路(MEM)97R、97G和97B中的數字數據由每一個R、G和B軸讀出。在這些數字數據已經被D/A轉換器97R、97G、和97B做R、G、B軸每一個的D/A轉換之後，轉換的模擬電壓作為一個控制信號提供到相應的截止調整電路7、8、9。
來自截止調整電路7、8、9的輸出的每一個被提供到CRT 16的每一個R、G、B軸的陰極電極。
在消隱電路51、52、和53中，除了通常的消隱之外，還在AKB調整操作的期間中消隱除調整軸之外的不變需要的信號。另外，在CRT 16中，電壓被加到每一陰極電極，從而流動陰極電流並且驅動該CRT顯示。
在該CRT16中，當基準信號1或基準信號2被提供時，根據該電壓的陰極電流加到每一陰極。電流檢測電路161檢測每一陰極的電流，轉換成電壓並且輸出。從電流檢測電路161輸出的轉換電壓與從基準電壓電路162輸出的黑色信號電平基準電壓或白電平基準電壓比較。
比較器電路106的輸出被提供到AKB處理器電路163。在這種AKB處理器電路中，根據比較器電路106的比較結果產生新數字數據。產生的新數字數據被再一次存儲在多個電路95R、95G、95B、96R、96G和96B的相應電路中，並且更新該數據。
利用如上所示的正反饋環路，在暗亮狀況的陰極電流被調整，使得匹配每一個R、G、B軸的預定參考值。結果自動地調整白平衡。
在此期間，在圖24所示的AKB電路中，需要增加陰極電流的檢測計數以便確保電路系統的穩定性。所以，一般1個水平周期(1H)用於每一個調整軸的檢測期。
例如為了簡化電路配置，電流檢測器電路161、基準電壓電路162、比較器電路106、AKB處理器電路163、以及選擇器電路164等等由R、G、B軸每一個共同使用。當如圖25所示執行按時間劃分處理的三個軸調整時，使用在一個消隱期間之內的三個連續水平周期(3H)執行調整。
即，由在第一個1欄位中的R軸截止調整、G軸截止調整和B軸截止調整組成的黑色信號電平調整被執行；在一個隨後1欄位中是包括R軸增益調整、G軸增益調整和B軸增益調整的一個白電平調整；以及隨後最終是黑信號電平和白信號電平，通過重複這調整操作收斂。
在圖25中，PV表示一個垂直同步信號，PH表示一個水平同步信號。另外，通常的關鍵行周期是在其中黑白電平被調整的消隱期的結束之後開始。
在此期間，在AKB處理過程中，當然需要保持跟蹤相對慢的改變，例如當電源被提供時的初始調整、隨著溫度漂移的改變、以及隨著時間推移CRT特性劣變的改變。另外，當然需要保持對由於例如加到陰極射線管上的簾柵極電壓(CRT的一個第二柵極電壓)之類的高壓波動所引起的快速改變的跟蹤。
CRT陽極電壓根據顯示屏幕的亮度(視頻內容)波動，並且取決於CRT射束電流的值。
另一方面，例如簾柵極電壓或陽極電壓的高壓由一個高電壓發生器電路產生。通常，提供在一個電視接收機的高電壓發生器電路沒有足夠的電壓穩定性。所以，當上述的射束電流波動時，由高電壓發生器電路產生的高壓出現波動。這種現象一般稱為″高壓波動″。
而且，CRT簾柵極電壓受該高電壓波動的影響，並且波動。該CRT截止電平由該簾柵極電壓影響。所以當出現高電壓波動時，就出現截止電平波動。
這種高電壓波動時常出現。如果出現高電壓波動，則該截止電平將嚴重改變。這種改變是快速的，變量是巨大的，並且要求快速響應。所以如圖25所示，當嘗試執行針對每一軸的一次兩場的AKB處理時，如果出現高電壓波動，則在跟蹤進度方面可能不可能應付這種波動。
另外，當每一場提供比3個水平周期多許多的調整期時，由於被輸入的檢測陰極電流的基準信號的作用，由CRT管表面造成的反射將變得顯著；並且當檢測期間小於一個水平周期時，將如已經描述的那樣出現穩定性損害的故障。
作為在高電壓波動期間改進AKB處理的收斂速率的一個實例，列舉如在圖26所示的電路。圖26是表示根據本發明的第十三實施例的AKB電路的整體結構的方框圖。對應於圖24示出的那些單元的描述被省略，並且只描述不同於圖24的要點。
在這種AKB電路中，以圖19中示出的AKB電路相同的方式設置對存儲在存儲器電路中的數據量的更新。即，如果數據是靠近收斂點，則設置小變量以確保數據更新的高精度，如果數據是遠離收斂點，則設置大變量以確保數據更新的高精度。
因此，來自電流檢測器電路161的轉換電壓和由基準電壓電路162產生的基準電壓通過比較器電路165相互比較，在這些電壓之間差值是大的情況中，通過AKB處理器電路166以粗變量(±n)更新存儲器電路的存儲數據。另一方面，在這些電壓之間差值是小的情況中，通過AKB處理器電路166以精細變量(±n；n＜m)更新存儲器電路的存儲數據。
在此情況下，出現以不連續的大變量更新數據的狀態。但是，如果產生噪聲，則該噪音被錯誤地判斷為是高電壓波動所引起的。雖然實際上沒有出現高電壓波動，但是該數據以大變量更新，並且存在屏幕亮度閃爍可能性。
對於這種不便，其中提供由增加該陰極電流檢測計數所引起的一個累計效果，以便避免誤動作。但是，這種裝置增加處理時間，因此使其不可能保持軌跡以例如高電壓波動的速率快速改變。
一般地，CRT陰極中的電壓-電流特性是非線性的，並且具有伽馬特性。所以，如上所述，當以變量(按步長)離散地更新數據時，則難於判斷是否在一個調整點獲得收斂。
這是由於即便可能是相同的陰極射線管，陰極電流每一步的變化量也會隨著陰極電壓的值改變。
所以當收斂範圍被確定時，如果該範圍被嚴格地設置以便確保高精度，則可以假定該陰極電流偶而在收斂範圍內在1張的範圍內變化，並且達不到收斂點。相比之下，如果收斂範圍增寬以便應付這一問題，則會損害調整精度。
圖27A示出最佳設置陰極電流每一步的變化量ΔIk的情況。當陰極電流Ik的轉換電壓VIk從高電平一側的基準電壓VrefH下降、並且從低電平一側的基準電壓VrefL呈上升時電流在基準電壓VrefH和VrefL之間收斂。圖27B示出當每一步的陰極電流該變量ΔIk被高電位地設置的情況。當變量VIk從高電平一側的基準電壓VrefH下降、並且從低電平一側的基準電壓VrefL呈上升時電流在基準電壓VrefH和VrefL上下跳變。因此該電壓沒有收斂。另外，圖27C示出當每一階的陰極電流該變量ΔIk被低電位設置的情況。當變量VIk從高電平一側的基準電壓VrefH下降、並且從高電平一側的基準電壓VrefL上升時，一個收斂點將不同於另一收斂點。
與此對照，在一點上對一個數值範圍(SCale)進行比較而不是設定一個收斂範圍，設定收斂範圍不能解決如圖27B所示無法獲得收斂或以如圖27C所示獲得收斂的問題。
但是，當使用離散數據時，如圖28所示，由AKB處理器電路166產生的數據(VIk)根據陰極電流(Ik)波動。
圖29是表示根據本發明的第十四實施例的AKB電路的整體電路結構的方框圖；其中當出現高電壓波動時，視頻信號的直流電平快速改變，執行調整，保持以高速率跟蹤直流電平的改變。在圖29中，具體地示出唯一的一個軸相關電路R-CCT的電路結構，與三基色視頻信號的R、G、B坐標軸的R軸相關。但是，由於與其餘的R軸和G軸相關電路R- CCT及G- CCT和示出的B-軸相關電路的結構類似於該示出B軸相關電路，因此在此省略這兩個電路的描述。對應於圖24的具體電路的那些單元由相同的參考數字表示並且將被描述。
在CRT 16中，當提供基準信號1或基準信號2時，根據施加的陰極電壓陰極電流流經該陰極；並且電流檢測器電路161檢測器該陰極電流，轉換成電壓並且輸出。
從電流檢測器電路161輸出的轉換電壓與由基準電壓電路162產生的這黑電平信號基準電壓或這白色電平基準電壓比較。
比較器電路106的輸出被提供到AKB處理器電路163。在這種AKB處理器電路163中，根據比較器電路106的比較結果產生新數字數據。通過該選擇器電路164，該產生的新數字數據被再一次存儲在該存儲器電路95B或96B中，並且更新該數據。
另外，在圖29的電路中，除上述的結構之外還添加一個高電壓波動檢測器電路171、一個強制選擇器電路172和一個收斂檢測器電路173。
該高電壓波動檢測器電路連接到電流檢測器電路161。在該情況下，從電流檢測器電路161輸出的轉換電壓快速波動，該高電壓波動檢測器電路171隨著加到CRT 16的高壓的波動的出現檢測這一狀態。在高電壓波動檢測器電路171中的檢測輸出被提供到該強制選擇器電路172。當高電壓波動出現在該高電壓波動檢測器電路171時，該強制選擇器電路172控制該選擇器電路164的操作，以使只選擇由AKB處理器電路163產生的用於黑色信號電平(暗畫面)更新的數字數據。
另外，該收斂檢測器電路173連接到電流檢測器電路161。根據來自電流檢測器電路161的轉換電壓輸出，收斂檢測器電路173檢測是否一個實際黑色信號電平收斂到該基準黑色電平。當檢測該收斂時，強制選擇器電路173的狀態返回到一個狀態，在該選擇器電路164中選擇黑色信號電平(暗畫面)和白電平(亮畫面)的調整操作。
而且，強制選擇器電路172的輸出被提供到開關電路3。開關電路3被控制，使得每一場只選擇對應於基準黑色電平的基準信號1，或使得每一場交替地選擇對應於參考黑白電平的基準信號1和基準信號2。
以這種結構，在沒出現高壓波動的狀態下，開關電路被控制，使得每一場交替地選擇對應於基準白色和黑色電平的基準信號1和2。而且，選擇器電路164被控制，使得交替地選擇由AKB處理器電路163產生的用於黑色信號電平(暗畫面)更新和用於白電平(亮畫面)更新的數字數據。所以，在截止調整電路9中的黑色信號電平調整和在驅動增益調整電路6中的白色信號電平調整操作在每一場中交替地執行。
另一方面，當檢測到在高電壓波動檢測器電路117出現高壓波動時，開關電路3被控制使得在每一場中選擇對應於該基準黑色電平的基準信號1。而且，通過強制選擇器電路172的輸出控制選擇器電路164，使得只選擇由AKB處理器電路163產生的用於黑色信號電平(暗畫面)的數字數據。結果是，用於一個黑色信號電平的調整操作在截止調整電路9中針對每一場執行。
在該收斂檢測器電路173中，當檢測到一實際的黑色信號電平已經收斂成基準黑色電平時，強制選擇器電路172的狀態被返回到執行電平黑色(暗畫面)和白電平(亮畫面)的兩者調整操作的一個狀態。隨後，隨後上述的狀態返回到如前所述的通常狀態，即交替地執行截止調整電路中的黑色電平的調節操作和在驅動增益調整電路6中的白色電平的調節操作。
圖30以流程圖方式示出根據第十四實施例的AKB電路的控制實例。當在基準信號選擇步驟S1檢測到高電壓波動時，步驟S2執行黑色信號電平調整操作。隨後在步驟S3中檢測黑色信號電平收斂狀態。如果沒檢測到收斂，則處理返回到步驟S2，在隨後場中再一次執行黑色信號電平調整操作。
另一方面，當檢測到一個黑色信號電平收斂時，處理返回到步驟S1，並且執行高電壓波動檢測。如果沒檢測到高壓，則一個奇數場或偶數場在步驟S4中被檢測。當檢測一個奇數場時，在步驟S5中執行白色信號電平調整操作。隨後，處理再一次返回到步驟S1執行高電壓波動的檢測。如果沒檢測到高壓，則檢測一個奇數場或偶數場。當檢測到該奇數場時，在步驟S6中執行黑色信號電平調整操作。
在此期間，在實際的高電壓波動中，黑色信號電平(截止電平)大大改變，但是白色信號電平幾乎不改變。因此在高壓波動期間不需要快速白電平調整。所以，在針對每一場調整高電壓波動期間，這黑色電平大大改變；並且因此能夠以在圖24的實施例的情況下的兩倍高的速率收斂該波動。
結果是，即使由於高電壓波動的原因快速改變視頻信號的一個直流電平，也可能以高速執行調整，保持據此改變的跟蹤。
如果根據本實施例的AKB電路包括在圖30中所示的每一步驟中的功能的話，該AKB電路總是被限制到圖29中所示的電路配置。例如，可以採用使用程序控制CPU的電路。
圖31示出在圖29中分別地示出電流檢測器電路161、高電壓波動檢測器電路171和比較器電路106的電路配置的特定實例。
該電流檢測器電路161由用於轉換CRT 16的陰極電流Ik成為電壓的電阻105構成。
比較器電路106包括一個比較器106a，用於比較由電流檢測器電路161轉換的電壓和對應於由基準電壓電路162產生的基準黑電平或白基準電平的基準電壓Vref；以及一個鎖存電路106b，其中該比較器106a的輸出被提供到數據輸入端(D)，並且時鐘信號CK被提供到時鐘輸入端。
在這比較器電路106中具有這樣的結構，如果轉換電壓大於基準電壓Vref，則比較器106a的(Q)輸出被設置為″1″電平。相對照，如果轉換電壓小於基準電壓Vref，則比較器106a的(Q)輸出被設置為″0″電平。比較器106a的輸出以時鐘信號CK同步的形式由鎖存電路106b鎖存，並且被提供到AKB處理器電路163。
該高電壓波動檢測器電路171包括比較器181，用於互相比較由檢測器電路161轉換的電壓和屬於是比該基準電壓Vref更高的一個電壓的一個基準電壓VH1；比較器182，用於互相比較由檢測器電路161轉換的電壓和屬於是比該基準電壓Vref低的電壓的基準電壓VH1；鎖存電路183，其中比較器181的輸出被提供到數據輸入端(D)，並且時鐘信號CK被提供到時鐘輸入端；鎖存電路184，其中比較器182的輸出被提供到數據輸入端(D)，並且時鐘信號CK被提供到時鐘輸入端；以及「或」電路185，被提供鎖存電路183的輸出(Q)和該鎖存電路184的反相輸出(/Q)。
如果出現高電壓波動，則在電流檢測器電路161中的轉換電壓可以比該基準電壓Vref更大或更小。
如果出現高電壓波動，當在電流檢測器電路161中的轉換電壓的值大於該基準電壓Vref並且進一步超過被提供到高電壓波動檢測器171中的比較器181的一個基準電壓VH1時，比較器181的輸出被設置為″1″電平。隨後，比較器181的輸出狀態由提供有時鐘CK的定時的鎖存電路183鎖存。
如果出現高電壓波動，當在電流檢測器電路161中的轉換電壓的值小於該基準電壓Vref並且進一步低於被提供到高電壓波動檢測器171中的比較器182的基準電壓VL1時，比較器181的輸出被設置為″0″電平。隨後，比較器181的輸出狀態由提供有時鐘CK的定時的鎖存電路184鎖存。
因此，如果出現高電壓波動，鎖存電路183的輸出(Q)和鎖存電路184的反相輸出(/Q)任一個被設置為″1″電平，″1″電平的檢測信號通過「或」電路185被提供到圖29示出的強制選擇器電路172。
圖32示出圖29所示的強制選擇器電路172的電路結構的特定實例。該強制選擇器電路172包括觸發器電路187，其中該反相輸出(/Q)被返回到數據輸入端(D)，並且時鐘信號VCLK被提供到時鐘輸入端；觸發器電路188，由來自高電壓檢測器電路171的檢測輸出設置，並且由來自收斂檢測器電路173的檢測輸出復位；輸入了觸發器電路187和188的輸出(Q)的「或」電路189。
上述的時鐘信號VCLK是與垂直的同步信號同步的一個時鐘信號，並且每一場輸出一次。
圖32的強制選擇器電路172中，觸發器電路187的輸出導致一個信號，使得每一場交替地重複″1″和″0″電平。如圖所示，例如″1″電平對應於暗畫面調整周期而″0″電平對應於亮畫面調整周期。所以，當未檢測到高電壓波動時，觸發器電路187的輸出通過「或」電路189被提供到圖29示出的選擇器電路164。以此方式，當從AKB處理器電路163輸出黑色信號電平調整數據時，選擇器電路164提供該數據到存儲器電路95B。當從AKB處理器電路163輸出白色信號電平調整數據時，選擇器電路164提供該數據到存儲器電路96B。
另一方面，當檢測到高電壓波動時，″1″電平檢測信號被輸出，觸發器電路188被設定，並且其輸出(Q)被設置為″1″電平。此時，不管觸發器電路187的輸出如何，「或」電路189的輸出都設置為″1″電平。以此方式，選擇器電路164把從AKB處理器電路163輸出的黑色信號電平調整數據提供到存儲器電路95B。
如前所述，強制選擇器電路172的輸出被提供到開關電路3。在高電壓波動的檢測期間，來自強制選擇器電路172的輸出被提供到開關電路3，從而控制該開關電路3使得垂直同步信號的每個期間選擇對應於基準信號1和2的黑電平的基準信號1。
圖33示出在圖29中分別地示出的電流檢測器電路161、比較器電路106和收斂檢測器電路173的電路配置的特定實例。
電流檢測器電路161和比較器電路106將不被描述，由於它們已經在圖31中描述過收斂檢測器電路173包括比較器190，用於互相比較從電流轉換器電路161輸出的轉換電壓和比基準電壓Vref更高以及比基準電壓VH1更低的基準電壓VH2；比較器191，用於互相比較從電流轉換電路161輸出的轉換電壓以及比基準電壓Vref更低的和比基準電壓VL1更高的基準電壓VL2；鎖存電路192，數據輸入端(D)被提供有比較器191的一個輸出而時鐘信號CK被提供到時鐘輸入端；鎖存電路193，數據輸入端(D)被提供有比較器191的輸出而時鐘信號CK被提供到時鐘輸入端；以及「與」電路194，被提供有鎖存電路192的轉換輸出(/Q)和鎖存電路193的輸出(Q)。
圖31中的電路以及使用在圖33中的電路之間的關係在圖34中完整示出。由收斂檢測器電路173檢測的黑色信號電平轉換範圍是在圖34示出的基準電壓VH2和VL2之間。
在收斂檢測器電路173中，如果出現高電壓波動，以及電流檢測器電路161中的轉換電壓的值小於該基準電壓VH2，在電流檢測器電路161中的轉換電壓的值已經大於參考值Vref之後，比較器190的輸出被設置為″0″電平。隨後，比較器190的輸出狀態由提供有時鐘CK的定時的鎖存電路192鎖存。此時，比較器191的輸出設置為″1″電平，於是提供由鎖存電路193以時鐘信號CK定時鎖存的比較器191的輸出狀態。所以，在上述的鎖存之後的鎖存器電路192和193的輸出導致″1″電平，並且該″1″電平信號被從「與」電路194提供到在強制選擇器電路172中的觸發器電路188的復位端。以此方式，觸發器電路188被復位，其輸出″Q″返回到″0″，然後強制選擇器電路172返回到其正常狀態。
另外，如果出現高電壓波動，以及電流檢測器電路161中的轉換電壓的值超過該基準電壓VL2，在電流檢測器電路161中的轉換電壓的值已經小於參考值Vref之後，比較器191的輸出被設置為″1″電平。隨後，比較器191的輸出狀態由提供有時鐘CK的定時的鎖存電路193鎖存。此時，比較器190的輸出設置為″0″電平，於是鎖存電路192鎖存比較器190的輸出狀態。
所以，在此情況下，在鎖存器被設置為″1″電平之後鎖存器電路192和193的輸出以及在強制選擇器電路172中的觸發器電路188被如前所述地復位。
在此期間，由高電壓波動所引起的視頻信號的黑色信號電平波動通常示出在R、和G軸上的類似的趨向。所以，在這三軸上的黑色信號電平調整期間類似地出現陰極電流波動，這能夠被認為是出現了一個高電壓的波動。當波動量以及變化都朝同一方向時被稱為類似的波動。如果高電壓波動的出現由三個軸上的變化趨向的檢驗所涉及，則根據來自收斂點的離散性，數據被或重或輕地改變。如果來自收斂點的離散性嚴重，數據被快速改變，從而使其有可能使得在一個短時間之內遷移到該收斂點。
圖35是表示根據本發明的第十五的實施例的AKB電路的整體結構的方框圖。用於根據操作原理檢測高電壓波動並且執行黑色信號電平和白電平調整。
在根據本實施例的電路中，如果出現高電壓波動以及視頻信號的直流電平的快速改變，則執行調整以保持對於在這種直流電平中的改變的跟蹤。
在圖35中情況下，其中只具體地示出與三基色視頻信號的R、G、B坐標軸的B軸相關的一個B軸相關電路B- CCT。但是，在圖35的情況下，由於與三基色視頻信號的其餘的R軸和G軸相關電路R- CCT及G- CCT和示出的B-軸相關電路類似於該示出B軸相關電路，因此在此省略這兩個電路的描述。進一步，對應於圖26示出的根據第十三實施例的電路由相同的參考數字表示並且將被描述。
在本實施例中，根據比較器電路165的比較結果以相對小的變量(±n)產生新的數字數據。通過該選擇器電路164，該產生的新數字數據被再一次存儲在該存儲器電路95B和96B中，並且更新該數據。
另一方面，在來自電流檢測器電路161的轉換電壓和基準電壓之間差值是大數值的情況下，該信息由鎖存電路195鎖存在R、G、B軸上。由鎖存電路195鎖存的每一個R、G、B的差值通過比較器電路196相互比較。
以比較器電路196中，被判斷在這三個軸的每一個之中的波動趨向是否完全相同，並且該判定結果被提供到AKB處理器電路166。在波動的趨向被判斷是完全相同的情況下，在AKB處理器電路166中以大波動量(±mM＞N)產生新數字數據，該產生的新數字數據再一次通過選擇器電路164存儲在存儲器電路95B和96B中，並且更新該數據。
另一方面，在三個軸之中的波動趨向是不同的情況下，即R、G、B任何之一的波動是一個非常值情況下，即被認為是由於噪音或浪湧的影響所引起的結果，並且從比較器電路196判定結果提供到AKB處理器電路166。在此情況下，在AKB處理器電路166中，新數字數據被以相對小的變量(±n)產生，即沒有數據被更新。
因此，當例如電源供電等初始狀態被排除時，除了高電壓波動之外不需要快速地更新數據，因此在R、G、B軸的波動的趨向被此不同的情況下，數據不以大變量更新。另一方面，如果該存儲器電路95B和96B在電源供給期間未定義，至少該比較器電路196一定不工作。該電路196應該在已經獲得一個穩定的收斂點之後才工作。
在該實施例中，電流檢測器電路161被共同使用在三個R、G、B軸上，因此，提供鎖存電路195用於鎖存在來自該R、G、B軸每一個上的電流檢測器電路161的轉換電壓和基準電壓Vref之間的差值。但是，當電流檢測器電路為R、G、B軸分別獨立提供時，那麼獨立地對於三個軸執行電流檢測，則不需要鎖存電路195。
圖36以流程圖方式示出根據第十五實施例的AKB裝置的控制實例。在步驟S11中，在基準信號輸入期間檢測陰極電流Ik的值，然後在步驟S12中相互比較轉換的電壓VIk和基準電壓Vref。當是小差值時，在步驟S13中以小變量更新數據。
另一方面，步驟S12中的比較結果是大差值，在隨後的步驟S14中在R、G、B軸每一個上比較波動趨向。當在步驟S14判斷出該趨向是一致時，則被認為是已經出現高電壓波動，並且在下一步驟S16以大變量更新數據。
另外，當在步驟S4判斷出趨向是不完全相同時，則被認為是由於噪聲或浪湧的影響而不是高電壓波動，並且在隨後步驟S17中不更新數據。
如果根據本實施例的AKB電路包括在圖36中所示的每一步驟中的功能的話，該AKB電路並不總是限制到圖35中所示的電路配置。
圖37示出在圖35的具體電路的電流檢測器電路161、比較器電路165、鎖存電路195和比較器電路196的電路配置的特定實例。
電流檢測器電路161的結構類似於圖31的結構，因此該電路的描述被省略。
比較器電路165包括比較器201，用於比較來自電流檢測器電路161的轉換電壓Vk和基準電壓Vref；鎖存電路202，其中該比較器201的輸出被提供到數據輸入端(D)，並且時鐘信號CK被提供到時鐘輸入端；比較器203，用於比較該轉換電壓Vk和比該基準電壓Vref更高的一個電壓的基準電壓VH；比較器204，用於比較該轉換電壓Vk和比該基準電壓Vref低的電壓的基準電壓VL；鎖存電路205，其中比較器203的輸出被提供到數據輸入端(D)，並且時鐘信號CK被提供到時鐘輸入端；鎖存電路206，其中比較器204的輸出被提供到數據輸入端(D)，並且時鐘信號CK被提供到時鐘輸入端；以及「或」電路207，被提供鎖存電路205的輸出(Q)和鎖存電路206的反相輸出(/Q)。
在上述的比較器電路165中，當轉換電壓Vk的值大於基準電壓Vref時，比較器201的輸出被設置為″0″電平。比較器的輸出以時鐘信號CK同步的形式由鎖存電路202鎖存，並且被提供到AKB處理器電路166。
另外，由於高壓波動的出現或噪音或浪湧的產生，電流檢測器電路161中的轉換電壓Vk的值大於基準電壓VH，比較器的輸出設置為″1″電平。隨後，比較器203的輸出狀態由鎖存電路205以與時鐘信號CK同步的形式鎖存。
另一方面，當由於電壓波動的出現或噪音或浪湧的產生，在電流檢測器電路161中的轉換電壓Vk的值小於基準電壓時，比較器204的輸出設置為″0″電平。隨後，比較器204的輸出狀態由鎖存電路206以與時鐘信號CK同步的形式鎖存。
所以，如果在電流檢測器電路161中轉換的Vk的值大於基準電壓VH或較小基準電壓VL，則鎖存電路20的輸出(Q)和鎖存電路206的反相輸出(/Q)任何之一被設置為″1″電平，而「或」電路207的輸出被設置為″1″電平。
鎖存電路195包括三個鎖存器電路208到210，其中鎖存電路205的輸出被輸入到數據輸入端(D)，並且不同的時鐘信號RCK、GCK、BCK被分別地提供到數據輸入端(D)，以及其中被提供了到時鐘輸入端的時鐘信號RCK、GCK和BCK的三個鎖存器電路211到213。
以與時鐘信號RCK、GCK、和BCK分別同步的形式，三個鎖存器電路208到210鎖存電路205在R、G、B軸每一個上的輸出，三個鎖存器電路211到213分別地以與時鐘信號RCK、GCK、和BCK同步的形式鎖存206的鎖存器輸出(/Q)。
比較器電路196包括「與」電路214，其中輸入了在鎖存電路195中的三個鎖存器電路208到210的輸出；「與」電路215，其中輸入了在鎖存電路195中的鎖存器電路211到213的輸出；鎖存電路217，其中該「或」電路216的輸出被提供到數據輸入端(D)，以及時鐘信號CK2被提供到時鐘輸入端；「或」電路217，其中在例如鎖存電路217的輸出(Q)以及電源的初始狀態期間，信號SW被輸入以便被設置為″1″，而在其它情況中為″0″電平；以及「與」電路219，其中輸入了「或」電路217的輸出以及在比較器電路165中的「或」電路207的輸出。
如果出現高電壓波動，則在鎖存電路195中的三個鎖存器電路208到210的全部輸出(Q)被設置為″1″電平，「與」電路214的輸出被設置為″1″電平，以及輸入了該輸出的「或」電路216的輸出被設置為″1″電平。在提供了時鐘信號CK2之後，「或」電路216的輸出由鎖存電路217鎖存，從而該鎖存電路217的輸出被設置為″1″電平，以及進一步通過「或」電路218輸入到「與」電路219。所以，此時該「與」電路219開路，並且「或」電路207的輸出(如果出現高電壓波動則是″1″電平)被提供到AKB處理器電路166。
此時，來自比較器電路165以及196的″1″電平信號輸入到AKB處理器電路166。在AKB處理器電路166中，當兩個輸入都被設置為″1″電平時，如前所述的，以大步長變量產生新數字數據(±mm＞n)。
另外，如果出現高電壓波動，則產生在鎖存電路195中的另外的三個鎖存器電路211到213的全部輸出(Q)還產生新的數字數據。
另一方面，如果產生噪聲或浪湧而不是出現高電壓波動，則在R、G和B軸上的轉換電壓的波動趨向彼此不同。所以，在數據已經使用時鐘信號RCK、GCK和BCK鎖存之後，在鎖存電路195中的鎖存器電路208到210和鎖存器電路211到213的全部輸出不導致″1″電平。如果出現噪聲或浪湧，在比較器電路196中的「與」電路214和215的每一個的輸出被設置為″0″電平，並且輸入了該輸出的「或」電路216的輸出也被設置為0″電平。隨後，當提供時鐘信號CK2時、並且「或」電路216的輸出由鎖存電路217鎖存時，鎖存電路217該輸出設置為″0″電平。如果沒輸入例如電源供電的初始狀態，則信號SW被設置為″0″電平。因此，「或」電路218的輸出設置為″0″電平，而「與」電路219不斷開。就是說，不管「或」電路207的輸出如何，「與」電路219的輸出都被設置為″0″電平。
此時，如果轉換電壓Vk沒收斂，則″1″電平與″0″電平信號被從比較器電路165和196分別地輸入到AKB處理電路166。此時在AKB電路166中，如前所述的，以小階變量(±n)產生數據。
另外，當例如電源供電的初始狀態被輸入時，信號SW被設置為″1″電平，而「與」電路218的輸出被設置為″1″電平。此時，當鎖存電路205或216的輸出被設置為″1″電平時，「與」電路219的輸出被設置為″1″電平。隨後，如前所述的，在AKB處理器電路166中，以大步長變量的形式產生新數字數據(±mm＞n)。
因此，以根據圖35所示的第十五的實施例的AKB電路中，只有當出現高電壓波動時，才在AKB處理器電路166中以大步長變量(±mm＞n)產生新的數字數據，並且再一次存儲在該存儲器電路中。因此，能夠避免由噪音所引起的錯誤動作。即使由於出現高電壓波動而使得直流電平快速改變也能夠據此改變執行調整而保持跟蹤。
現在描述AKB電路的實施例，能夠收斂離散的數據，用於調整在一個點的直流電平而不變動該直流電平。
圖38是表示根據本發明的第十六實施例的AKB電路的整體結構的方框圖。在圖38中情況下，其中也只具體地示出與三基色視頻信號的R、G、B坐標軸的B軸相關的B軸相關電路B- CCT。但是，由於與其餘的R軸和G軸相關電路R- CCT及G-CCT和示出的B-軸相關電路的結構類似於該示出B軸相關電路，因此在此省略這兩個電路的描述。
在CRT 16中，當基準信號1被加到陰極時，在一個周期中陰極電流根據電壓流動。該電流檢測器電路161檢測器該陰極電流，並且轉換成電壓。轉換的電壓被通過作為噪聲消除電路的低通帶濾波器電路(LPF)221提供到差動放大器222的反相輸入端(-)。
由基準電壓電路162產生的黑電平基準電壓Vref被提供到上述的差動放大器222的非反相輸入端(+)，並且由差動放大器222相互比較上述的轉換電壓和該基準電壓Vref。
差動放大器222的輸出電壓被通過共同提供於R、G、B軸每一個之上的開關電路(SW)223提供到截止調整電路9，並且開關電路(SW)224獨立地提供用於R、G、B每一個，然後，被提供到取樣保持電路(S/H)225並且被保持在其中。該取樣保持電路(S/H)225的保持電壓被提供到作為減法器電路的比較器電路226的反相輸入端(-)。由D/A轉換器97B轉換的電壓被通過共同提供於R、G、B軸每一個之上的開關電路(SW)227提供到該比較器電路226的非反相輸入端(+)，並且在這電壓之間的差值由比較器電路226產生。差值電壓被提供到整形電路228，轉換成″1″電平或″0″電平邏輯信號，然後被提供到AKB處理器電路166。
而且，由比較器電路226產生的差值電壓被提供到絕對值電路(ABS)229，並且在其中產生絕對值。絕對值電路229的輸出被提供到比較器230的非反相輸入端(+)，並且被提供到取樣保持電路(S/H)231而被保持在其中。隨後，取樣保持電路231的輸出被提供到比較器230的反相輸入端(-)，而且比較器230的輸出被提供到AKB電路166。AKB處理器電路166的輸出被通過共同提供於R、G、B軸每一個之上的一個開關電路(SW)232提供到存儲器電路95B。
上述的開關電路223、227和232被切換控制，以使當執行在與該R軸相關的R軸相關電路R- CCT中執行AKB處理時，在該R軸相關電路R- CCT的相應電路之間接收信號或數據。另外，當執行在與該G軸相關的R軸相關電路G- CCT中執行AKB處理時，開關223、227和232被切換控制，以使在該G軸相關電路G- CCT的相應電路之間接收信號或數據。而且，當執行在與該B軸相關的R軸相關電路B-CCT中執行AKB處理時，開關223、227和232被切換控制，以使在該B軸相關電路B- CCT的相應電路之間執行信號或數據的交換。
現在描述上述的結構的AKB電路的操作。
首先，在開關電路3中選擇基準信號1的期間，差動放大器222的輸出電壓通過開關電路223和224被提供到截止調整電路9。另外在不是AKB期間的一個關鍵行期間，由開關電路224從D/A轉換器97B選擇電壓，並且被提供到截止調整電路9。
在AKB期間，形成包括截止調整電路9、激勵電路12、CRT 16、電流檢測器電路161、低通帶濾波器電路221、差動放大器222、開關電路223及224和截止調整電路9的負反饋迴路。差動放大器222的輸出電壓VCI的值被控制，以使在電流檢測器電路161中的被測電壓VIk實際上相等於由基準電壓電路162產生的基準電壓Vref。此時，差動放大器222的輸出電壓VCI的值對應於圖28中的收斂點。即，在一個圖象期間從D/A轉換器97B輸出的控制電壓的值在最接近該VCI的調整期間是一個最優值。該電壓VCI由取樣保持電路225保持。預先存儲在存儲器電路95B中的數據『m』被讀出，以使從D/A轉換器97B輸出的控制信號的電壓值被設置為最優值。該數據由該D/A轉換器97B轉換成模擬電壓。此時假設該電壓值在V(m)，電壓V(m)的值被擬定為更靠近一個收斂點的值。另外，在AKB期間的前面關鍵行期間，電壓V(m)被用作一個控制信號，用於控制截止調整電路9。
隨後，上述的電壓V(m)被通過開關電路227提供到比較器電路226，預先保持在取樣保持電路225中的電壓V(m)和電壓VCI之間的差值由該比較器電路226產生，而且由絕對值電路229產生絕對值，並且把該絕對值保持在該取樣保持電路231中。此時，取樣保持電路231的保持電壓假設是Vpe。
另外，由比較器電路226比較和產生的差值的電壓由整形電路228形成為邏輯信號，並且被提供到AKB處理器電路166。在此情況中，假設該電壓V(m)是一個比電壓VCI低的電壓，AKB處理器電路166的輸出被通過開關電路232輸入到存儲器電路95B，並且″1″被加到在存儲器電路95B中的以前存儲的數據。以此方式，存儲器電路95B的存儲數據被更新為(m+1)，並且該更新數據被再一次讀出，並且被D/A轉換器97B轉換成模擬電壓。此時，轉換電壓的值被認為是V(m+1)。
隨後，由取樣保持電路225預先保持的上述的電壓V(m+1)和電壓VCI之間的差值由比較器電路226產生，並且由絕對值電路229產生一個絕對值。此時假定絕對值是Vte。上述的電壓Vte和預先由取樣保持電路231保持的電壓Vpe被相互比較，並且該比較結果被提供到AKB處理器電路166。
如果Vte＞Vpe，則原來的「m」是比(m+1)更靠近一個收斂點，並且因此由AKB處理器電路166根據此時的比較器電路226的比較輸出，把該存儲器電路95B的數據被返回到原來的″m″。
另一方面，如果Vte＜Vpe，則存儲器數據(m+1)更靠近一個收斂點，此時根據比較器電路226的比較輸出，存儲器電路95B的數據不由AKB處理器電路166更新。
此時結束在1場中的AKB處理。在一個關鍵行期間到下一個AKB期間，根據存儲在存儲器電路95B中的數據控制截止調整電路9的操作。
首先，如果電壓V(m)是一個比電壓VCI更高的電壓，則存儲器電路95B的數據被更新為(m-1)，並且執行類似的操作。隨後，上述的操作由每一AKB期間重複，從而由D/A轉換器97B轉換的電壓最終收斂到一個最優值。
因此，根據上述的實施例，用於控制截止調整電路的操作的控制信號的電壓值能夠最終集中在一個點，從而實現獲得收斂在一個點的可能而沒有變動視頻信號的直流電平。
在前面的描述中，存儲器電路數據由每一場更新，並且在轉換成一個模擬電壓之後執行一次與以前電壓的比較。但是，能夠通過把1場中的數據更新計數增加到可能的最大值而減少用於收斂所需要的時間。
另外，在前面的描述中，存儲器電路數據更新量每一場設置為「1」。但是，如果由D/A轉換器轉換的電壓嚴重離散一個收斂點，則能夠通過增加一個值大於″1″的數據更新單位來減少達到最優值需要的時間。此時，距收斂點的離散性能夠通過比較器電路226的輸出電壓監視。
在前面的描述中，只調整一個黑色信號電平(暗畫面)，並且沒示出用於調整白色信號電平(亮畫面)的驅動增益調整電路。但是，白色信號電平(亮畫面)調整當然是可能執行的。在此情況中，用於白色信號電平調整的基準信號2由開關電路1、2、3的每一個選擇。
圖39以流程圖方式示出根據第十六實施例的AKB電路的控制實例。步驟S21中，電壓VCI將是在調整被檢測期間的一個最優值。在隨後步驟S22中，在上述的電壓VCI和通過D/A轉換該數據″m″獲得而預先存儲在存儲器電路95B中的電壓V(m)之間絕對值|VCI-V(m)|被產生作為電壓Vpe。隨後，在步驟S23中，電壓VCI和V(m)被依據數值範圍相互比較。
如果VC1＞V(m)，則D/A轉換的電壓V(m)需要小於該收斂電壓VCI，並且需要增加D/A轉換電壓。在隨後步驟S24中，指示在上述的電壓VCI和通過D/A轉換該已經把1加到數據″m″的數據(m+1)獲得的而預先存儲在存儲器電路95B中的電壓V(m+1)之間絕對值|VCI-V(m+1)|被產生作為電壓Vte。隨後步驟S25中依據數值範圍相互比較Vte和Vpe。
當Vpe大於Vte時，數據在步驟S26中保持到「m+1」。相對照，如果該電壓Vpe比電壓Vte小，則數據在步驟S27被返回到『m』。
另一方面，當沒有判斷為VC1＞V(m)的結果時，則D/A轉換的電壓V(m)需要大於該收斂電壓VCI，並且需要降低D/A轉換電壓。在隨後步驟S28中，指示在上述的電壓VCI和通過D/A轉換的已經從數據″m″減掉1的數據(m-1)獲得的而預先存儲在存儲器電路95B中的電壓V(m)之間絕對值|VCI-V(m+1)|被產生作為電壓Vte。隨後步驟S29中依據數值範圍相互比較Vte和Vpe。
當該電壓Vpe大於電壓Vte時，則數據在下一個步驟S30被保持為『m-1』。相對照，當電壓Vpe比電壓Vte小，則數據在步驟S27被返回到『m』。
根據本實施例的電路並不總是限制到圖38中所示的電路結構，只要它包括在圖39中所示的每一步驟的功能。例如，可以採用使用程序控制CPU等等的電路。
圖40示出當D/A轉換的轉換的電壓(控制信號)最終收斂到一個最優值的狀態。在圖40中，兩個值夾作一個作為積分結果顯示的值，對應更接近積分結果值的D/A轉換器的輸出(絕對值小)被採納作為控制信號電壓。
圖41是表示根據本發明第十七實施例的AKB電路的整體結構方框圖。其中即使離散數據用於調整直流電平，該數據也數據集中在一個點而不變動直流電平。
在圖41的情況下，示出與三個基色視頻信號的B軸相關的一個提取電路部分。
根據本實施例的電路不同於圖38的根據第十六實施例的電路，其區別在於開關電路(SW)224被從用於R、G、B軸每一個的電路消除，並且由D/A轉換器97R、97G、和97B轉換的電壓直接地被提供到截止調整電路7、8、9。另一差異是取樣保持電路225、比較器電路226、和開關電路(SW)227被消除，並且差動放大器222的輸出被分別地直接提供到放大器電路228和絕對值電路229。
在根據本實施例的電路中，流經CRT 16的陰極的電流Ik由每一場檢測兩次。
下面給出其操作的描述。
首先，預先存儲在存儲器電路95B中的數據″m″被讀出，並且由D/A轉換器97B轉換成模擬電壓。假設此時電壓值是V(m)，該電壓V(m)被提供到截止調整電路9作為控制信號。由電流檢測器電路161檢測和轉換的電壓VIk通過差動放大器222與基準電壓Vref相比較，並且絕對值由取樣保持電路231保持。此時取樣電路231保持的電壓被認為是Vpe。
另外，由差動放大器222比較和產生的差值的電壓由整形電路228形成為邏輯信號，並且被提供到AKB處理器電路166。隨後，根據來自該整形電路228的邏輯信號由AKB處理器電路166更新該存儲器電路95B的數據。例如，從整形電路228來的邏輯信號是對應於VIk＞Vref的一個信號，在存儲器電路95B中該信號被更新為數據(m-1)，從以前存儲的數據減掉″1″。相對照，從整形電路228來的邏輯信號是對應於VIk＜Vref的一個信號，在存儲器電路95B中，該信號被更新，把″1″加到以前存儲的數據。
隨後，根據存儲器電路95B的更新存儲數據，由D/A轉換器97B轉換的控制電壓被提供到截止調整電路9，由電流檢測器電路161檢測和轉換的第二轉換電壓VIk由差動放大器222與基準電壓Vref比較，而且由絕對值電路229產生一個絕對值。第二個產生的絕對值Vte被提供到比較器230。
隨後，電壓Vte和預先由取樣保持電路231保持的電壓Vpe被相互比較，並且該比較結果被提供到AKB處理器電路166。
如果Vte＞Vpe，則原來的存儲器數據比(m+1)或(m-1)更靠近一個收斂點。因此，根據此時比較器230的一個輸出，存儲器電路95B的數據在AKB處理器電路中返回到原來的″m″。
另一方面，如果Vte＜Vpe，則存儲器數據(m+1)或(m-1)更靠近一個收斂點，此時根據比較器電路230的輸出，存儲器電路95B的數據不由AKB處理器電路166更新。
以此方式，結束在1場中的AKB處理。在一個圖象期間到下一個AKB期間，根據存儲在存儲器電路95B中的數據控制截止調整電路9的操作。
隨後，上述的操作由每一AKB期間重複，從而由D/A轉換器97B轉換的電壓最終收斂到一個最優值。
因比，在上述的實施例情況下，用於控制截止調整電路的操作的控制信號的電壓值能夠最終集中在一個點，從而實現獲得收斂在一個點的可能而沒有變動視頻信號的直流電平。
在本實施例的情況下，存儲器電路數據更新量由每一場設置為″1″。如果由D/A轉換器轉換的電壓嚴重偏離一個收斂點，則能夠通過增加一個值大於″1″的數據更新單位來更顯著地減少達到最優值需要的時間。在此情況中，距收斂點的離散性能夠通過例如差動放大器222的輸出電壓監視。
另外，在前面的描述中，只調整一個黑色信號電平(暗畫面)，並且沒示出用於調整一個白色信號電平(亮畫面)的驅動增益調整電路。但是，白色信號電平(亮畫面)調整當然是可能類似地執行的。並且在此情況中，用於白色信號電平調整的基準信號2被利用開關電路1、2、3的每一個選擇。
圖42以流程圖方式示出根據第十七實施例的AKB電路的控制實例。在步驟S31中檢測電流Ik。隨後在步驟S32中，指示在已經把電流Ik轉換而得到的電壓Vlk和基準電壓Vref之間差值的電壓絕對值|VIK-Vref|被產生作為電壓Vpe。隨後，在步驟S33中依據數值範圍相互比較VIk和Vref。
如果VIk＞Vref，則需要的電壓VIk將要被降低，並且在下一個步驟S34中從預先存儲在存儲器電路95B中的數據″m″減掉″1″，並且該數據被更新為(m-1)。隨後在步驟S35中，再一次檢測電流Ik。此時，當電流Ik被認為是Ik′，在下一步驟S36，指示在被轉換的電流Ik』的電壓VIk′和基準電壓Vref之間的差值的電壓被產生作為Vte。隨後，在步驟S37中依據數值範圍相互比較Vte和Vpe。
當Vpe大於Vte時，數據在步驟S38中保持到「m-1」。相對照，當電壓Vpe比電壓Vte小時，則數據在步驟S39被返回到『m』。
另一方面，如果在步驟S33中Vlk＜Vref，則電壓VIk需要被增加。在下一步驟S40中，″1″被加到預先存儲在存儲器電路95B中的數據″m″，並且該數據被更新為(m+1)。隨後在步驟S41中，再一次檢測電流Ik。此時，當電流Ik被認為是Ik′，在下一步驟S42，指示在被轉換的電流Ik′的電壓VIk′和基準電壓Vref之間的差值的一個電壓的一個絕對值|VIk′-Vref|被產生作為一個電壓Vte。隨後，在步驟S43中依據數值範圍相互比較Vte和Vpe。
當該電壓Vpe大於電壓Vte時，則數據在被返回到以前步驟S39的『m』。相對照，當電壓Vte比電壓Vpe小時，則數據在步驟S44保持到(m+1)。
根據本實施例的電路並不總是限制到圖42中所示的電路結構，只要它包括在所示的每一步驟的功能。例如，可以使用程序控制CPU等等的一個電路。
圖43是表示根據本發明的第十八的實施例的AKB電路的整體結構的方框圖，其中即使離散數據用於調整直流電平，該數據也能收斂在一個點而不變動直流電平。
根據本實施例的電路比圖41的根據第十七實施例的電路更大地簡化了電路結構。在上述的電路中，不象第十七實施例的情況，在夾著一個收斂點的兩個點中採用更靠近收斂點的那個數據。相反，採用最靠近該收斂點、並且沒有超過該收劍點的數據。
因此，對應於圖41示出的相同的單元由相同標號數字表示，並且省略這些單元的描述。只給出與圖41所示那些不同部分的描述。
根據本實施例的電路使用比較器233而不是差動放大器222。即，比較器電路233比較在電流檢測器電路161中的轉換的電壓VIk與基準電壓Vref，並且輸出一個邏輯信號。
另外，取消絕對值電路299、取樣保持電路231和比較器230。代替這些電路，提供兩個鎖存器電路234和235及一個「與」電路236。
比較器電路233的輸出被提供到AKB處理器電路166及兩個鎖存器電路234及235的數據輸入端(D)。時鐘信號CK1被分別地提供到鎖存電路234的一個時鐘端以及一個時鐘信號CK2被提供到鎖存電路235的一個時鐘端。鎖存電路234的一個反相輸出(/Q)及鎖存電路235的一個輸出(Q)被提供到「與」電路236。
下面給出一個操作的描述。
首先，預先存儲在存儲器電路95B中的數據″m″被讀出，並且由D/A轉換器97B轉換成一個模擬信號。假設此時電壓值是V(m)，該電壓V(m)被提供到截止調整電路9作為一個控制電壓。由電流檢測器電路161檢測和轉換的電壓VIk由比較器233與基準電壓Vref比較。隨後，比較器233的一個輸出狀態由鎖存電路234以與時鐘信號CK1同步的形式鎖存。
另外，比較器233的輸出被提供到AKB處理器電路166。根據比較器電路233的輸出，由AKB處理器電路166更新該存儲器電路95B的數據。例如，當比較器233的輸出是對應於VIk＜Vref的一個信號時(″1″電平)，在存儲器電路95B中的數據被更新為數據(m-1)，從以前存儲的數據減掉″1″。相對照，當比較器233的輸出是對應於VIk＜Vref的一個信號時(″0″電平)，在存儲器電路95B中的數據被更新為數據(m+1)，向以前存儲的數據加″1″。
隨後，根據存儲器電路95B的更新存儲數據，由D/A轉換器97B控制的控制電壓被提供到截止調整電路9，由電流檢測器電路161檢測和轉換的第二轉換電壓VIk由差動放大器222與基準電壓Vref比較。此時，比較器233的輸出由鎖存電路235以與時鐘信號CK2同步的形式鎖存。
在比較器233的輸出已經由兩個鎖存器電路234及235鎖存之後，「與」電路236的輸出被提供到AKB處理器電路166。
當在第一Ik檢測期間比較器233的輸出是對應於Vlk＞Vref的一個信號(″1″電平)時，以及在第二Ik檢測期間比較器233的輸出是對應於Vlk＞Vref的一個信號(″1″電平)時，在這些信號已經被鎖存之後，對應於Vlk＞Vref的反相輸出(/Q)以及鎖存電路235的輸出(Q)分別地被設置為″0″電平以及″1″電平。所以，在第二Ik檢測之後的「與」電路236的輸出被設置為″0″電平，並且在AKB處理器電路166中，存儲器電路95B的數據被保持為(m-1)。
當在第一Ik檢測期間比較器233的輸出是對應於Vlk＞Vref的一個信號(″1″電平)時，以及在第二Ik檢測期間比較器233的輸出是對應於Vlk＜Vref的一個信號(″0″電平)時，在這些信號已經被鎖存之後，鎖存電路234的反相輸出(/Q)以及鎖存電路235的輸出(Q)分別地被設置為″0″電平。所以，在第二Ik檢測之後的「與」電路236的輸出被設置為″0″電平，並且在AKB處理器電路166中，存儲器電路95B的數據被保持為(m-1)。
另外，當在第一Ik檢測期間比較器233的輸出是對應於Vlk＜Vref的一個信號(″0″電平)時，以及在第二Ik檢測期間比較器233的輸出是對應於Vlk＞Vref的一個信號(″1″電平)時，在這些信號已經被鎖存之後，鎖存電路234的反相輸出(/Q)以及鎖存電路235的輸出(Q)分別地被設置為″1″電平。所以，在第二Ik檢測之後的「與」電路236的輸出被設置為″1″電平，並且在AKB處理器電路166中，存儲器電路95B的數據被返回到原來的″m″。
另一方面，當在第一Ik檢測期間比較器233的輸出是對應於Vlk＜Vref的一個信號(″0″電平)時，以及在第二Ik檢測期間比較器233的輸出是對應於Vlk＜Vref的一個信號(″0″電平)時，在這些信號已經被鎖存之後，鎖存電路234的反相輸出(/Q)以及鎖存電路235的輸出(Q)分別地被設置為″1″電平和″0″電平。所以，在第二Ik檢測之後的「與」電路236的輸出被設置為″0″電平，並且在AKB處理器電路166中，存儲器電路95B的數據被保持為(m+1)。
此時結束在1場中的AKB處理。在一個圖象期間到下一個AKB期間，根據存儲在存儲器電路95B中的數據控制截止調整電路9的一個操作。
隨後，通過由每一AKB期間的重複上述的操作，由D/A轉換器97B轉換的電壓被最終收斂在一個最優值。在此情況中，如圖40所示，在兩個夾作一個積分值的值中，總是更靠近的一個值是收斂點。隨後，對應於該值的D/A轉換器97B的輸出被用作一個控制信號。
因此，在上述的實施例情況下，用於控制截止調整電路的操作的控制信號的電壓值能夠最終收斂在一個點，從而使得能夠收斂在一點而沒有變動視頻信號的直流電平。
在本實施例的情況下，存儲器電路數據更新量由每一場設置為「1」。如果由D/A轉換器轉換的電壓嚴重離散一個收斂點，則能夠通過增加一個值大於″1″的數據更新單位來更顯著地減少達到最優值需要的時間。在此情況中，距收斂點的離散性能夠通過比較器233的輸出電壓監視。另外，在圖40中，雖然描述的是總是採用把作為積分結果顯示的值夾在中間的兩個值的低值的情況，但是也可能把該值改變成把作為積分結果顯示的值夾在中間的兩個值的高值。
另外，在前面的描述中，只調整一個黑色信號電平(暗畫面)，並且沒示出用於調整一個白色信號電平(亮畫面)的驅動增益調整電路6。但是，白色信號電平(亮畫面)調整當然是可以執行的。使用由開關電路1、2、3選擇的基準信號2控制驅動增益調整電路4、5、6。
圖44以流程圖方式示出根據第十八實施例的電路控制實例。在步驟S51中檢測電流Ik。隨後在步驟S52中，已經把電流Ik轉換成電壓VIk並且與基準電壓Vref相互比較。此時，如果VIk＞Vref，在圖44的控制實例的情況下，在下一步驟S53中數據被更新為(m-1)。
另一方面，當隨後步驟S52的判定結果是VIk＜Vref時，該數據在隨後步驟S54中被更新為(m+1)。隨後在步驟S55中，電流Ik被再一次檢測，並且在下一步驟S56中，第二轉換電壓VIk(以下稱作VIk′)和基準電壓Vref被相互比較。此時，如果VIk′＞Vref，則數據在隨後步驟S57返回到原始的″m″。另一方面，如果VIk′＜Vref，則數據在隨後步驟S58中保持為(m+1)。
根據本實施例的電路並不總是限制到圖43中所示的電路結構，只要它包括圖43所示出的功能。
圖45是表示根據本發明的第十九實施例的AKB電路的整體結構的方框圖，其中即使離散數據用於調整直流電平，該數據也能夠收斂在一個點而不變動直流電平。
根據本實施例的電路在如下方面不同於圖43的電路在圖43的電路中，陰極電流(Ik)每一場被檢測兩次，而在第十九實施例中，這種檢測只執行一次，以便在隨後的場中使用前一場的該檢測結果用於AKB調整。
對應於圖43示出的那些相同單元由相同標號表示。並且這些單元的描述被省略。只給出與圖43所示那些不同部分的描。
在根據本實施例的電路中，其中提供兩個鎖存器電路237和238、「異」(EX-OR)電路239、「與」電路240以及鎖存電路241，代替這兩個鎖存器電路234和235以及「與」電路236。
而且不同於圖43，比較器電路233的輸出不被提供到AKB處理器電路166，而只被提供到鎖存電路237的數據輸入端(D)。鎖存電路237的輸出(Q)被提供到鎖存電路238的數據輸入端(D)。另外，分別地，時鐘信號CK1被提供到鎖存電路237的時鐘端，而時鐘信號CK2被提供到鎖存電路235的時鐘端。
鎖存電路238的輸出(Q)被提供到AKB處理器電路166作為控制信號L，而鎖存電路237的輸出(Q)以及鎖存電路238的反相輸出(/Q)被提供到「異」電路239。鎖存器電路237和238的輸出被提供到「與」電路240。「異」電路239的輸出被提供到AKB處理器電路166，並且「與」電路240的輸出被提供到鎖存電路241的數據輸入端(D)。時鐘信號CK3被提供到鎖存電路241的時鐘端。鎖存電路241的輸出(Q)被提供到AKB處理器電路166作為控制信號LL。
下面給出一個操作的描述。
首先，預先存儲在存儲器電路95B中的數據″m″被讀出，並且由D/A轉換器97B轉換成模擬電壓。假設此時電壓值是V(m)，該電壓V(m)被提供到截止調整電路9作為一個控制信號。另外，假定前一場中的陰極電流的檢測結果由鎖存電路238鎖存。根據鎖存電路238的鎖存數據，控制信號L被提供到AKB處理器電路166。例如，當控制信號L設置為″1″電平時，存儲器電路95B的數據被AKB處理器電路166更新為(m-1)。相對照，當控制信號L被設置為″0″電平時，存儲器電路95B的數據被更新為(m+1)。
另一方面，當電壓V(m)被作為一個控制電壓提供到截止電路9時，流經CRT16的陰極的電流由電流檢測器電路161檢測並且轉換成電壓。此時，由電流檢測器電路161檢測和轉換的電壓VIk由比較器233與基準電壓Vref比較。隨後，電壓比較器233的輸出由鎖存電路237以與時鐘信號CK1同步的形式鎖存。前一場中的陰極電流的檢測結果已經由鎖存電路238鎖存。鎖存器電路237和238的鎖存數據被提供到「異」電路239，並且通過「異」電路239檢測這些數據是否相互匹配。例如，當鎖存器電路237和238的輸出的任一個被設置為″1″電平、而另一個被設置為″0″電平時，不匹配的狀態被檢測，而「異」電路239的輸出被設置為″1″電平。在此情況中，如第十八的實施例的情況那樣，第一更新數據(m-1)或(m+1)被返回到原始數據″m″。另一方面，當鎖存器電路237和238的輸出被設置為″1″電平或設置為″0″電平時，匹配的狀態被檢測，而「異」電路239的輸出被設置為″0″電平。在此情況中，如第十八的實施例的情況那樣，第一更新的數據被保持為(m-1)或(m+1)。
另一方面，鎖存器電路237和238的輸出(Q)被輸入到「與」電路240。因此，只當鎖存器電路237和238被設置為「1」電平時，「與」電路240的輸出才被設置為「1」電平。隨後，如圖46的定時圖所示，這些輸出由鎖存電路214以時鐘信號CK3的定時鎖存，並且被輸入到AKB處理器電路166作為一個控制信號LL。
隨後，鎖存電路237的輸出由鎖存電路238以鍾信號CK2的定時鎖存。
此時結束在1場中的AKB處理。在一個圖象期間到下一個AKB期間，根據存儲在存儲器電路95B中的數據控制截止調整電路9的一個操作。隨後，上述的操作由每一AKB期間重複，從而由D/A轉換器97B轉換的電壓最終收斂到一個最優值。雖然沒有給出使用在AKB處理器電路166中的控制信號LL的方式的描述，但是該控制信號LL是一個表明在連續的兩場之前與之後電流檢測器電路161的轉換電壓的下降的信號。
因此，在上述的實施例情況下，用於控制截止調整電路的操作的控制信號的電壓值能夠最終集中在一個點，從而能夠收斂在一個點而沒有變動視頻信號的直流電平。
同樣，在本實施例的情況下，存儲器電路數據更新量由每一場設置為″1″。但是，如果D/A轉換器的轉換電壓嚴重從收斂點分離，則該數據更新單位被設置為一個大於″1″的值，從而使其有可能降低為了達到最優值所需要的時間。在此情況中，距收斂點的離散性例如能夠通過比較233的輸出電壓監視。
另外，在前面的描述中，只調整黑色信號電平(暗畫面)，並且沒示出用於調整白色信號電平(亮畫面)的驅動增益調整電路。但是，白色信號電平(亮畫面)的調整當然能夠執行，並且在此情況下由開關電路1、2、3選擇的基準信號2被分別地使用。
圖47以流程圖方式示出根據第十九實施例的電路的控制實例。就是說，當電平被設置為″1″電平時，在下一步驟S62中，數據被更新為(m-1)。隨後，在步驟S63中檢測電流Ik。隨後在步驟S64中，把上述的電流Ik轉換成電壓VIk並且與基準電壓Vref相互比較。此時，如果VIk＜Vref，則該數據在隨後步驟S65返回到″m″，並且該控制信號被設置為″0″電平。
另一方面，在以前的步驟S64中如果VIk＞Vref，則數據被固定在(m-1)，並且該控制信號L在下一步驟S66被設置為″1″電平。
另外，控制信號L在以前的步驟S61中被判斷為是在″0″電平，該數據在隨後步驟S67中被更新為(m+1)。隨後，在步驟S68中檢測電流Ik。隨後在步驟S69中，已經把電流上述的電流轉換成電壓VIk並且與基準電壓Vref相互比較。此時，如果VIk＞Vref，則該數據在下一步驟S70返回到″m″，並且該控制信號L被設置為″1″電平。
另一方面，在以前的步驟S69中如果VIk＜Vref，則數據被固定在(m+1)，並且該控制信號L在下一步驟S71被設置為″0″電平。
在此期間，由圖47的流程圖示出該電路的控制操作，能夠調整把收斂點夾在中間的兩個穩定的點。
隨後，根據第十九實施例的電路的控制實例由圖48的流程圖示出，其中靠近一個收斂點並且不超過該收斂點的一個點能夠定義為一個穩定點。在此情況中，利用從圖45示出的鎖存電路214輸出的控制信號LL。
在此情況中，從步驟S61到S64的操作與圖47示出的操作相同，因此其操作的描述被省略。作為在步驟S64之中在轉換電壓VIk和基準電壓Vref之間的比較結果，如果VIk＜Vref，則在下一步驟S81判斷控制信號LL的電平。此時，當信號LL被設置為″1″電平時，數據被保持為(m-1)，並且在隨後步驟S82中控制信號L和LL分別地被設置為″0″電平。另一方面，當信號LL被設置為″0″電平時，數據返回到原來的″m″，並且在隨後步驟S83中控制信號L和LL分別地被設置為″0″電平。
在以前的步驟S64中如果VIk＞Vref，則數據被保持在(m-1)，並且該控制信號L和LL在下一步驟S84被設置為″1″電平。
另外，當控制信號L在前面步驟S61被判斷為″0″電平時，從步驟S67到S69的操作類似於圖47中示出的操作，因此省略該操作的描述。當在步驟S69中在轉換電壓VIk和基準電壓Vref之間的比較結果是VIk＞Vref時，數據被返回到″m″，並且在隨後步驟S85中該控制信號L和LL被分別地設置為″0″電平。另一方面，如果VIk＜Vref，則數據被保持在(m+1)，並且該控制信號L和LL在下一步驟S86被分別地設置為″0″電平。
根據本實施例的電路並不總是限制到圖45中所示的電路結構，只要其包括在圖47或圖48中所示的每一步驟的功能。例如，可以使用程序控制CPU的一個電路。
圖49是表示根據本發明的第二十實施例的AKB電路的整體結構的方框圖。根據本實施例的電路比圖38的根據第十六實施例的電路更大地簡化了電路結構。因此，對應於圖38示出的相同的單元由相同標號數字表示，並且省略這些單元的描述。在此只描述與圖38所示不同部分。
另外，在根據本實施例的電路中，不採用把一個收斂點夾在中間的兩個點的數據中更靠近的數據。相反，採用最靠近該收斂點並且沒有超過該收斂點的數據。
在根據本實施例的電路中，省略了圖38中示出的比較器電路226、整形電路228、絕對值電路229、取樣保持電路231和比較器230，重新提供了比較器251、兩個鎖存器電路252和253以及「與」電路254。
提供上述的比較器251代替比較器226，來自D/A轉換器97B的轉換電壓通過開關電路227被提供到比較器251的非反相輸入端(+)，並且由取樣保持電路225保持的電壓被提供到比較器251的反相輸入端(-)。比較器251的輸出ContM被提供到AKB處理器電路166，並且被提供到兩個鎖存器電路252和及235的每一個的數據輸入端(D)。鎖存電路252的反相輸出(/Q)及鎖存電路253的輸出(Q)被一起提供到「與」電路254。「與」電路254的輸出被提供到AKB處理器電路166。
現在描述上述的結構的AKB電路的操作。
包括在AKB期間操作的截止調整電路9、驅動電路12、CRT 16、通帶濾波器電路221、差動放大器222、開關電路223和224的負反饋迴路的操作類似於圖38示出的負反饋迴路的操作，從而用VIk＝Vref表示的一個電壓VCI由取樣保持電路225保持。
首先，預先存儲在存儲器電路95B中的數據″m″被讀出，並且由D/A轉換器97B轉換成模擬電壓。此時，假定電壓值被V(m)。由D/A轉換器97B轉換的電壓V(m)被通過開關電路227輸入到比較器251。隨後，上述的電壓V(m)和在取樣保持電路225中保持的電壓VCI由比較器251相互比較，該比較結果被提供到AKB處理器電路166作為控制信號ContM，並且該控制信號由鎖存電路252以與時鐘信號CK1同步的方式鎖存。
如果V(m)＜VCI，並且上述的控制信號ContM被設置為″0″電平，則由AKB處理器電路166把″1″被添加到在存儲器電路95B中存儲的數據。另一方面，如果V(m)＞VCI，並且上述的控制信號ContM被設置為″1″電平，則由AKB處理器電路166把″1″從在存儲器電路95B中存儲的數據中減掉。
另外，因此更新的數據再一次從存儲器電路95B中讀出，並且由D/A轉換器97B轉換成模擬電壓。此時，轉換電壓的值是V(m+1)或V(m-1)。
隨後，電壓V(m+1)或V(m-1)和電壓VCI由比較器251相互比較，根據該比較結果輸出的控制信號ContM被鎖存電路253以與時鐘信號CK2同步的方式鎖存。
例如，當第一輸出控制信號ContM被設置為″0″電平時，並且第二輸出控制信號ContM被設置為″0″電平時，鎖存器電路252和253在鎖存之後的輸出被分別地設置為″1″電平和″0″電平，並且「與」電路254的輸出被設置為″0″電平。在此情況中，由於控制電壓V(m+1)仍然被低值，所以該數據由AKB處理器電路166保持為在存儲器電路95B中的以前的數據(m+1)。
另外，當第一輸出控制信號ContM被設定為″0″電平時，並且第二輸出控制信號ContM被設定為″1″電平時，鎖存器電路252和253在鎖存之後的輸出被分別地設置為″1″電平，並且「與」電路254的輸出被設定為″1″電平。在此情況下，控制電壓(Vm+1)過分地增加，存儲器電路95B的內容由AKB處理器電路166返回到原始數據″m″。
而且，當第一輸出控制信號ContM被設置為″1″電平時，並且第二輸出控制信號ContM被設置為″1″電平時，鎖存器電路252和253在鎖存之後的輸出被分別地設置為″0″電平和″1″電平，並且「與」電路254的輸出被設置為″0″電平。在此情況下，由於控制電壓V(m-1)的值仍然是高電平，所以數據被保持為以前的數據(m-1)。
另外，當第一輸出控制信號ContM被設置為″1″電平，並且第二輸出控制信號ContM被設置為″0″電平時，「與」電路254的輸出被設置為″0″電平。在此情況下，數據保持為以前的數據(m-1)。
此時，結束在1場中的AKB處理。在圖象期間到下一個AKB期間，根據存儲在存儲器電路95B中的數據控制截止調整電路9的操作。
隨後，每一AKB期間重複上述的操作，從而由D/A轉換器97B轉換的電壓最終收斂到一個最優值。
因此，根據上述的實施例，用於控制截止調整電路的操作的控制信號的電壓值能夠最終集中在一個點，從而能夠收斂在一個點而沒有變動視頻信號的直流電平。
在前面的描述中，已經描述了存儲器電路數據由每一場更新的情況，並且該數據被轉換成模擬電壓，並且該轉換的電壓與前面的電壓相比較。但是，能夠通過把1場中的數據更新計數增加到可能的最大值而減少用於收斂所需要的時間。
另外，在前面的描述中，在存儲器電路中的數據更新量被設置為″1″。但是，如果由D/A轉換器轉換的電壓嚴重偏離一個收斂點，則能夠通過增加一個值大於″1″的數據更新單位來減少達到最優值需要的時間。在此情況下，距收斂點的離散性能夠通過例如差動放大器222的輸出電壓來監視。
另外，在前面的描述中，只調整黑色信號電平(暗畫面)，並且既沒示出也沒有描述用於調整白色信號電平(亮畫面)的電路。但是，白色信號電平(亮畫面)的調整當然能夠類似地執行，並且在此情況下由開關電路1、2、3選擇的基準信號2被分別地使用。
圖50以流程圖方式示出根據第二十實施例的電路控制實例。在步驟S91中，電壓VCI將是在調整被檢測期間的一個最優值。隨後，在步驟S92中，電壓VCI和V(m)被相互比較。
在此，如果VC1＞V(M)，則轉換電壓V(m)小於該收斂電壓VCI。在此情況下，D/A轉換電壓需要被增加。在下一步驟S93，上述的電壓VCI被與預先存儲在存儲器電路95B中的、通過對″m″加1的數據(m+1)進行D/A轉換獲得的(M+1)相比較。如果VCI＞V(m+1)，則數據在隨後步驟S94中保持為″m+1″。相對照，如果VCI＜V(m+1)，則數據在隨後步驟S95中返回為″m″。
另一方面，在步驟S92中，如果判斷不是VCI＞V(m)，則D/A轉換電壓V(m)大於收斂電壓VCI。在此情況中，D/A轉換電壓需要被降低。在隨後步驟S96中，數據被更新為已經從預先存儲在存儲器電路95B中的數據″m″減掉1的數據(m-1)。
根據本實施例的電路並不總是限制到圖49中所示的電路結構，只要包括在圖50中所示的每一步驟的功能。例如，可以採用使用程序控制CPU等等的電路。
圖51是表示根據本發明的第二十一實施例的AKB電路結構的整體結構的方框圖。根據本實施例的電路意圖在於減小需要時間，比根據第十六實施例的圖38的電路更精確地收斂在一點。因此，對應於圖38示出的相同的單元由相同標號表示，並且省略這些單元的描述。在此只描述與圖38所示不同部分。
在根據本實施例的電路中，差動放大器222的輸出通過積分網絡被提供到比較器電路226，該積分網絡包括積分器261和積分電容器262，而不是通過取樣保持電路225被提供到比較器電路226。另外，開關電路263被提供在開關電路227和積分電容器262之間，以使在D/A轉換器97B中轉換的電壓被提供到積分電容器262而不是開關電路223和224。
積分器261的作用是消除包括在差動放大器222的輸出中的噪聲。另外，在D/A轉換器97B中的轉換電壓被預先加到積分電容器262，從而減小用於收斂需要的時間。
如上已經描述，根據第十六到第二十一的每一個實施例，其中即使離散數據用於調整直流電平，該數據也能夠收斂在一個點而不變動直流電平。
對本領域的技術人員來說，將容易地想到附加優點和修改。因此，本發明在更廣的方面不限制於在此示出和描述的特定的細節和典型實施例。因此，在不背離由所附的權利要求及其等效物定義的總的發明構思的精神範圍的條件下，可以實現各種修改。
權利要求
1.一種用於自動地調整具有至少一個陰極的彩色圖象顯象管的白平衡的自動白平衡調整電路，包括選擇器電路，用於接收具有垂直消隱期間的彩色視頻信號以及至少一個基準信號，選擇該彩色視頻信號，並且在該垂直消隱期間的局部期間選擇以及輸出至少一個基準信號；調整電路，用於接收來自該選擇器電路的輸出信號，根據控制信號調整該信號的直流電平和交流幅度至少之一併且輸出一個如此調整的信號；驅動電路，用於接收該調整電路的輸出信號，並且根據該輸出信號輸出一個驅動信號以便被提供到彩色圖象顯象管的至少一個陰極；檢測器電路，連接到該彩色圖象顯象管並且檢測一個對應流經該彩色圖象顯象管陰極電流的電壓；第一電壓保持電路，用於接收由於該檢測器電路檢測的電壓並且保持該電壓；運算電路，用於接收由該檢測器電路在由該選擇器電路選擇的基準信號期間檢測的電壓和在其中彩色視頻信號和基準信號都不被選擇的一個期間由該第一電壓保持電路保持的電壓，並且獲得在這些電壓之間的差值電壓；和，比較器電路，用於接收由該運算電路獲得的差值電壓，把該差值電壓與基準電壓相比較，並且產生控制信號以便根據該比較結果控制調整電路的操作。
2.根據權利要求1的電路，進一步包括第二電壓保持電路，用於在選擇器電路選擇該基準信號的期間接收由該檢測器電路檢測的電壓，並且保持該電壓。
3.根據權利要求2的電路，其中第一和第二電壓保持電路是分別的取樣保持電路。
4.根據權利要求1的電路，其中該調整電路包括第一調整電路，用於接收來自選擇器電路的信號輸出，並且調整該信號的交流幅度以及輸出信號；和第二調整電路，用於接收來自該第一選擇器電路的輸出信號，並且根據控制信號調整該信號的直流電平，並且輸出信號。
5.一種用於自動地調整具有至少一個陰極的彩色圖象顯象管的白平衡的自動白平衡調整電路，包括選擇器電路，用於接收具有垂直消隱期間的彩色視頻信號以及至少一個基準信號，選擇該彩色視頻信號，並且在該垂直消隱期間的局部期間選擇以及輸出至少一個基準信號；調整電路，用於接收來自該選擇器電路的輸出信號，根據控制信號調整該信號的直流電平和交流幅度至少之一併且輸出一個如此調整的信號；驅動電路，用於接收該調整電路的輸出信號，並且根據該輸出信號輸出一個驅動信號以便被提供到彩色圖象顯象管的至少一個陰極；檢測器電路，連接到該彩色圖象顯象管並且檢測根據流經該彩色圖象顯象管陰極的電流的電壓；電壓保持電路，用於在一個期間中接收由檢測器電路檢測的電壓並且保持該電壓，在該期間中該彩色視頻信號和至少一個基準信號都不被選擇；具有一對輸入節點的比較器電路，在該至少一個基準信號被該選擇器電路選擇的期間，由該檢測器電路檢測的電壓被提供到輸入節點，基準電壓被提供到另一節點，該比較器電路比較饋送到一對輸入節點的這兩個電壓，並且根據該比較結果產生用於控制該調整電路的操作的控制信號；和用於產生基準電壓的基準電壓發生器電路，接收由該電壓保持電路保持的電壓，並且根據該電壓改變該基準電壓的值。
6.根據權利要求5的電路，其中基準電壓產生器電路包括一個具有一端和另一端的恆流源，其一端連接到預定電位的供電節點，並且其另一端連接到該比較器電路的另一輸入節點；和具有一端和另一端的電阻，並且其一端連接到該恆流源的另一端，以及由該電壓電路保持的電壓被提供到另一端。
7.根據權利要求5的電路，其中該基準電壓產生器電路包括一個具有一端和另一端的恆壓電源，並且其一端連接到該比較器電路的另一輸入節點，以及由該電壓保持電路保持的電壓被提供到另一端。
8.根據權利要求5的電路，其中調整電路包括第一調整電路，用於接收來自選擇器電路的信號輸出，並且調整該信號的交流幅度以及輸出一個信號；和第二調整電路，用於接收來自該第一調整電路的輸出信號，並且調整該信號的直流電平，並且輸出一個信號。
9.根據權利要求5的電路，其中電壓保持電路是抽樣保持電路。
10.一種用於自動地調整具有至少一個陰極的彩色圖象顯象管的白平衡的自動白平衡調整電路，它包括選擇器電路，用於接收具有垂直消隱期間的彩色視頻信號以及至少一個基準信號，選擇該彩色視頻信號，並且在該垂直消隱期間的局部期間選擇以及輸出至少一個基準信號；調整電路，用於接收來自該選擇器電路的輸出信號，根據控制信號調整該信號的直流電平和交流幅度至少之一併且輸出一個如此調整的信號；驅動電路，用於接收該調整電路的輸出信號，並且根據該輸出信號輸出驅動信號以便被提供到彩色圖象顯象管的至少一個陰極；第一檢測器電路，連接到該彩色圖象顯象管並且檢測相應於流經該彩色圖象顯象管陰極的電流的電壓；第一比較器電路，用於在該選擇器電路至少選擇一個基準信號的期間接收由第一檢測器電路檢測的電壓，並且把該電壓與第一基準電壓比較；存儲器電路，用於存儲對於該調整電路的操作進行控制的數據；更新電路，用於接收第一比較器電路的比較結果和存儲在該存儲器電路中的數據，根據該第一比較器電路的比較結果更新該數據，並且把該更新的數據提供到該存儲器電路，該更新的數據被再一次存儲在該存儲器電路中；和D/A轉換器，用於接收存儲在該存儲器電路中的數據，把該數據轉換成模擬信號，並且輸出該轉換的信號到該調整電路作為控制信號。
11.根據權利要求10的電路，其中更新電路包括數據選擇器電路，用於接收該第一比較器電路的比較結果，並且根據該比較結果選擇和輸出第一數據和第二數據之一，所說的第一數據和所說的第二數據分別地具有正值和負值，並且其絕對值相等；加法器，用於接收存儲在該存儲器電路中的數據以及從數據選擇器電路選擇和輸出的第一或第二數據，並且相加這些數據。
12.根據權利要求11的電路，進一步包括一個暫時存儲器電路，用於接收該第一比較器電路的比較結果、暫時存儲該結果、以及把該暫時存儲的結果提供到數據選擇器電路。
13.根據權利要求11的電路，其中該更新電路還包括數據檢測器電路，用於接收從該數據選擇器電路選擇和輸出的數據，並且檢測在來自數據選擇器電路的多個計數中是否輸出相同的數據，和在由該數據檢測器電路已經檢測出多個相同的數據輸出之後，由該加法器執行數據的相加。
14.根據權利要求10的電路，其中該更新電路接收由該第一檢測器電路檢測的電壓，該更新電路包括差值電壓產生器電路，用於接收由第一檢測器檢測的電壓和該第一基準電壓，並且產生指示在這些電壓之間的差值的電壓；第二比較器電路，用於接收由該差值電壓產生器電路產生的差值電壓，並且比較該差值電壓和第二基準電壓；第一數據選擇器電路，用於接收該第一比較器電路的比較結果，並且根據該比較結果選擇和輸出第一數據和第二數據之一，所說的第一數據和所說的第二數據分別地具有正值和負值，並且絕對值相等；第二數據選擇器電路，用於接收該第一比較器電路的比較結果，並且根據該比較結果選擇和輸出第三數據和第四數據之一，該第三數據和該第四數據分別地具有正值和負值，並且第三數據和第四數據的絕對值分別大於第一數據和第二數據；第三數據選擇器電路，用於接收從第一數據選擇器電路選擇和輸出的數據、以及從該第二數據選擇器電路選擇和輸出的數據、以及該第二比較器電路的比較結果，並且根據該第二比較器電路的比較結果，選擇從該第一數據選擇器電路選擇和輸出的數據以及從該第二數據選擇器電路選擇和輸出的數據之一；和加法器，用於接收存儲在該存儲器電路中的數據以及從第三數據選擇器電路選擇的數據，並且相加這些數據。
15.根據權利要求10的電路其中調整電路包括第一調整電路，用於接收來自選擇器電路的信號輸出，並且調整該信號的交流幅度以及輸出一個信號；和第二調整電路，用於接收來自該第一選擇器電路的輸出信號，並且根據控制信號調整該信號的直流電平，並且輸出一個信號。
16.根據權利要求10的電路，進一步包括第二檢測器電路，用於接收由第一檢測器電路檢測的一個電壓，並且根據該被測電壓檢測饋送到彩色圖象顯象管的高電壓的電壓波動；其中當該第二檢波器電路檢測到該高壓的電壓波動時，該更新電路接收該第二檢波器電路的輸出並且被控制以便在更新任何其它數據之前更新存儲在該存儲器電路中的對應於該直流電平的數據。
17.根據權利要求16的電路，進一步包括第三檢測器電路，用於接收該第一檢測器電路檢測的電壓，並且檢測已經收斂成一個期望值的被測電壓，其中，在已經由該第三檢測器電路檢測到該被測電壓收斂到一個期望值之後，該更新電路產生該直流電平的一個優選更新狀態。
18.根據權利要求10的電路，其中該選擇器電路包括三個選擇器電路，用於接收每一個具有一個垂直消隱期的三個基色彩色視頻信號和基準信號，並且在該垂直消隱期的局部期間選擇和輸出該基準信號；該調整電路包括三個調整電路，用於接收分別地來自三個選擇器電路的信號，每一調整電路用於根據該控制信號調整該信號的直流電平和AC幅度的至少之一，並且輸出如此調整的信號；驅動電路包括三個驅動電路，用於接收該三個調整電路的輸出信號，並且輸出這些驅動信號以便被分別地提供到彩色圖象顯象管的陰極；存儲器電路包括至少三個存儲器電路，用於存儲對三個調整電路的每一個的操作進行控制的數據；該D/A轉換器包括至少三個D/A轉換器，用於接收存儲在該三個存儲器電路中的數據，把這些數據的每一個轉換成模擬信號，並且把控制信號輸出到三個調整電路；在每一選擇器電路選擇該基準信號的同時，當在第一基準電壓和由第一檢測器電路檢測的電壓之間的差值小於一個預定值時，該更新電路用第一變量更新從三個存儲器電路的每一個提供的數據；並且當在第一基準電壓和由第一檢測器電路相對於三基色檢測的三個電壓之間的差異的三個值是大於該預定值並且是彼此近似相等時，該更新電路用大於該第一變量的第二變量更新從三個存儲器電路的每一個提供的數據。
19.根據權利要求18的電路，在電源被提供之後的初始狀態下，當從三個存儲器電路的每一個提供的三個數據值大於該預定值時，不論這三個值是否彼此大致相等，該更新電路都用第二變量更新從這三個存儲器電路的每一個提供的數據。
20.根據權利要求10的電路，進一步包括一個控制電路，用於把存儲在存儲器電路中的數據穩定在一個數字值，當控制信號被提供到該調整電路時，使這數字值比任何其它數字值更接近於一個規定的電壓，以便使該彩色圖象顯象管的陰極電流等於一個預定的基準電流。
21.根據權利要求10的電路，進一步包括一個控制電路，用於把存儲在存儲器電路中的數據穩定在一個數字值，當控制信號被提供到該調整電路時，使這數字值比任何其它數字值更接近於一個規定的電壓，而不把該數據減少到小於規定電壓的一個值或不把該數據增加到比規定電壓更大的一個值，所說的規定電壓是控制信號收斂所在的一個電壓，以便使該彩色圖象顯象管的陰極電流等於一個預定的基準電流。
22.一種圖象顯示裝置，包括一個調整電路，用於調整一個彩色圖象信號的直流電平和交流幅度並且輸出如此調整的該彩色圖象信號，該彩色圖象信號表示交替重複的偶數場和奇數場，每一場具有一個垂直消隱期間；被施高電壓的彩色圖象顯象管，具有至少一個陰極電極；驅動電路，用於接收該調整電路的輸出信號，並且根據該輸出信號把驅動信號輸出到該彩色圖象顯象管的該陰極電極；高壓波動檢測電路，用於檢測加到該彩色圖象顯象管的高壓的波動；和控制電路，用於控制該調整電路，當通過該高電壓波動檢測電路檢測到該高電壓的波動時，使得該調整電路優選地調整直流電平；並且當該高電壓波動檢測電路沒檢測到該高電壓的波動時，使得該調整電路針對偶數場和奇數場的任何兩個相鄰場交替地調整該直流電平和交流幅度。
23.一種圖象顯示裝置，包括控制電壓發生器電路，用於產生一個控制電壓，使得在視頻信號的直流電平和交流幅度至少之一的調整期間，預定的陰極電流流經圖象顯象管的陰極；數據改變電路，用於接收該控制電壓，並且這樣來改變數據使得模擬轉換該數據而獲得的模擬電壓接近該控制電壓；以及，檢測器電路，用於接收該控制電壓和模擬電壓並且檢測數據，其中的絕對值指示在所進行的改變的前與後由對數據進行模擬轉換獲得的模擬電壓與該控制電壓之間的一個差值是較小的；其中通過使用由對數據進行模擬轉換獲得的模擬電壓調整該視頻信號的直流電平和交流幅度的至少之一，該被檢測數據的絕對值指示在該檢測器電路中的模擬數據和控制電壓之間的一個差值是較小的。
24.一種圖象顯示裝置，包括第一檢測器電路，用於在視頻信號的直流電平和交流幅度的至少之一的調整期間更新數據，並且分別地檢測在該更新之前與之後流經圖象顯象管的陰極的陰極電流；以及，第二檢測器電路，用於接收該第一檢測器的檢測結果，並且檢測數據，其中的絕對值指示在檢測的陰極電流和預定的參考值之間的差值是較小的，其中通過使用對在該第二檢測器電路中檢測的數據進行模擬轉換而獲得的模擬電壓調整視頻信號的直流電平和交流幅度的至少之一。
25.一種圖象顯示裝置，包括第一檢測器電路，用於在視頻信號的直流電平和交流幅度的至少之一的調整期間改變數據，並且分別地檢測在該改變之前與之後流經圖象顯象管的陰極的陰極電流；判斷電路，用於接收該檢測器電路的檢測結果，並且當檢測的陰極電流改變的值含括預定的收斂值時，判斷該數據已經收斂；和，數據固定電路，用於接收該判斷電路的判定結果，並且當數據的收斂被判定時，固定到一個數據值，該數據對應於當該陰極電流改變而含括該收斂值時或在該陰極電流值改變而含括該收斂值之前的任何時間，其中視頻信號的直流電平和交流幅度的至少之一通過使用該被固定的數據而被進行了調整。
全文摘要
一種用於自動地調整具有至少一個陰極的彩色圖象顯象管的白平衡的自動白平衡調整電路,包括選擇器電路、調整電路、驅動電路、檢測器電路、第一電壓保持電路運算電路和比較器電路。它能夠使用少量電容器消除陰極漏電流的影響,以及提供最佳的調整截止或驅動增益。它還能夠廉價製造而不需要外部電容器。
文檔編號H04N9/73GK1259831SQ99115970
公開日2000年7月12日 申請日期1999年11月18日 優先權日1998年11月18日
發明者田籠禮二, 原賢治, 住吉肇 申請人:株式會社東芝