用於在外延生長室中使用的基座及保持晶圓的熱傳導塊的製作方法
2023-05-13 21:33:01 1
本發明涉及半導體領域，具體地，涉及用於在外延生長室中使用的基座及保持晶圓的熱傳導塊。
背景技術：
外延生長步驟廣泛應用於形成電晶體器件的多層或多結構。當在晶圓整個表面形成這種器件時，整個晶圓的溫度分布能夠影響外延層的生長速率。許多半導體工藝的一個常見的問題被稱為「邊緣效應」，即位於更靠近晶圓邊緣的器件由於製造缺陷造成較差的成品率。由於接近晶圓邊緣的生長速率變得更加劇烈，邊緣效應在外延生長工藝中清楚地體現。這種效應隨著晶圓尺寸的增加變得更加明顯。為了抵消這種效應，在外延生長室中的不同熱源可以通過更大的電流驅動，以試圖「平穩」整個晶圓表面的溫度分布。不幸的是，由於針對給定工藝調整熱源輸出，這種方案導致熱源的壽命降低以及較長的生產時間。
技術實現要素：
根據本發明的一個方面，提供一種用於在外延生長室中使用的基座，基座包括：熱傳導主體，熱傳導主體配置成保持襯底，熱傳導主體包括：第一區域，第一區域從熱傳導主體的外部邊緣朝向熱傳導主體的中央向內延伸第一寬度，第一區域具有第一高度；第二區域，第二區域從第一區域的內部邊緣朝向熱傳導主體的中央向內延伸第二寬度，第二區域具有比第一高度低的第二高度；以及第三區域，第三區域從第二區域的內部邊緣延伸至熱傳導主體的中央，其中，第二區域包括平行於襯底的底部表面的平坦表面，並且其中，襯底的底部表面的一部分安置在第二區域的平坦表面上。
根據本發明的另一方面，提供一種配置成保持晶圓的熱傳導塊，塊包括：第一區域，第一區域從塊的外部邊緣朝向塊的中央向內延伸第一寬度，第一區域具有第一高度；第二區域，第二區域從第一區域的內部邊緣朝向塊的中央向內延伸第二寬度，第二區域具有比第一高度低的第二高度；以及第三區域，第三區域從第二區域的內部邊緣延伸至塊的中央，其中，第二區域包括平行於晶圓的底部表面的平坦表面，並且其中，晶圓的底部表面的一部分安置在第二區域的平坦表面上。
附圖說明
當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發明。應該強調的是，根據工業中的標準實踐，各種部件沒有被按比例繪製並且僅僅用於說明的目的。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。
圖1a是根據一些實施例的示例性半導體器件結構的透視圖。
圖1b示出根據一些實施例的示例性電晶體區域的頂視圖。
圖2a和圖2b是根據一些實施例的示例性電晶體區域的截面圖。
圖3a和圖3b是根據一些實施例在形成摻雜的源極和漏極區域後的示例性電晶體區域的截面圖。
圖4是根據實施例的外延生長室的圖示。
圖5是例示橫跨襯底的外延生長均勻性的圖表。
圖6是根據實施例的基座的截面圖。
圖7a和圖7b示出了根據一些實施例的基座的自上而下視圖。
圖8是根據實施例例示橫跨襯底的外延生長均勻性的圖表。
具體實施方式
為了實施本發明的不同部件，以下公開提供了許多不同的實施例或示例。以下描述元件和布置的特定示例以簡化本發明。當然這些僅僅是示例且並不打算限定。例如，以下描述中第一部件形成在第二部件上可包括其中第一部件和第二部件以直接接觸形成的實施例，並且也可包括其中額外的部件形成在第一部件和第二部件之間的實施例，使得第一部件和第二部件不直接接觸。另外，本發明可能在各個實施例中重複參考數字和/或字母。這種重複只是為了簡明的目的且其本身並不指定各個實施例和/或所討論的結構之間的關係。
進一步地，在本文中可以使用諸如「在…之下」、「在…下方」、「下部」、「在…之上」、「上部」、「頂部」、「底部」等的空間相對位置術語，以描述如圖中所示的一個元件或部件與另一個(另一些)元件或部件的關係。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，並且因此可以對本文中使用的空間相對位置描述符作同樣地解釋。
此處使用的縮寫「fet」指的是場效應電晶體。一種非常常見類型的fet是金屬氧化物半導體場效應電晶體(mosfet)。歷史上，mosfet為建立在諸如半導體晶圓的襯底的平坦表面中或上的平坦的結構。但半導體製造上的最新進展導致使用垂直結構。
術語「finfet」指的是形成在相對於晶圓的平坦表面垂直定向的鰭上的fet。
s/d指的是形成fet四個終端中的兩個的源極/漏極結。
此處的詞語「外延層」指的是單晶半導體材料的層或結構。同樣地，此處的詞語「外延生長」指的是單晶半導體材料的層或結構。縮略術語「epi」可以用於此處以代表「外延」。
詞語「高k」指的是高介電常數。例如，高k指的是介電常數大於sio2的介電常數(即，大於3.9)。
此處使用的術語「垂直的」意思是垂直於襯底的表面。
概述
根據本公開的多個實施例提供將襯底保持在epi生長室中的基座的設計。根據實施例，基座設計為在基本上平滑和平坦的擱板區域上方支撐襯底，這樣熱量通過熱傳導傳遞進入襯底的邊緣區域。這種使用傳導的熱量傳遞提供襯底表面上更均勻的熱量分布，這改進了襯底表面外延生長層的生長分布。
在描述與基座設計相關的實施例之前，包括外延生長s/d區域的finfet製造工藝的實例通過圖1至圖3呈現，提供半導體器件在不同階段包括finfet的不同視圖。此處提供的製造工藝是示例性的，並且可以執行許多沒有在這些附圖中顯示的其他的步驟。
圖1a示出了根據一些實施例，半導體器件結構100的透視圖。半導體器件結構100包括finfet器件結構。半導體器件結構100包括襯底102、多個鰭104、多個絕緣結構106以及設置在每個鰭104上的柵極結構108。柵極結構108可以包括柵極介電層115、柵電極層117和/或一個或多個額外層。硬掩模層120在柵電極層117上方。硬掩模層120用於圖案化(例如通過蝕刻)柵極結構108。在一些實施例中，硬掩模層120由介電材料製成，例如氧化矽。圖1a是在柵極結構108圖案化(或形成)工藝之後的透視圖。圖1a僅顯示一個柵極結構108。額外的柵極結構(未示出)與圖1a顯示的柵極結構108相似並平行於柵極結構108。
多個鰭104中的每一個包括源極區域110s和漏極區域110d，其中，源極或漏極部件形成在其中、其上和/或圍繞鰭104。鰭104的溝道區域112位於柵極結構108之下。鰭104的溝道區域112具有如圖1a顯示的長度(柵極長度)l以及寬度(柵極寬度)w。在一些實施例中，長度(柵極長度)l在約10nm至約30nm的範圍內。在一些其他的實施例中，柵極長度l在約3nm至約10nm的範圍內。在一些實施例中，寬度(柵極寬度)w在約10nm至約20nm的範圍內。在一些其他的實施例中，寬度(柵極寬度)w在約3nm至約10nm的範圍內。在一些實施例中，從鰭104的頂部至柵極結構108的頂部測量出的柵極結構108的高度(柵極高度)hg在約50nm至約80nm的範圍內。在一些實施例中，從絕緣結構106表面至鰭104的頂部測量出的鰭104的高度(鰭的高度)hf在約35nm至約60nm的範圍內。
襯底102可以是矽襯底。或者，襯底102可以包括諸如鍺的另一種基本半導體；包括炭化矽、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦的化合物半導體；包括sige、gaasp、alinas、algaas、gainas、gainp和/或gainasp的合金半導體；或者他們的組合。在可選實施例中，襯底102是絕緣體上的半導體(soi)。
絕緣結構106由介電材料製成，並且可以由氧化矽、氮化矽、氮氧化矽、氟摻雜矽酸鹽玻璃(fsg)、低k介電材料和/或其他合適的絕緣材料形成。絕緣結構106可以是淺溝槽隔離(sti)部件。在一個實施例中，絕緣結構為sti部件並且通過在襯底102中蝕刻溝槽形成。溝槽然後可以通過絕緣材料填充，隨後化學機械拋光(cmp)。其他用於絕緣結構106和/或翅片結構104的製造技術也是可能的。絕緣結構106可以包括多層結構，例如，包括一層或多層襯墊層。
翅片結構104可以提供一個或多個器件形成的有源區域。在一個實施例中，電晶體器件的溝槽區域112在鰭104中形成。鰭104可以包括矽或諸如鍺的另一種基本半導體；包括炭化矽、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦的化合物半導體；包括sige、gaasp、alinas、algaas、gainas、gainp和/或gainasp的合金半導體；或者他們的組合。鰭104可以使用包括光刻和蝕刻工藝的合適的工藝製造。光刻工藝可以包括在襯底上(例如，在矽層上)形成光刻膠層(抗蝕劑)，曝光抗蝕劑以圖案化，執行曝光後烘焙工藝；以及顯影抗蝕劑以形成包括抗蝕劑的掩模元件。當蝕刻工藝形成進入絕緣結構106的凹口時，掩模元件可以用於保護襯底的區域，留下突出的鰭。凹口可以使用反應離子刻蝕(rie)和/或其他合適的工藝進行蝕刻。在襯底102上形成鰭104的方法的許多其他的實施例可以是合適的。
柵極結構108可以包括柵極介電層115、柵電極層117和/或一個或多個額外層。在一個實施中，柵極結構108為犧牲柵極結構，例如在用於形成金屬柵極結構的置換柵極工藝中形成。在一個實施例中，柵極結構108包括多晶矽層(如柵電極層117)。
在一個實施例中，柵極結構108可以是金屬柵極結構。金屬柵極結構可以包括邊界層、柵極介電層、功函數層、填充金屬層和/或其他用於金屬柵極結構的合適的材料。在其他實施例中，金屬柵極結構108可以進一步包括保護層、蝕刻停止層和/或其他合適的材料。邊界層可以包括諸如氧化矽層(sio2)或氮氧化矽(sion)的介電材料。邊界介電層可以由化學氧化、熱氧化、原子層沉積(ald)，化學汽相沉積(cvd)和/或其他合適的形成工藝形成。
可以包括在柵極結構108中的典型的p型功函數金屬包括tin、tan、ru、mo、al、wn、zrsi2、mosi2、tasi2、nisi2、wn、其他合適的p型功函數材料，或它們的結合組合。可以包括在柵極結構108中的典型的n型功函數金屬包括ti、ag、taal、taalc、tialn、tac、tacn、tasin、mn、zr、其他合適的n型功函數材料，或它們的結合。功函數值與功函數層的材料成分有關，並且因此，可以選擇第一功函數層的材料以調節它的功函數值，以便在將在各自區域中形成的器件中實現所需的閾值電壓vt。功函數層可以通過cvd、物理汽相沉積(pvd)和/或其他合適的工藝沉積。填充金屬層可以包括al、w或cu和/或其他合適的材料。填充金屬可通過cvd、pvd、電鍍和/或其他合適的工藝形成。填充金屬可以設置在功函數金屬層上方，從而填充在由移除犧牲柵極結構形成的溝槽或開口的剩餘部分中。
以上描述的半導體器件結構100包括鰭104和柵極結構108。半導體器件結構100需要額外的工藝以形成諸如輕摻雜漏極(ldd)區和摻雜源極/漏極結構的電晶體利用結構100的不同部件。ldd區域與溝道區域相鄰並且在隔片下方。術語ldd區域用於描述與源極和漏極區域均相鄰的輕摻雜區域。
圖1b是根據一些實施例，由圖1a中的鰭104形成的電晶體區域150的俯視圖，並且由與絕緣結構106的頂部表面118水平的表面呈現。電晶體區域150包括分別與圖1a中摻雜源極區域110s和摻雜漏極區域110d在表面118處具有相同截面的摻雜源極區域110s』以及摻雜漏極區域110d』。
電晶體區域150還包括溝道區域112，該溝道區域112為鰭104的一部分，並且由柵極結構108在如圖1a顯示的三個方向上環繞。溝道區域112具有長度(柵極長度)l以及寬度(柵極寬度)w。電晶體區域150還包括柵極介電層115和柵電極層117。圖1b顯示位於源極區域110s和溝道區域112之間，並且位於漏極區域110d與溝道區域112之間的ldd區域113。ldd區域113具有寬度w和由隔片111的寬度限定的長度ls。圖1b通過虛線顯示了另一個柵極結構108。這另一個柵極結構108描述為與柵極結構108相似並平行於柵極結構108，並且在圖1a中未顯示。在一些實施例中，ls在約5nm至約10nm的範圍內。
圖2a和2b是根據一些實施例，電晶體區域150在凹口127形成以後的截面圖。在p型溝道器件的源極和漏極區域形成凹口之前，可以使用光刻工藝覆蓋襯底102上的諸如n型溝道器件區域的其他區域以通過光致抗蝕劑防止蝕刻。其結果是，在蝕刻工藝後並在下一步操作之前需要抗蝕劑移除工藝。需要額外的清洗過程以確保在襯底上沒有遺留殘餘的抗蝕劑。
圖2a是根據一些實施例，按照圖1a中示出的截面131顯示的兩個相鄰的柵極結構108。如上文所提到的，還具有與圖1a中顯示的柵極結構108相似和平行的額外的柵極結構。圖2a顯示了形成在鰭104上並且被凹口127分開的兩個相鄰的柵極結構108，該柵極結構108通過蝕刻圖1a中的源極/漏極區域110d和110s形成。為了簡單地討論，我們制定指定127為形成凹口的漏極區域(110d)。每個柵極結構108包括柵電極層117和柵極介電層115。根據一些實施例，硬掩模層120形成在柵電極層117上方。硬掩模層120用於輔助柵極結構108的圖案化。在一些實施例中，硬掩模層120的厚度h1在約70nm至約100nm的範圍內。柵電極層117的厚度h2在約80nm至約100nm的範圍內。柵極介電層115的厚度h3在約2nm至約5nm的範圍內。在圖2a中顯示的溝道長度l與柵極結構108的柵電極層117的寬度相等。在圖2a中還可以注意到，溝道區域112直接位於柵極結構108下方。虛線118表示絕緣區域106表面的平面。
圖2a還顯示了緊鄰柵極結構108形成的間隔件111。根據一些實施例，間隔件111包括偏移間隔層116以及主間隔層125。在相鄰的柵極結構108之間具有凹口127。凹口127在絕緣結構106的表面108以下的深度hr在約10nm至約20nm的範圍內。凹口127可以形成為具有有角的或圓形的底部。
圖2b是根據一個實施例，按照圖1a中示出的截面132顯示的電晶體區域150的截面圖。圖2b顯示在兩個相鄰的形成凹口的鰭104中的凹口127通過絕緣結構106彼此分開。兩個相鄰的形成凹口的鰭104中的每一個在兩側具有絕緣結構106。在一些實施例中，在兩個相鄰的凹口127之間的距離w1在約10nm至約20nm的範圍內。
根據一些實施例，在圖2的操作206中，在凹口127形成以後，外延層在凹口127中生長，以分別形成摻雜源極和漏極區域110d』和110s』。摻雜源極和漏極區域110d』和110s』位於緊鄰在溝道區域112和源極/漏極區域110d』、110s』之間的ldd區域113的位置。摻雜源極和漏極區域110d』、110s』中的摻雜劑可以通過退火擴散進入並摻雜ldd區域113。為了摻雜ldd區域113，摻雜源極和漏極區域110d』、110s』的摻雜劑濃度需要比ldd區域113需要的摻雜劑濃度高得多。例如，如果ldd區域133中的p型摻雜劑的摻雜劑水平(或濃度)等於或大於約1e20atoms/cm3，摻雜源極和漏極區域的摻雜劑濃度應該等於或大於約3e20atoms/cm3。
在一些實施例中，填充凹口127以形成摻雜源極和漏極區域110d』、110s』的外延材料為含矽材料215。在一些實施例中，外延生長的含矽材料215由至少重複一次的外延沉積/部分蝕刻工藝形成。這樣的重複的沉積/部分蝕刻工藝也稱為循環沉積蝕刻(cde)工藝。
根據一些實施例，含矽材料215的沉積包括原位摻雜含矽材料215.例如，可以使用n型摻雜前體(例如磷化氫(ph3)和/或其他的n型摻雜前體)形成n溝道電晶體。通過使用原位摻雜工藝，含矽材料215摻雜劑濃度(或水平)可以理想地控制和實現。在一些實施例中，含矽材料215可以是摻雜磷的n型摻雜矽層(si:p)。在一些實施例中，含矽材料215可以是摻雜磷和碳的n型摻雜矽層(si:cp)。碳能夠阻礙磷從含矽材料215向外擴散。在一些實施例中，碳摻雜劑的濃度在約0.1％至約5％(原子百分比)範圍內。還可以包括其他類型的摻雜劑，包括本領域技術人員已知的用於形成p溝道電晶體的各種摻雜前體和摻雜劑。
在一些實施例中，含矽材料215可以通過cvd(例如，低壓cvd(lpcvd)、原子層cvd(alcvd)、超高真空(uhvcvd))、減壓cvd(rpcvd)、任意合適的cvd)、分子束外延(mbe)工藝、任意合適的外延工藝、以及它們的結合形成。
在凹口127中的含矽材料215是外延的。沉積工藝在凹口127中形成含矽材料的薄外延層，並且在非晶表面形成非結晶的含矽材料。蝕刻(或部分蝕刻)工藝移除非結晶的含矽材料以及凹口127中含矽材料的一部分。剩餘的含矽材料215在每個凹口127中形成。
在一些實施例中，蝕刻工藝可以使用包括氯化氫(hcl)、氯氣(cl2)、其他合適的蝕刻氣體中的一種和/或它們的任意組合的蝕刻氣體。蝕刻工藝可以以高於外延的含矽材料215的移除速率的速率移除在非晶表面上方的非結晶的含矽材料。因此，在cde循環以後，只有外延薄膜保留在襯底表面。外延沉積/部分蝕刻工藝重複多次，直至達到所需的厚度。作為結果，這樣的重複的沉積/部分蝕刻工藝稱為循環沉積蝕刻工藝。
圖3a和圖3b顯示了根據一些實施例，通過如上所述的cde工藝形成的摻雜漏極區域110d』的截面圖。外延si的生長速率取決於晶體取向。在封閉封裝平面上生長速率更慢。摻雜漏極區域110d』由摻雜含矽材料215支撐，摻雜含矽材料215還形成了摻雜源極區域110s』(在圖3a和圖3b中未顯示)。在一些實施例中外延的含矽材料215的總厚度ht在約40nm至約50nm的範圍內。在一些實施例中，摻雜漏極區域110d』在位於溝道區域112和柵極介電層115之間的表面216上方的的高度(或厚度)h4在約2nm至約10nm的範圍內。在一些實施例中，摻雜漏極區域110d』在表面118上方的高度(或厚度)hsd在約35nm至約45nm的範圍內。根據一些實施例，在兩個相鄰的摻雜漏極區域110d』之間的最短距離在約5nm至約20nm的範圍內。摻雜源極區域110s』類似於摻雜漏極區域110d』。上述對於摻雜漏極區域110d』的描述也適用於摻雜源極區域110s』。
圖4是描繪可以實現本公開實施例的外延生長室400示例的零件的框圖。外延生長室400可以用於生長含矽材料215的外延材料。應該可以理解，外延生長室400的零件沒有按比例繪製。本領域技術人員可以意識到，為了清晰起見，很多其他的可以包含在外延生長室400中的零件在此處沒有被包括。
圖4中的外延生長室400可以用於執行使用化學汽相沉積(cvd)工藝的材料的外延生長。外延生長室400包括限定主室401的殼體402、氣體入口404以及氣體出口406。氣體入口404可以代表一個或多個設計用於將載體和/或活性氣體引入主室401的帶閥的入口。氣體出口406提供在主室401中的任意氣體排出的路徑。
在主室401中，基座408可以用於保持襯底412。基座408可以是能夠吸收電磁能量並將能量轉化為熱量的任意材料。在一個示例中，基座408包括石墨。基座408的主體可以熱傳導，並且可以構造為能夠支撐襯底412的形狀。
主室401還包括加熱元件410a-410d。每個加熱元件410a-410d可以被放置為彼此具有一定距離並且定位，這樣所產生的熱量朝向襯底412集中。通過入口404引入的氣體的加熱在整個襯底412暴露表面上引起外延生長。
外延含矽材料215的高度ht可以根據半導體器件結構100的位置而變化。例如，當用於含矽材料215的外延生長工藝在外延生長室400內發生時，半導體器件結構100在襯底412表面上的位置可以影響外延含矽材料215的最終高度ht。圖5是顯示沿橫跨襯底直徑的點截取的諸如含矽材料215的外延生長結構的測量高度的曲線圖。在這個示例中，外延生長在約635℃執行，並且襯底為12英寸矽晶圓。並且，在這個示例中，外延材料可以包括矽和鍺的一些結合。外延材料通過硼p摻雜。
從圖5中可以看出，外延生長結構的高度在晶元的中央(從測量點17-33)相當一致。然而，外延生長結構的高度增長約25nm，然後由於在任意方向靠近襯底的邊緣，急劇下降將近50-60nm。這種效應由於在外延生長工藝過程中，襯底上的溫度不均勻而發生。
根據一個實施例，在外延生長工藝過程中，通過改變基座408的設計可以達到更均勻的溫度分布。圖6是根據一個實施例，設計以在襯底412表面達到更好的溫度分布的基座600的截面圖。
基座600包括具有由字母a-c表示的三個區域的主體602。主體602可以是任意具有吸收電磁輻射和散發熱量能力的導熱材料。主體602的材料的示例包括陶瓷和金屬。在另一個實施例中，主體602由石墨製成。主體602可以包括碳化矽(sic)表面塗層。每個區域的分界線是虛構的，並且在圖6中使用虛線標記。第一區域「a」從主體602的外部邊緣603向內朝向主體602的中央610延伸，並且具有寬度wa。區域「b」從區域「a」的內部邊緣向內朝向主體602的中央610延伸，並且具有寬度wb。區域c從區域「b」的內部邊緣向內朝向主體602的中央610延伸，並且具有總寬度wc。
根據一個實施例，區域「a」表示基座600的最外部區域，並且還具有在不同區域中的最大高度ha。根據一個實施例，區域「b」包括襯底412所倚靠的基本上平滑並平坦的表面604。區域「b」的高度hb小於區域「a」的高度ha。表面604可以包括塗層以促進附著力並降低襯底412的滑動。例如，表面604可以包括碳化矽塗層。
通過將襯底412的邊緣倚靠在基本平坦的表面604上，熱量通過傳導傳輸至襯底412的邊緣區域。這種設計有助於降低「邊緣效應」，並且在晶元上產生更均勻的溫度分布。
根據一個實施例，區域「c」包括傾斜表面608，該傾斜表面608的高度沿朝向中央610的方向降低。傾斜表面608具有總高度hc。區域c還包括存在於襯底412下部表面與傾斜表面608之間的口袋區域606。包括口袋區域606可以在襯底412下方提供空位，這可以進一步提升襯底412上溫度的均勻性。口袋區域606具有在傾斜表面608的中央610與襯底412底部表面之間的深度hp。由於具有處於平坦表面604上的襯底412的設計，深度hp可以減小。在一個實施例中，在區域「c」中可以存在穿過主體602的孔，以允許其他從口袋區域606中逸出。在另一個示例中，氣體可以通過孔穿過在區域「c」中的主體602被抽入口袋區域606。
以下基座600中的不同尺寸的值作為示例被提供。區域「a」的寬度wa可以在約20mm至約80mm的範圍內。區域「b」的寬度wb可以在約1mm至約40mm的範圍內。寬度wb可以為10mm。寬度wc可以在約80mm至約300mm的範圍內，或者在約260mm至約300mm的範圍內。高度ha可以在約2.8mm至約4.8mm的範圍內。高度hb可以在約1.6mm至約3.6mm的範圍內。高度hc可以在約0.1mm至約5mm的範圍內。口袋深度hp可以在約0.05至約0.4的範圍內。
圖7a和7b示出根據一些實施例，基座600的俯視圖。圖7a示出不具有襯底的基座600的俯視圖，而圖7b示出了具有放置在區域「b」中的表面604上的襯底412的基座600。根據一個實施例，每個區域a-c限定繞中央610的同心圓。
圖8是顯示外延生長結構(例如半導體器件結構100的含矽材料215)沿襯底直徑截取的點的測量高度的另一個曲線圖。實驗條件與測量圖5顯示的高度的條件相似，除了測量並繪製在圖8中的高度來自在外延生長工藝過程中倚靠在圖6示出的基座上的襯底。可以看出，在晶圓邊緣的外延生長結構的高度沒有像如圖5顯示的高度下降的一樣多。這在外延生長的均勻性上的改善可以歸因於上文描述的基座設計的改進。
應該理解，儘管主體602保持襯底412的設計是在用於在epi生長系統的基座的背景下被描述，這種設計並不僅僅限於外延生長的應用。主體602可以用於在不同應用各種的任意導熱塊。
除了提升襯底表面外延生長的均勻性以外，改進的基座設計還具有很多優點。改進的基座設計在襯底加熱的過程中促進更好的熱穩定性，並且由於不再需要調整方法以彌補不均勻的溫度分布，可以減少加工時間。由於不再需要以較高的電流驅動某些熱源以彌補不均勻的溫度分布，改進的基座設計還可以增加在epi生長室中使用的加熱源的壽命。使用改進的基座設計導致襯底上更高的器件產量以及在襯底上圖案化的電晶體更均勻的器件特性。
在一個實施例中，用於外延生長室的基座包括設計以保持襯底的熱傳導主體。熱傳導主體包括第一區域、第二區域以及第三區域。第一區域從熱傳導主體的外部邊緣朝向熱傳導主體的中央向內延伸第一寬度，第一區域具有第一高度。第二區域從第一區域的內部邊緣朝向熱傳導主體的中央向內延伸第二寬度，第二區域具有比第一高度低的第二高度。第三區域從第二區域的內部邊緣延伸至熱傳導主體的中央。第二區域包括基本上平行於襯底的底部表面的平坦表面，並且襯底的底部表面的一部分倚靠在第二區域的平坦表面上。
在另一個實施例中，熱傳導塊被設計為保持晶圓，並且包括第一區域、第二區域以及第三區域。第一區域從塊的外部邊緣朝向塊的中央向內延伸第一寬度，第一區域具有第一高度。第二區域從第一區域的內部邊緣朝向塊的中央向內延伸第二寬度，第二區域具有比第一高度低的第二高度。第三區域從第二區域的內部邊緣延伸至塊的中央。第二區域包括基本上平行於晶圓的底部表面的平坦表面，並且襯底的底部表面的一部分倚靠在第二區域的平坦表面上。
根據本發明的一個方面，提供一種用於在外延生長室中使用的基座，基座包括：熱傳導主體，熱傳導主體配置成保持襯底，熱傳導主體包括：第一區域，第一區域從熱傳導主體的外部邊緣朝向熱傳導主體的中央向內延伸第一寬度，第一區域具有第一高度；第二區域，第二區域從第一區域的內部邊緣朝向熱傳導主體的中央向內延伸第二寬度，第二區域具有比第一高度低的第二高度；以及第三區域，第三區域從第二區域的內部邊緣延伸至熱傳導主體的中央，其中，第二區域包括平行於襯底的底部表面的平坦表面，並且其中，襯底的底部表面的一部分安置在第二區域的平坦表面上。
根據本發明的一個實施例，第二寬度在1mm至40mm之間。
根據本發明的一個實施例，第三區域包括傾斜表面，傾斜表面的高度從第二區域的內部邊緣至熱傳導主體的中央減小。
根據本發明的一個實施例，襯底的底部表面與熱傳導主體的中央處的傾斜表面之間的距離在0.05mm至0.4mm之間。
根據本發明的一個實施例，傾斜表面的高度在0.1mm至5mm之間。
根據本發明的一個實施例，熱傳導主體包括石墨，並且其中，第二區域的平坦表面包括包含碳化矽的塗層。
根據本發明的另一方面，提供一種配置成保持晶圓的熱傳導塊，塊包括：第一區域，第一區域從塊的外部邊緣朝向塊的中央向內延伸第一寬度，第一區域具有第一高度；第二區域，第二區域從第一區域的內部邊緣朝向塊的中央向內延伸第二寬度，第二區域具有比第一高度低的第二高度；以及第三區域，第三區域從第二區域的內部邊緣延伸至塊的中央，其中，第二區域包括平行於晶圓的底部表面的平坦表面，並且其中，晶圓的底部表面的一部分安置在第二區域的平坦表面上。
根據本發明的一個實施例，第二寬度在1mm至40mm之間。
根據本發明的一個實施例，第三區域包括傾斜表面，傾斜表面的高度從第二區域的內部邊緣至塊的中央減小。
根據本發明的一個實施例，晶圓的底部表面與塊的中央處的傾斜表面之間的距離在0.05mm至0.4mm之間。
根據本發明的一個實施例，傾斜表面的高度在0.1mm至5mm之間。
根據本發明的一個實施例，第二區域包括石墨，並且其中，第二區域的平坦表面包括包含碳化矽的塗層。
應該可以理解，實施例部分而不是摘要部分旨在揭示權利要求。摘要部分可以具有一個或多個實施例，但不包括本發明由發明人構想的所有示例性實施例，並且因此，並不旨在以任何方式限制本公開的附加的權利要求。
上述具體實施例的描述充分揭示本發明的一般性質，並且其他的可以通過應用本領域的公知常識很容易地修改和/或適用於各種具體實施方式，而無需過度實驗，並且無需背離本公開的內容。因此，基於此處呈現的啟示和教導，這樣的使用和修改意在在公開實施例等效的手段和範圍之內。應該可以理解，此處的詞語或術語是意在描述而不是限制，這樣本說明書中的詞語或術語可以由本領域技術人員根據其啟示和教導解釋。
本發明的廣度和範圍不應該被以上描述的示例性實施例所限制，而是應該僅僅根據以下權利要求和其等效物限定。