Ku波段雷達信號採集系統的製作方法
2023-05-14 00:26:11
Ku波段雷達信號採集系統的製作方法
【專利摘要】本發明提出一種Ku波段雷達信號採集系統，包括：時鐘產生模塊、採樣保持器、模數轉換器和數據同步處理模塊，時鐘產生模塊產生不同相位的採樣保持器採樣時鐘和模數轉換器採樣時鐘；採樣保持器根據採樣保持器採樣時鐘對Ku波段信號進行預採樣，並保持採樣結果不變直至下一次採樣；模數轉換器接收上述採樣結果，並根據模數轉換器採樣時鐘對採樣結果進行再次採樣，並將採樣得到的並行採樣數據和隨路時鐘發送至數據同步處理模塊；數據同步處理模塊接收並行採樣數據和隨路時鐘，並對並行採樣數據進行降速處理，並將並行數據同步至同一個時鐘。本發明實施例的系統能夠對Ku波段信號直接採樣，且具有較高的準確性，另外該系統還具有良好的可擴展性。
【專利說明】Ku波段雷達信號採集系統
【技術領域】
[0001]本發明涉及高速數據採集【技術領域】，特別涉及一種Ku波段雷達信號採集系統。
【背景技術】
[0002]隨著電子技術的飛速發展，在航空、雷達、通信等很多領域中利用數字系統處理模擬信號的情況變得越來越普遍，把連續變化的模擬信號轉換成數字系統可以處理的數位訊號的數據採集系統也得到了廣泛應用，逐漸成為整個系統中的關鍵和瓶頸所在。為了適應數位訊號處理技術的飛速發展和高新【技術領域】不斷加快的數位化進程，作為數據採集系統核心的模擬-數字轉換器(以下簡稱ADC)在性能上有了很大發展，很多公司如T1、ADI等都提供了成熟的ADC晶片，其中單片ADC的採樣率可以達到5GSPS，輸入帶寬達到3GHz，已經可以滿足很多系統的數據採集要求。
[0003]在雷達信號處理中，Ku波段的信號頻率為12GHz?18GHz，目前單個ADC無法實現對Ku波段信號的直接採樣。對於Ku波段的窄帶信號，通常是先下變頻至較低中心頻率，然後用ADC對下變頻之後的信號採樣。為了實現對Ku波段信號的直接採樣，必須滿足以下兩個條件:
[0004]I)採樣系統的採樣率和被採樣信號頻率之間滿足奈奎斯特採樣定律；
[0005]2)模數轉換器ADC的輸入信號帶寬不能超出其要求。
[0006]具體到Ku波段的信號，要求米樣系統的米樣率高於36GSPS,同時米樣系統中的ADC輸入信號帶寬不能超過ADC晶片要求。
[0007]在現有ADC的採樣性能下，已經可使用多個ADC組成較高帶寬數據採樣系統，採用時間交替並行採樣技術，利用多路ADC移相工作原理，獲得比單個ADC高的多的採樣率，滿足對Ku波段信號進行直接採樣的採樣率要求。使用多ADC時間交替並行採樣的數據採樣系統工作原理框圖如圖1所示。
[0008]在圖1所示的數據採樣系統中，時鐘產生模塊生成η個不同相位的採用時鐘分別輸出至η個ADC，每個採樣時鐘相位相差360° /η，也即相位分別為0° >1*360° /η、
2*360。/η、3*360° /η、......(n_l)*360。/n ;同時η個ADC同時接收模擬輸入信號，分
別使用不同相位的採樣時鐘對模擬輸入信號進行採樣，採樣之後的並行數據一起送至FPGA進行降速和同步處理。這樣，系統的總採樣率為單個ADC採樣率Fsampling的η倍n*Fsampling，如果使用10個採樣率為5GSPS的ADC進行並行採樣，就可以獲得50GSPS的採樣率，可以滿足直接採樣Ku波段信號的採樣率要求。
[0009]但是，以現有的模數轉換器ADC的性能，沒有ADC的輸入信號帶寬能夠覆蓋Ku波段。以輸入帶寬為3GHz的ADC為例，高帶寬的Ku波段信號輸入ADC後，由於其帶寬遠高於ADC的輸入帶寬要求3GHz，輸入信號將被大大衰減，根本不可能實現對Ku波段信號的直接採樣。也即是說，如圖1所示現有的多ADC數據採集方法雖然獲得了足以覆蓋Ku波段信號的高採樣率，但由於ADC的輸入帶寬限制，無法完成對Ku波段信號的直接採樣。
【發明內容】
[0010]本發明旨在至少在一定程度上解決上述相關技術中的技術問題之一。為此，本發明的目的在於提出一種Ku波段雷達信號採集系統，該系統能夠對Ku波段信號進行直接採樣，並且具有較高的準確性，另外該系統還具有良好的可擴展性。
[0011]為了實現上述目的，本發明的實施例提出了 一種Ku波段雷達信號採集系統，包括:時鐘產生模塊、採樣保持器、模數轉換器和數據同步處理模塊，其中，所述時鐘產生模塊用於分別根據所述採樣保持器和所述模數轉換器的個數η產生不同相位的採樣保持器採樣時鐘和模數轉換器採樣時鐘，並將所述採樣保持器採樣時鐘分別發送至所述採樣保持器，以及將所述模數轉換器採樣時鐘分別發送至所述模數轉換器；所述採樣保持器用於接收高帶寬的Ku波段信號，並根據所述採樣保持器採樣時鐘對所述Ku波段信號進行預採樣，並保持採樣結果不變直至下一次採樣，並將所述採樣結果發送至所述模數轉換器；所述模數轉換器用於接收所述採樣保持器發送的所述採樣結果，並根據所述模數轉換器採樣時鐘對所述採樣結果進行再次採樣，並將採樣得到的並行採樣數據和隨路時鐘發送至所述數據同步處理模塊；所述數據同步處理模塊用於接收所述並行採樣數據和隨路時鐘，並對所述並行採樣數據進行降速處理，並將所述並行數據同步至同一個時鐘。
[0012]根據本發明實施例的Ku波段雷達信號採集系統，在模數轉換器(ADC)對Ku波段信號進行採樣前，先使用採樣保持器對Ku波段信號進行預採樣，並使採樣結果保持不變，直至得到下一個採樣結果，從而充分利用了採樣保持器的高輸入帶寬優勢，滿足對高帶寬Ku波段信號直接採樣的要求，採集採樣點的電平瞬時值並在一段時間內保持穩定不變，為ADC進行模數轉換提供了極大方便，保證ADC對Ku波段信號採樣的準確性。同時，採用多個「採樣保持器+ADC」的組合和多ADC時間交替並行採樣技術，多個ADC使用不同相位的採樣時鐘對輸入信號進行不同時刻的採樣，獲得單個ADC目前無法達到的採樣率，從而滿足對Ku波段的直接採樣需求。另外，在實際應用中，該系統還可根據採樣保持晶片的性能，增加或減少「採樣保持器+ADC」的個數，靈活的實現對不同頻率的Ku波段信號的採樣，因此，該系統還具有良好的可擴展性。
[0013]另外，根據本發明上述實施例的Ku波段雷達信號採集系統還可以具有如下附加的技術特徵:
[0014]在一些示例中，所述數據同步處理模塊為FPGA。
[0015]在一些示例中，所述採樣保持器採樣時鐘之間的相位差為360° /η。
[0016]在一些示例中，所述模數轉換器採樣時鐘之間的相位差為360° /η。
[0017]在一些示例中，所述FPGA包括:IO子模塊和可編程子模塊，且所述FPGA通過所述IO子模塊和所述可編程子模塊對所述並行採樣數據進行降速處理。
[0018]在一些示例中，所述採樣保持器和所述模數轉換器的個數相等且可調。
[0019]本發明的附加方面和優點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發明的實踐了解到。
【專利附圖】
【附圖說明】
[0020]本發明的上述和/或附加的方面和優點從結合下面附圖對實施例的描述中將變得明顯和容易理解，其中:[0021]圖1是現有的使用多ADC時間交替並行採樣的數據採集系統工作原理框圖；
[0022]圖2是根據本發明一個實施例的Ku波段雷達信號採集系統的結構框圖；
[0023]圖3是根據本發明一個實施例的Ku波段雷達信號採集系統的被採樣信號示意圖；
[0024]圖4是根據本發明一個實施例的Ku波段雷達信號採集系統的採樣保持器處理後的被採樣信號的示意圖；以及
[0025]圖5是根據本發明一個實施例的Ku波段雷達信號採集系統的工作原理框圖。【具體實施方式】
[0026]下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用於解釋本發明，而不能理解為對本發明的限制。
[0027]以下結合附圖描述根據本發明實施例的Ku波段雷達信號採集系統。
[0028]圖2是根據本發明一個實施例的Ku波段雷達信號採集系統的結構框圖。如圖2所示，根據本發明一個實施例的Ku波段雷達信號採集系統100，包括:時鐘產生模塊110、採樣保持器120、模數轉換器130和數據同步處理模塊140。
[0029]其中，時鐘產生模塊110用於分別根據採樣保持器120和模數轉換器130的個數η產生不同相位的採樣保持器採樣時鐘和模數轉換器採樣時鐘，並將得到的採樣保持器採樣時鐘分別發送至採樣保持器120，以及將模數轉換器採樣時鐘分別發送至模數轉換器130。其中，在本發明的一個實施例中，上述米樣保持器米樣時鐘之間的相位差例如為360° /n,上述模數轉換器採樣時鐘之間的相位差例如為360° /η。
[0030]換言之，即時鐘產生模塊HO用於根據「採樣保持器120+模數轉換器130 (ADC)"的個數η，產生不同相位的採樣保持器採樣時鐘和與之相對應的模數轉換器採樣時鐘，且採樣時鐘之間相位差為360° /η，並分別將採樣保持器採樣時鐘輸出至採樣保持器120，將模數轉換器採樣時鐘輸出至模數轉換器130。
[0031]進一步地，在一些具體示例中，採樣保持器120和模數轉換器130的個數相等且可調，且均為至少一個。換言之，即採樣保持器120和模數轉換器130的個數相等，且根據實際應用時的需求而設定，且採樣保持器120和模數轉換器130的個數均至少為一個，例如圖4中，二者的個數均為10，即η為10，則採樣時鐘的相位差為36°。
[0032]採樣保持器120用於接收高帶寬的Ku波段信號，並根據採樣保持器採樣時鐘對Ku波段信號進行預採樣，並保持採樣結果不變直至下一次採樣，並將該採樣結果發送至模數轉換器130。
[0033]模數轉換器130用於接收採樣保持器120發送的採樣結果，並根據模數轉換器採樣時鐘對採樣結果進行再次採樣，並將採樣的到的並行採樣數據和隨路時鐘發送至數據同步處理模塊140。換言之，即模數轉換器130接收採樣保持器發送的對Ku波段信號預採樣及保持後的採樣結果，並進一步對該採樣結果進行再次採樣，並將採樣後的較低速並行數據和隨路時鐘發送至數據同步處理模塊140。
[0034]數據同步處理模塊140用於接收並行採樣數據和隨路時鐘，並對並行採樣數據進行降速處理，並將並行數據同步至同一個時鐘。在本發明的一個實施例中，該數據同步處理模塊140例如為FPGA。且更為具體地，該FPGA包括:10子模塊和可編程子模塊。其中，FPGA通過IO子模塊和可編程子模塊對並行採樣數據進行降速處理。換言之，作為一個具體示例，即FPGA接收ADC (模數轉換器130)採樣後的並行數據和隨路時鐘，並使用其內部的IO和可編程資源對採樣數據進行降速處理，並把所有ADC發送來的並行採樣數據同步至同一個時鐘，以供後續其他模塊處理。
[0035]以下結合圖5作為一個具體的例子，對本發明上述的Ku波段雷達信號採集系統進行更為詳細、具體的描述。
[0036]圖5為根據本發明一個實施例的Ku波段雷達信號採集系統的工作原理框圖。如圖5所示，該Ku波段雷達信號採集系統包括:時鐘產生模塊、10個採樣保持器、10個模數轉換器(ADC)和數據同步預處理模塊(FPGA)。也就是說，採樣保持器和模數轉換器的個數均為10個，即n=10。
[0037]具體而言，時鐘產生模塊為採樣保持器產生不同相位的採樣時鐘，採樣時鐘之間相位差為360° /10=36°，並分別輸出至採樣保持器；同時時鐘產生模塊為模數轉換器ADC產生與之相對應的採樣時鐘，並分別輸出至ADC。ADC的採樣時鐘和對應的採樣保持器的採樣時鐘之間的相位關係根據採樣保持器的參數而定，從而保證ADC能夠準確地對採樣保持器的輸出信號進行採樣。
[0038]採樣保持器利用其高輸入帶寬，接收高帶寬的Ku波段信號，並通過時鐘生成模塊傳輸來的採樣保持器採樣時鐘對Ku波段輸入信號進行預採樣，並將採樣結果保持不變直至下一次採樣，並把採樣和保持後的信號輸出至ADC。其中，在本發明的一個具體實施例中，採樣保持器例如可採用Hittite公司的高帶寬採樣保持器HMC661LC4B，其支持高達18GHz的輸入信號帶寬和4GSPS的採樣率，擁有良好的SFDR指標。同時，採樣保持器與ADC組成一路高速採樣通道，則10路高速採樣通道並行工作，實現對Ku波段模擬信號的直接採樣。
[0039]模數轉換器ADC接收經過採樣保持器採樣和保持後的信號，並通過時鐘生成模塊傳輸來的模數轉換器採樣時鐘對其進行採樣，將採樣後的較低速並行數據和隨路時鐘發送至FPGA (數據同步處理模塊)。其中，本發明的一個具體實施例中，模數轉換器ADC例如採用TI公司的LM97600，其最高採樣率達5GSPS，本示例中使用10塊採樣率為4GSPS的模數轉換器ADC時間交替採樣，得到40GSPS的採樣率，與最高18GHz輸入模擬信號帶寬的採樣保持器配合，實現對最高18GHz帶寬的輸入模擬信號的準確採樣。
[0040]數據同步與處理FPGA接收所有模數轉換器ADC採樣後的並行數據和隨路時鐘，使用FPGA內部的IO和可編程資源對採樣數據進行降速，並把所有模數轉換器ADC發送來的並行採樣數據同步至同一個時鐘，供後續其他模塊處理。其中，在本發明的一個具體實施例中，數據同步與處理FPGA例如使用xi Iinx公司的XC6VSX315T，其擁有729個用戶10，49200個slice，1344個DSP slice，以及豐富的用戶接口 IP。綜上，即FPGA接收ADC採樣後的並行數據和隨路時鐘，使用專用的IO資源ISERDES，對採樣數據進行降速和同步處理，並把全部ADC的數據同步至同一個時鐘。
[0041 ] 作為一個具體的示例，上述結合圖5所述的Ku波段雷達信號採集系統的基本工作流程如下:
[0042]1、時鐘產生模塊生成不同相位的採樣時鐘，並分別發送至採樣保持器和模數轉換器 ADC。[0043]2、10路採樣保持器分別接收如圖3所述的輸入Ku波段信號，並使用不同相位的採樣時鐘對輸入信號進行預採樣並把採樣點的電平瞬時值保持。如圖3所示，假設輸入信號在圖3中的0、1、2、3、4、5六個點被各個採樣保持器採樣，則經過採樣保持器採樣和保持後發送給ADC的信號如圖4所示，在圖4中，每個採樣點的瞬時電平值在固定時間tH內保持不變，從而為ADC進行模數轉換提供充足的時間。
[0044]3、ADC接收如圖4所示的經過採樣保持器處理後的信號，由於ADC的輸入信號在時間tH內電平保持不變，因此ADC可以保證準確地對其進行模數轉換。當ADC對輸入信號進行模數轉換後，將並行採樣數據和隨路時鐘傳送至數據同步與處理FPGA。
[0045]4、數據同步與處理FPGA接收ADC發送來的同步採樣數據和隨路時鐘，使用高速IO資源和可編程邏輯把所有採樣數據降速並同步至同一個時鐘，以完成對Ku波段信號的準確米樣。
[0046]根據本發明實施例的Ku波段雷達信號採集系統，在模數轉換器(ADC)對Ku波段信號進行採樣前，先使用採樣保持器對Ku波段信號進行預採樣，並使採樣結果保持不變，直至得到下一個採樣結果，從而充分利用了採樣保持器的高輸入帶寬優勢，滿足對高帶寬Ku波段信號直接採樣的要求，採集採樣點的電平瞬時值並在一段時間內保持穩定不變，為ADC進行模數轉換提供了極大方便，保證ADC對Ku波段信號採樣的準確性。同時，採用多個「採樣保持器+ADC」的組合和多ADC時間交替並行採樣技術，多個ADC使用不同相位的採樣時鐘對輸入信號進行不同時刻的採樣，獲得單個ADC目前無法達到的採樣率，從而滿足對Ku波段的直接採樣需求。另外，在實際應用中，該系統還可根據採樣保持晶片的性能，增加或減少「採樣保持器+ADC」的個數，靈活的實現對不同頻率的Ku波段信號的採樣，因此，該系統還具有良好的可擴展性。
[0047]在本發明的描述中，需要理解的是，術語「中心」、「縱向」、「橫向」、「長度」、「寬度」、「厚度」、「上」、「下」、「前」、「後」、「左」、「右」、「豎直」、「水平」、「頂」、「底」 「內」、「外」、「順時
針」、「逆時針」、「軸向」、「徑向」、「周向」等指示的方位或位置關係為基於附圖所示的方位或位置關係，僅是為了便於描述本發明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本發明的限制。
[0048]此外，術語「第一」、「第二」僅用於描述目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術特徵的數量。由此，限定有「第一」、「第二」的特徵可以明示或者隱含地包括一個或者更多個該特徵。在本發明的描述中，「多個」的含義是兩個或兩個以上，除非另有明確具體的限定。
[0049]在本發明中，除非另有明確的規定和限定，術語「安裝」、「相連」、「連接」、「固定」等術語應做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或成一體；可以是機械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內部的連通或兩個元件的相互作用關係。對於本領域的普通技術人員而言，可以根據具體情況理解上述術語在本發明中的具體含義。
[0050]在本發明中，除非另有明確的規定和限定，第一特徵在第二特徵「上」或「下」可以是第一和第二特徵直接接觸，或第一和第二特徵通過中間媒介間接接觸。而且，第一特徵在第二特徵「之上」、「上方」和「上面」可是第一特徵在第二特徵正上方或斜上方，或僅僅表示第一特徵水平高度高於第二特徵。第一特徵在第二特徵「之下」、「下方」和「下面」可以是第一特徵在第二特徵正下方或斜下方，或僅僅表示第一特徵水平高度小於第二特徵。
[0051]在本說明書的描述中，參考術語「一個實施例」、「一些實施例」、「示例」、「具體示例」、或「一些示例」等的描述意指結合該實施例或示例描述的具體特徵、結構、材料或者特點包含於本發明的至少一個實施例或示例中。在本說明書中，對上述術語的示意性表述不必須針對的是相同的實施例或示例。而且，描述的具體特徵、結構、材料或者特點可以在任一個或多個實施例或示例中以合適的方式結合。此外，在不相互矛盾的情況下，本領域的技術人員可以將本說明書中描述的不同實施例或示例以及不同實施例或示例的特徵進行結合和組合。
[0052]儘管上面已經示出和描述了本發明的實施例，可以理解的是，上述實施例是示例性的，不能理解為對本發明的限制，本領域的普通技術人員在本發明的範圍內可以對上述實施例進行變化、修改、替換和變型。
【權利要求】
1.一種Ku波段雷達信號採集系統，其特徵在於，包括:時鐘產生模塊、採樣保持器、模數轉換器和數據同步處理模塊，其中， 所述時鐘產生模塊用於分別根據所述採樣保持器和所述模數轉換器的η產生不同相位的採樣保持器採樣時鐘和模數轉換器採樣時鐘，並將所述採樣保持器採樣時鐘分別發送至所述採樣保持器，以及將所述模數轉換器採樣時鐘分別發送至所述模數轉換器； 所述採樣保持器用於接收高帶寬的Ku波段信號，並根據所述採樣保持器採樣時鐘對所述Ku波段信號進行預採樣，並保持採樣結果不變直至下一次採樣，並將所述採樣結果發送至所述模數轉換器； 所述模數轉換器用於接收所述採樣保持器發送的所述採樣結果，並根據所述模數轉換器採樣時鐘對所述採樣結果進行再次採樣，並將採樣得到的並行採樣數據和隨路時鐘發送至所述數據同步處理模塊； 所述數據同步處理模塊用於接收所述並行採樣數據和隨路時鐘，並對所述並行採樣數據進行降速處理，並將所述並行數據同步至同一個時鐘。
2.根據權利要求1所述的Ku波段雷達信號採集系統，其特徵在於，所述數據同步處理模塊為FPGA。
3.根據權利要求1所述的Ku波段雷達信號採集系統，其特徵在於，所述採樣保持器採樣時鐘之間的相位差為360° /η。
4.根據權利要求1所述的Ku波段雷達信號採集系統，其特徵在於，所述模數轉換器採樣時鐘之間的相位差為360° /η。
5.根據權利要求2所述的Ku波段雷達信號採集系統，其特徵在於，所述FPGA包括:10子模塊和可編程子模塊，且所述FPGA通過所述IO子模塊和所述可編程子模塊對所述並行採樣數據進行降速處理。
6.根據權利要求1所述的Ku波段雷達信號採集系統，其特徵在於，所述採樣保持器和所述模數轉換器的個數相等且可調。
【文檔編號】G01S7/02GK103869291SQ201410131562
【公開日】2014年6月18日 申請日期:2014年4月2日 優先權日:2014年4月2日
【發明者】陶青長, 梁志恆, 畢翱翔 申請人:清華大學