將模擬信號轉換成多條時域數據流以及將流重組的製作方法

2023-05-15 19:01:31

將模擬信號轉換成多條時域數據流以及將流重組的製作方法
【專利摘要】通過如下步驟來處理電信號：數位化該電信號以便產生時域中的數位化數據流，其中該流具有原始(1024)頻譜；將該流發送給N條信號路徑(N>1)；以及在N條信號路徑的每一條中降頻轉換和濾波該流，以便產生時域中的N條數位化數據流，其中N條流分別具有N個頻譜，以及N個頻譜分別覆蓋原始(1024)頻譜的N個不同部分。
【專利說明】將模擬信號轉換成多條時域數據流以及將流重組

【技術領域】
[0001] 本發明涉及將模擬信號轉換成與頻譜的不同區域相對應的相對應的多條時域數 據流以及將那些數據流重組成單條時域數據流。

【背景技術】
[0002] 電子裝置可以使用模數轉換器（ADC)將模擬輸入信號轉換成數字輸入信號。這種 轉換可以使該裝置使用像，例如，數字硬體和/或軟體那樣的數字電子組件處理轉換的信 號。
[0003] 在某些背景下，在ADC的採樣速率與數字電子裝置的處理能力之間可能失配。例 如，在傳統實時頻譜分析儀（RTSA)中，ADC可能以比用於產生RTSA輸出信號的RTSA引擎 的帶寬高的速率採樣模擬輸入信號。因此，RTSA可能無法實時處理所有可用數據。
[0004] 不幸的是，通過傳統做法提高像RTSA引擎那樣的數字電子組件的處理能力一般 說來是昂貴的。於是，存在對提高結合高性能ADC使用的這些和其它數字電子組件的處理 能力的新做法的一般性需要。


【發明內容】

[0005] 依照一個代表性實施例，一種處理電信號的方法包含：數位化該電信號以便產生 時域中的數位化數據流，其中該流具有原始頻譜；將該流發送給N條信號路徑（N>1 ;例如， N= 2);以及在N條信號路徑的每一條中降頻轉換（down-converting)和濾波該流，以便產 生時域中的N條數位化數據流，其中N條流分別具有N個頻譜，以及N個頻譜分別覆蓋原始 頻譜的N個不同部分。接在降頻轉換和濾波後面的通常是抽選（Clecimate)N條流。
[0006] 在一些實施例中，使用N個不同RTSA引擎處理N條流以便產生N個RTSA輸出，以 及將N個RTSA輸出同時顯示在單個RTSA顯示器上。在這樣的實施例中，處理N條流可以 包含，例如，對N條流的每一條進行傅立葉變換以產生與N條流的每一條相對應的多個頻率 區間（frequencybin),以及識別N條流當中不同流之間的重疊頻率區間。另外,該方法可 以進一步包含按照重疊頻率區間確定RTSA顯示器內不同流的對準。此外，在這樣的實施例 中，該方法可以進一步包含將同步數據嵌入N條流的每一條中，以及在每個RTSA引擎中檢 查同步數據並響應同步數據在RSTA引擎之間通信以便使N條流的處理同步。
[0007] 在一些實施例中，該方法進一步包含對N條流的每一條進行傅立葉變換以產生N 條變換後的流，調整N條變換後的流的相位，級聯N條變換後的流以產生級聯數據流，以及 對級聯數據流進行傅立葉逆變換（IFT)。
[0008] 依照另一個代表性實施例，一種配置成處理電信號的系統包含：ADC，其被配置成 數位化電信號以便產生時域中的數位化數據流，其中該流具有原始頻譜；以及N條信號路 徑（N>1)，其每一條被配置成降頻轉換和濾波數據流，以便產生時域中的N條數位化數據 流，其中N條流分別具有N個頻譜，以及N個頻譜分別覆蓋頻譜的N個不同部分。
[0009] 在一些實施例中，N條信號路徑的每一條都包含配置成降頻轉換流的頻率混合器、 和配置成濾波降頻轉換後的流的帶通濾波器。在這樣的實施例中，N條信號路徑的每一條中 的頻率混合器可以具有與其它N條信號路徑的每一條中的頻率混合器不同的LO頻率。此 夕卜，在這樣的實施例中，該系統可以進一步包含配置成分別處理N條流，以產生N個RTSA輸 出的N個RTSA引擎、和配置成將N個RTSA輸出組合成單個連貫頻譜的RTSA顯示處理器。 該系統還可以包含配置成顯示該RTSA顯示處理器產生的單個連貫頻譜的顯示器。
[0010] 在一些實施例中，該系統進一步包含配置成將N條流的每一條從時域變換到頻域 以便調整相位，以及級聯變換的N條流的組件。該組件可以進一步配置成將級聯的和變換 的N條流從頻域逆變換到時域。此外，變換的N條流的級聯可以進一步包含對準變換的N 條流的相應頻率區間以及調整所有頻率區間的相位。該系統還可以包含配置成通過將同步 數據嵌入N條流的每一條中以及檢查N條信號路徑的每一條中的同步數據使N條信號路徑 的操作同步的組件。

【專利附圖】

【附圖說明】
[0011] 當結合附圖閱讀時，可以最佳地從如下詳細描述中了解所述實施例。在任何可應 用和可實施的地方，相同標號都表示相同元件。
[0012] 圖IA是例示依照一個代表性實施例、配置成將模擬信號轉換成與連貫頻帶的不 同部分相對應的多個時域成分的一個系統的框圖；
[0013] 圖IB是例示依照一個代表性實施例、配置成將模擬信號轉換成與連貫頻帶的不 同部分相對應的多個時域成分，以及進一步配置成將多個時域成分組合成單個輸出信號的 另一個系統的框圖；
[0014] 圖IC是例示依照一個代表性實施例、配置成將模擬信號轉換成與連貫頻帶的不 同部分相對應的多個時域成分，以及進一步配置成將多個時域成分組合成單個輸出信號的 另一個系統的框圖；
[0015] 圖ID是例示依照一個代表性實施例、配置成將模擬信號轉換成與連貫頻帶的不 同部分相對應的多個時域成分，以及進一步配置成使用不同RTSA引擎處理時域成分的另 一個系統的框圖；
[0016] 圖2是例示依照一個代表性實施例、圖ID的系統產生的數位化數據流的頻譜的曲 線圖；
[0017] 圖3是例示依照一個代表性實施例、使用第一本地振蕩器信號進行複數降頻轉換 之後、例示在圖2中的數位化數據流的頻譜的曲線圖；
[0018] 圖4是例示依照一個代表性實施例、使用第二本地振蕩器信號進行複數降頻轉換 之後、例示在圖2中的數位化數據流的頻譜的曲線圖；
[0019] 圖5是例示依照一個代表性實施例、進行低通濾波和抽選之後、例示在圖3中的數 字化數據流的頻譜的曲線圖；
[0020] 圖6是例示依照一個代表性實施例、進行低通濾波和抽選之後、例示在圖4中的數 字化數據流的頻譜的曲線圖；
[0021] 圖7A是例示依照一個代表性實施例、圖ID的系統中的RTSA顯示處理器的操作的 概念圖；
[0022] 圖7B是例示依照一個代表性實施例、圖ID的系統中的RTSA顯示器的操作的概念 圖；
[0023] 圖8A是例不依照一個代表性實施例、圖ID的系統中的批處理模式同相/正交 (IQ)對處理器的操作的概念圖；
[0024] 圖8B是例示依照一個代表性實施例、圖ID的系統中的批處理模式IQ對處理器的 操作的另一個概念圖；
[0025] 圖9是例示依照一個代表性實施例、操作圖IA的系統的方法的流程圖；
[0026] 圖IOA是例示依照一個代表性實施例、操作圖IB的系統的方法的流程圖；
[0027] 圖IOB是例示依照一個代表性實施例、操作圖IC的系統的方法的流程圖；以及
[0028] 圖11是例示依照一個代表性實施例、操作圖ID的系統的方法的流程圖。

【具體實施方式】
[0029] 在如下詳細描述中，為了說明而非限制的目的，將給出公開具體細節的代表性實 施例，以便使人們可以全面理解本教導。但是，對於從本公開中獲益的本領域普通技術人員 來說，顯而易見，偏離本文公開的具體細節的按照本發明教導的其它實施例仍然在所附權 利要求書的範圍之內。此外，可能省略對眾所周知裝置和方法的描述，以便不埋沒對示範性 實施例的描述。這樣的方法和裝置顯然在本發明教導的範圍之內。
[0030] 本文所使用的技術只是為了描述具體實施例的目的而無意限制。所定義的術語另 外還具有如在本教導的【技術領域】內通常所理解和接受的所定義術語的科學和技術含義。如 在說明書和所附權利要求書中所使用，術語"一個"、"一種"和"該"包括單數和複數指代物 兩者，除非上下文另有明確指定。因此，例如，"一個設備"包括一個設備和多個設備。
[0031] 所述實施例一般涉及將模擬信號轉換成每一條代表連貫頻譜的不同部分的多條 不同時域數據流的技術。這些技術可以用在，例如，以相對高速數位化模擬信號，以及要求 以相應高速，例如，實時地處理所得數據流的背景下。作為一個例子，假設ADC以對於單個 RTSA引擎來說更高的速率生成數位化數據。在這些情況下，所述技術可以用於將數位化數 據轉換成每一條只代表原始數據的頻譜的一部分的兩條不同時域數據流。然後可以由兩個 不同RTSA引擎分開處理兩條不同流，以及可以組合兩個引擎的RTSA輸出數據以得出原始 數據流的表示。
[0032] 圖1A-1D是例示依照各種代表性實施例、配置成將模擬信號轉換成與連貫頻帶的 不同部分相對應的多個時域成分的不同系統的框圖。在圖IB和IC的實施例中，該系統被 配置成將多個時域成分組合成單個輸出信號。在圖ID的實施例中，該系統被配置成使用不 同RTSA引擎處理時域成分。
[0033] 參照圖1A，系統100A包含ADC105、第一複數數控振蕩器（NCO) 110、第一混合器 115、第二複數NC0120、第二混合器125、第一濾波器130、和第二濾波器135。
[0034] 在典型操作期間，ADC105接收模擬輸入信號（S卩，電信號），以及數位化該信號以 產生標記為流Sl的數位化數據流。流Sl處在時域中，具有由模擬輸入信號的頻率內容和 ADC105像其採樣速率那樣的工作特性兩者決定的頻譜。流Sl的頻譜被稱為原始頻譜，其它 數據流的頻譜將從原始頻譜中導出。
[0035] 在例示在圖1A-1D中的例子中，假設感興趣的模擬輸入信號具有877. 5MHz的中 心頻率以及510MHz的帶寬（BW)，因此它的頻譜範圍從622. 5到1132. 5MHz。進一步假設 ADC105以2400兆個樣本每秒（Ms/s)的速率進行採樣。換句話說，它的採樣頻率（Fs)等於 2400MHz。出現在本描述中的這些和其它數值僅僅是旨在使人們清楚理解所述概念的例示， 而不要理解為限制所述實施例。
[0036] 將數位化數據流從ADC發送給多條信號路徑。在本例中，信號路徑的數量是兩條， 但一般說來，可以是大於1的任何整數N(N>1)。在第一信號路徑中，第一混合器115降頻轉 換流S1，以產生具有從原始頻譜中導出的第一頻譜的數位化流S2。第一混合器115按照第 一複數數控振蕩器（NCO) 110產生的本地振蕩器（LO)信號進行降頻轉換。在第二信號路徑 中，第二混合器125降頻轉換流S1，以產生具有從原始頻譜中導出的第二頻譜的數位化流 S3。第二混合器125按照第二複數NC0120產生的LO信號進行降頻轉換。
[0037] 在例示在圖1A-1D中的例子中，假設第一複數NC0110產生頻率為750MHz的複數 LO信號，以及第二複數NC0120產生頻率為1004. 296875MHz的複數LO信號。因此，第一混合 器115降頻轉換流S1，以便與流S2相聯繫的第一頻譜具有877. 5MHz-750MHz，或127. 5MHz 的中心頻率。類似地，第二混合器125降頻轉換流S1，以便與流S3相聯繫的第二頻譜具有 877. 5MHz-1004. 296875MHz，或-126. 8MHz的中心頻率。由於2400MS/s的僅實部採樣速率， 所以儘管感興趣的信號具有510MHz的帶寬，但流Sl具有1200MHz的總帶寬。由於複數降 頻轉換，所以儘管感興趣的信號的帶寬仍然是510MHz，但流S2和S3具有2400MHz的總帶 寬。接著，將流S2和S3分別發送給第一濾波器130和第二濾波器135。第一濾波器130將 低通濾波應用於流S2,並按1/8抽選濾波數據流，以產生流S4。第二濾波器135將低通濾 波（或中心在OMHz上的帶通濾波）應用於流S3,並按1/8抽選濾波數據流，以產生流S5。 作為濾波的後果，流S4具有與原始頻譜的低部相對應的第三頻譜，以及流S5具有與原始頻 譜的高部相對應的第四頻譜。作為抽選的後果，流S4和流S5兩者具有300MHz的複數採樣 頻率。換句話說，按1/8抽選S2和S3的複數採樣頻率Fs= 2400MS/S，得出新複數採樣頻 率Fs= 300MS/s。
[0038] 如從圖IBUC和ID的描述中所明顯看到，可以處理以及隨後組合流S4和流S5,以 便得出與模擬輸入信號相對應的單個輸出。與原始頻譜的各自低部和高部相對應的兩條分 開數據流的處理可以被視作是對處理單條信號路徑中的流Sl的一種替代。這種替代做法 的潛在好處是，即使流Sl的整個帶寬超過單條路徑中的電子組件的處理能力，也可以跨過 那個帶寬地處理。
[0039] 參照圖1B，系統100B與圖IA的系統100A類似，除了進一步包含如下組件之外： 處理組件PU處理組件P2、第三混合器145、第四混合器155、第三NC0140、第四NC0150、和 組合器160。處理組件Pl和P2可以對各自流S4和S5進行各種形式的處理，以得出時域 中的相應輸出流。第三和第四混合器145和155對處理組件Pl和P2輸出的各自數據流進 行升頻轉換和降頻轉換，以得出具有與原始頻譜相對應的頻譜的數據流。更具體地說，第 三混合器145利用與第一混合器115的L0(例如，750MHz)減去原始信號中心頻率（例如， 877. 5MHz)或-127. 5MHz相對應的LO進行降頻轉換，以及第四混合器155利用與第二混合 器125例如，1004. 296875MHz)減去原始信號中心頻率（例如，877. 5MHz)或+126. 8MHz相 對應的LO進行升頻轉換。最後，組合器160組合第三和第四混合器145和155產生的各自 數據流，以得出與模擬輸入信號相對應的時域數據流。
[0040] 參照圖1C，系統100C與圖IA的系統100A類似，除了進一步包含如下組件之外： 處理組件pi、處理組件P2、第一FFT塊146、第二FFT塊156、組合器161和IFFT塊162。處 理組件Pl和P2可以對各自流S4和S5進行各種形式的處理，以得出時域中的相應輸出流。 第一和第二FFT塊146和156將時域數據流轉換到頻域。組合器161通過重排和級聯第一 和第二FFT塊146和156產生的頻率區間和調整它們的相位以便得出與原始頻譜相對應的 頻譜，簡單地地對處理組件Pl和P2輸出的各自數據流進行升頻轉換或降頻轉換。組合器 161還將允許精確轉換回到時域的數值填入頻譜在感興趣頻帶之外的丟失區域中。最後， IFFT塊161將組合譜轉換回到時域，以得出與模擬輸入信號相對應的時域數據流。
[0041] 參照圖1D，系統100D與圖IA的系統100A類似，除了進一步包含如下組件之外： 第一RTSA引擎165、第二RTSA引擎170、RTSA頻率顯示處理器175、RTSA頻率顯示器180、 和批處理模式IQ處理器185。
[0042] 第一和第二RTSA引擎165和170對各自流S4和S5執行各種RTSA處理功能。這 些功能可以採取在現有技術中已知的各種可替代形式的任何一種形式，如本領域的普通技 術人員所懂得，可以按照特定應用和實現選擇它們。作為那些功能的後果，第一RTSA引擎 165產生頻域流S6和時域流S8。類似地，第二RTSA引擎170產生頻域流S7和時域流S9。 流S7可以與流S4相同，或可以是第一RTSA引擎165選擇的S4當中的樣本的某個子集。流 S9可以與流S5相同，或可以是第二RTSA引擎170選擇的S5當中的樣本的某個子集。
[0043]RTSA頻率顯示處理器175處理頻域流S6和S7,以得出要顯示在RTSA頻率顯示器 180上的數據。在圖7A和7B中例示了RTSA頻率顯示處理器175和RTSA頻率顯示器180 的操作的例子。
[0044]RTSA頻率顯示處理器190處理頻域流S8和S9,以得出要顯示在RTSA頻率顯示器 195上的數據。這可以是兩個時域顯示器，如本領域的普通技術人員所理解配置成功率與時 間之間的關係的流S8和S9各一個。
[0045] 批處理模式IQ處理器185處理時域流S8和S9,以得出IQ對數據。IQ對數據使 帶寬的整個510MHz可以在時域中得到顯示或或作為單個連貫信號來分析。一旦組合了時 域數據流，主處理器就可以如與在RTSA頻率處理內允許的相應較小FFT大小相反，對IQ對 進行任何大小的FFT。例如，一個示範性RTSA可以進行最大1024個點的FFT。批處理模式 處理器可以在可以提供較高頻率解析度和壓低噪聲本底的單次FFT中完成多達128K或更 多個點。在圖8A中例示了批處理模式IQ處理器185的操作的一個例子。在圖8B中例示 了批處理模式IQ處理器185的操作的一個可替代例子。
[0046] 圖2-6是例示依照一個代表性實施例、圖ID的系統中的流S1-S9的頻譜的曲線 圖。這些曲線圖提供了一個操作例子的數值，以便例示系統100D的功能。但是，不要將這 些數值理解為限制系統100D或其它實施例。
[0047] 圖2是例示依照一個代表性實施例、流Sl的頻譜的曲線圖。
[0048] 參照圖2,流Sl具有中心頻率為877. 5MHz和帶寬為從622. 5MHz到1132. 5MHz的 510MHz的頻譜。頻譜的低部通過參考符號"w"和"X"界定，頻譜的高部通過參考符號"y" 和"z"界定。低部可以稱為頻譜w-x，高部可以稱為頻譜y-z。流SI具有僅實部採樣頻率 Fs= 2400MS/S，它只包含實部數據，S卩，零相位的振幅。
[0049] 圖3是例示依照一個代表性實施例、流S2的頻譜的曲線圖。
[0050] 參照圖3,流S2通過將流Sl與750MHz的複數LO混合，以便所得降頻轉換頻譜w-x 以OMHz為中心和具有在127. 5MHz和-127. 5MHz上的各自高頻和低頻而產生。如圖3所例 示，隨後由分別具有128. 2MHz和-128. 2MHz的高低截止頻率的低通濾波器濾波流S3。這種 濾波在基本上除去流S2的其它頻率成分的同時保留了降頻轉換頻譜w-x。流S2具有複數 採樣頻率Fs= 2400MS/S，它包含複數數據，S卩，IQ數據。
[0051] 圖4是例示依照一個代表性實施例、流S3的頻譜的曲線圖。
[0052] 參照圖4,流S3通過將流Sl與1004. 296875MHz的LO混合，以便所得降頻轉換頻 譜y-z近似以OMHz為中心和具有在128. 2MHz和-126. 8MHz上的各自高頻和低頻而產生。 如圖4所例示，隨後由分別具有128. 2MHz和-128. 2MHz的高低截止頻率的低通濾波器濾波 流S4。這種濾波在基本上除去流S3的其它頻率成分的同時保留了降頻轉換頻譜y-z。流 S3具有複數採樣頻率Fs= 2400MS/S，它包含複數數據，目卩，IQ數據。
[0053] 圖5是例示流S4、S6和S8的頻譜的曲線圖。儘管在系統100D中，流S4和S8處 在時域中，而流S6處在頻域中，但這些數據流的每一條具有基本相同的頻譜。
[0054] 參照圖5,該例示性流具有中心頻率在OHz上以及高頻和低頻在150和-150MHz上 的頻譜，同時感興趣的信號w-x從127. 5MHz延伸到-127. 5MHz。該例示性數據流具有作為 第一濾波器130進行抽選的後果的300MHz的複數採樣頻率。因為圖4的低通濾波截止頻 率延伸到128. 2MHz，所以存在從+127. 5MHz到+128. 2MHz的譜段y-z的一小部分。
[0055] 圖6是例示流S5、S7和S9的頻譜的曲線圖。儘管在系統100D中，流S5和S9處 在時域中，而流S7處在頻域中，但這些數據流的每一條具有基本相同的頻譜。
[0056] 參照圖6,該例示性數據流具有中心頻率近似在OHz上以及高頻和低頻在150 和-150MHz上的頻譜，同時感興趣的信號y-z從+128. 2MHz延伸到-126. 8MHz。該例示性數 據流具有作為第二濾波器135進行抽選的後果的300MHz的複數採樣頻率。因為圖4的低 通濾波截止頻率延伸到-128. 2MHz，所以存在（從-126. 8MHz到-128. 2MHz的譜段w-x的一 小部分。圖5和圖6中的每個頻譜存在與其它頻譜的重疊部分的事實是獲取以後重組數據 流所需的信息所必不可少的。圖7A是例示依照一個代表性實施例、圖ID的系統中的RTSA 頻率顯示處理器175的操作的概念圖。圖7B是例示依照一個代表性實施例、圖ID的系統 中的RTSA頻率顯示器180的操作的概念圖。總的說來，圖7A和7B例示了如何處理和組合 處在頻域中的流S6和S7,以便為RTSA頻率顯示器180產生顯示數據。
[0057] 參照圖7A，流S6由第一RTSA引擎165對時域流S4進行快速傅立葉變換（FFT)而 產生。在例示的例子中，FFT將流S4映射到跨過-150MHz到150MHz之間的頻率範圍的頻率 區間。在這些情況下，每個頻率區間跨越300MHz/1024 = 292. 96875KHZ。在1024個頻率區 間當中，RTSA頻率顯示處理器175使用871個區間為RTSA頻率顯示器180產生顯示數據。 如表示它們相對於流S6的頻譜的地點的短線條所指示,這些區間被標記成-435到435區 間。
[0058] 類似地，流S7由第二RTSA引擎170對時域流S5進行FFT，以便將其映射到跨 過-150MHz到150MHz之間的頻率範圍的1024個頻率區間而產生。在那1024個頻率區間 當中，RTSA頻率顯示處理器175使用871個區間為RTSA頻率顯示器180產生顯示數據。如 表示它們相對於流S7的頻譜的地點的短線條所指示,這871個區間被標記成-435到435 區間。可替代地，也可以保留（也標記）-433到437區間用於顯示。
[0059] 如流S7的頻譜中的標記"X"所指示，在與流S6相聯繫的一些頻率區間與與流S7 相聯繫的一些頻率區間之間存在重疊。在下表1中指出了這種重疊的地點。當重組在系統IOOD的分開信號路徑中處理的、原始頻譜的各自低部和高部，例如，以便顯示在RTSA頻率 顯示器180上時，可以使用該重疊來確認它們是否適當對準了。在低部和高部適當對準的 情況下，重疊頻率區間應該具有基本相同的數值。換句話說，它們應該相互基本重複。
[0060]表 1
[0061]

【權利要求】
1. 一種處理電信號的方法（1000A)，包含： 數位化該電信號以便產生時域中的數位化數據流，其中該流具有原始（1024)頻譜； 將該流發送給N條信號路徑（N>1);以及 在N條信號路徑的每一條中降頻轉換和濾波該流，以便產生時域中的N條數位化數據 流，其中N條流分別具有N個頻譜，以及N個頻譜分別覆蓋原始（1024)頻譜的N個不同部 分。
2. 如權利要求1所述的方法（1000A)，進一步包含抽選該N條流。
3. 如權利要求1所述的方法（1000A)，進一步包含： 使用N個不同實時頻譜分析儀（RTSA)引擎處理N條流以便產生N個RTSA輸出；以及 將N個RTSA輸出同時顯示在單個RTSA顯示器上。
4. 如權利要求3所述的方法（1000A)，其中處理N條流包含： 對N條流的每一條進行傅立葉變換以產生與N條流的每一條相對應的多個頻率區間 (3);以及 識別N條流當中不同流之間的重疊頻率區間（3)。
5. 如權利要求4所述的方法（1000A)，進一步包含按照重疊頻率區間（3)確定RTSA顯 示器內不同流的對準。
6. 一種配置成處理電信號的系統（100A)，包含： 模數轉換器ADC (105)，其被配置成數位化該電信號以便產生時域中的數位化數據流， 其中該流具有原始（1024)頻譜；以及 N條信號路徑（N>1)，其每一條被配置成降頻轉換和濾波該流，以便產生時域中的N條 數位化數據流，其中N條流分別具有N個頻譜，以及N個頻譜分別覆蓋頻譜的N個不同部分。
7. 如權利要求6所述的系統（100A)，其中N條信號路徑的每一條包含配置成降頻轉換 該流的頻率混合器、和配置成濾波降頻轉換後的流的帶通濾波器。
8. 如權利要求6所述的系統（100A)，其中，N條信號路徑的每一條中的頻率混合器具 有與其它N條信號路徑的每一條中的頻率混合器不同的本地振蕩器（L0)頻率。
9. 如權利要求6所述的系統（100A)，進一步包含： 配置成分別處理N條流，以產生N個實時頻譜分析儀RTSA輸出的N個RTSA引擎；以及 配置成將N個RTSA輸出組合成單個連貫頻譜的RTSA顯示處理器。
10. 如權利要求9所述的系統（100A)，進一步包含配置成顯示該RTSA顯示處理器產生 的單個連貫頻譜的顯示器。
【文檔編號】H03M1/12GK104426550SQ201410347573
【公開日】2015年3月18日 申請日期:2014年7月21日 優先權日:2013年8月21日
【發明者】R.A.博多 申請人:是德科技股份有限公司