小腳印半導體封裝的製作方法

2023-04-26 14:07:06

小腳印半導體封裝的製作方法
【專利摘要】公開了一種小腳印半導體封裝。一種半導體組裝包括具有導電區域的襯底和半導體封裝。半導體封裝包括半導體管芯、第一端子和第二端子以及模製化合物。管芯具有相對的第一主表面和第二主表面、與所述第一主表面和第二主表面垂直設置的邊緣、在所述第一主表面處的第一電極以及在所述第二主表面處的第二電極。所述第一端子附接到所述第一電極。所述第二端子附接到所述第二電極。所述模製化合物包圍管芯以及所述第一端子和所述第二端子的至少一部分，從而所述端子中的每一個具有平行於並且背對管芯的側面，該側面保持為至少部分未被所述模製化合物覆蓋。所述半導體封裝的所述第一端子和所述第二端子連接到所述襯底的所述導電區域中的不同區域。
【專利說明】小腳印半導體封裝

【技術領域】
[0001] 本申請涉及半導體封裝，並且更特別地，涉及具有小腳印（footprint)的半導體封 裝。

【背景技術】
[0002] 具有半導體管芯(晶片)的常規高功率半導體封裝要求相對大的PCB (印製電路板） 腳印。管芯的兩個主表面典型地具有一個或更多個電極。在一個主表面面對PCB並且另一 主表面背對PCB的情況下將管芯附接到PCB。在管芯的面對表面處所設置的每個電極例如 以源極向下（source-down)或漏極向下（drain-down)的配置而附接到PCB的對應導電區 域。金屬夾或其它連接元件(諸如接合布線或條帶)從PCB延伸到管芯的另一主表面，以使得 與在背對PCB的管芯的表面處所設置的每個電極電連接。在PCB的表面上要求有很多'方 形'（即1平方毫米的單元）以容納這樣的源極向下或漏極向下封裝配置，這增加了封裝的 成本。此外，在面對襯底的管芯的主表面處所排放的熱量至少部分地通過PCB/襯底耗散。 常規的PCB因此必須為安裝在PCB上的部件提供電路徑和熱路徑這兩者，造成大量部件共 享所設計的PCB的熱路徑。


【發明內容】

[0003] 根據半導體封裝的實施例，所述封裝包括：半導體管芯，具有相對的第一主表面 和第二主表面、與所述第一主表面和第二主表面垂直設置的邊緣、在所述第一主表面處的 第一電極以及在所述第二主表面處的第二電極。所述封裝進一步包括：附接到所述第一電 極的第一端子、附接到所述第二電極的第二端子、以及模製化合物。所述模製化合物包圍所 述半導體管芯以及所述第一端子和第二端子的至少一部分，從而所述第一端子和第二端子 中的每一個具有平行於並且背對所述半導體管芯的側面，該側面保持為至少部分未被所述 模製化合物覆蓋。從所述模製化合物形成的、或者從所述模製化合物突出出來的突起被設 置在所述第一端子與第二端子之間。所述突起在所述半導體封裝的同一側面處比所述第一 端子和第二端子向外延伸得更遠。
[0004] 根據半導體封裝的另一實施例，所述封裝包括：半導體管芯，具有相對的第一主 表面和第二主表面、與所述第一主表面和第二主表面垂直設置的邊緣、在所述第一主表面 處的第一電極以及在所述第二主表面處的第二電極。所述封裝進一步包括：附接到所述第 一電極的第一端子、附接到所述第二電極的第二端子、以及模製化合物。所述模製化合物包 圍所述半導體管芯以及所述第一端子和第二端子的至少一部分，從而所述第一端子和第二 端子中的每一個具有平行於並且背對所述半導體管芯的側面，該側面保持為至少部分未被 所述模製化合物覆蓋。致冷結構被圖案化到所述第一端子和第二端子中的至少一個的至少 部分未被覆蓋的側面，以用於增加該側面的表面面積。
[0005] 根據半導體組裝的實施例，所述組裝包括襯底和半導體封裝。所述襯底具有導電 區域。所述半導體封裝包括：半導體管芯，具有相對的第一主表面和第二主表面、與所述第 一主表面和第二主表面垂直設置的邊緣、在所述第一主表面處的第一電極以及在所述第二 主表面處的第二電極。所述半導體封裝進一步包括：第一端子，附接到所述第一電極；第二 端子，附接到所述第二電極；以及模製化合物，包圍所述半導體管芯以及所述第一端子和第 二端子的至少一部分，從而所述第一端子和第二端子中的每一個具有平行於並且背對所述 半導體管芯側面，所述側面保持為至少部分未被所述模製化合物覆蓋。所述半導體封裝的 所述第一端子和第二端子連接到所述襯底的所述導電區域中的不同區域。
[0006] 根據製造半導體封裝的方法的實施例，所述方法包括：將管芯附接材料施加到半 導體管芯的第一主表面，所述半導體管芯還具有相對的第二主表面、與所述第一主表面和 第二主表面垂直設置的邊緣、在所述第一主表面處的第一電極以及在所述第二主表面處的 第二電極；旋轉所述半導體管芯，從而所述半導體管芯的所述第一主表面面對第一端子； 經由施加到所述第一主表面的所述管芯附接材料將所述第一電極附接到所述第一端子；將 管芯附接材料施加到所述半導體管芯的所述第二主表面；旋轉具有所附接的所述第一端子 的所述半導體管芯，從而所述半導體管芯的所述第二主表面面對第二端子；以及經由施加 到所述第二主表面的所述管芯附接材料將所述第二電極附接到所述第二端子。
[0007] 根據製造半導體封裝的方法的另一實施例，所述方法包括：將管芯附接材料施加 到半導體管芯的第一主表面和所述半導體管芯的相對的第二主表面，所述半導體管芯進一 步具有：與所述第一主表面和第二主表面垂直設置的邊緣、在所述第一主表面處的第一電 極以及在所述第二主表面處的第二電極；將具有所述管芯附接材料的所述半導體管芯插入 到第一端子與第二端子之間的間隙中；以及在將所述半導體管芯插入到第一端子與第二端 子之間的間隙中之後，經由施加到所述第一主表面的所述管芯附接材料將所述第一電極附 接到所述第一端子，並且經由施加到所述第二主表面的所述管芯附接材料將所述第二電極 附接到所述第二端子。
[0008] 在閱讀下面的詳細描述並且查看隨附的附圖時，本領域技術人員將認識到附加的 特徵和優點。

【專利附圖】

【附圖說明】
[0009] 圖中的部件並不一定成比例，相反重點被放在圖解本發明的原理。此外，圖中同樣 的標號指明對應的部分。在附圖中： 圖1圖解附接到襯底的小腳印半導體封裝的橫截面視圖； 圖2A和圖2B圖解圖1的封裝中所包括的半導體管芯的相對的主表面的立視圖； 圖3圖解根據另一實施例的小腳印半導體封裝的橫截面視圖； 圖4A至圖4C圖解在襯底上的不同組裝階段期間小腳印半導體封裝的橫截面視圖； 圖5A至圖5C圖解小腳印半導體封裝的不同實施例的橫截面視圖； 圖6A至圖6C圖解在插入到襯底上的插槽期間小腳印半導體封裝的兩個相對的橫截面 視圖（圖6A和圖6B)以及一個對應的立視圖（圖6C); 圖7A至圖7C圖解根據兩個不同實施例的小腳印半導體封裝的底部立視圖（圖7A)和 頂部立視圖（圖7B和圖7C); 圖8A和圖8B圖解根據又一實施例的小腳印半導體封裝的橫截面視圖； 圖9A和圖9B圖解在封裝的一個或更多個端子上具有致冷結構的小腳印半導體封裝的 不同側面立視圖； 圖10A和圖10B圖解在封裝的一個或更多個端子上具有翅片型致冷結構的小腳印半導 體封裝的不同側面立視圖； 圖11包括圖11A至圖11E，圖解製造小腳印半導體封裝的方法的實施例； 圖12包括圖12A至圖12C，圖解製造小腳印半導體封裝的方法的另一實施例。

【具體實施方式】
[0010] 在此所描述的實施例提供一種半導體封裝，用於安裝到PCB或其它類型的襯底， 從而所述封裝中所包括的半導體管芯在其邊緣面對襯底而不是所述管芯的任一主表面面 對襯底的情況下被安裝。這樣的配置獲得在管芯的兩個主表面處的小封裝腳印和更大的熱 量耗散。接下來所描述的各個實施例有關於半導體封裝自身、包括這樣的封裝的半導體組 裝以及製造所述封裝的方法。封裝中所包括的半導體管芯可以是任意類型的半導體管芯， 諸如IGBT (絕緣柵雙極電晶體）管芯、功率M0SFET (金屬氧化物半導體場效應電晶體）管 芯、JFET (結型場效應電晶體）管芯、GaN管芯、SiC管芯、晶閘管管芯、功率二極體管芯、功 率集成電路等。半導體管芯典型地具有從在管芯的一個主表面處的電極中的一個到在管芯 的相對的主表面處的另一電極的電流流動路徑。該半導體封裝可以用於安裝在相同或不同 襯底上的其它半導體封裝和部件，以形成任意類型的想要的電路(諸如半橋、全橋或三相電 路等)。
[0011] 圖1圖解安裝、焊接或以其它方式附接到諸如PCB或層疊物的襯底102、具有頂部 金屬化表面和底部金屬化表面的陶瓷材料、引線框的引線等的半導體封裝100的橫截面視 圖。半導體封裝100包括例如在此於先前描述的種類的半導體管芯104。管芯104具有相 對的第一主表面106和第二主表面108、與第一主表面106和第二主表面108垂直設置的邊 緣110、在第一主表面106處的至少一個電極112、114以及在第二主表面108處的至少一 個第二電極116。在二極體管芯的情況下，陽極電極114設置在管芯104的一個主表面106 處，並且陰極電極116設置在相對的主表面108處。在功率電晶體管芯104的情況下，柵極 電極112和源極(發射極）電極114設置在管芯104的第一主表面106處，並且漏極(集電 極）電極116設置在相對的主表面108處。管芯104的邊緣110沒有電極。
[0012] 圖2A示出管芯104的第一主表面106,其面對在封裝100的該側面處的一個或更 多個對應端子118,並且圖2B示出管芯的第二(相對）主表面108,其面對在封裝100的相 對側面處的一個或更多個對應端子120。圖2A所示的主管芯表面106包括電晶體管芯104 的柵極電極112和源極電極114。圖2B所示的相對的管芯表面108包括電晶體管芯104的 漏極電極116。封裝100包括根據該實施例的三個端子118、120 :在管芯104的第一主表面 106處的兩個端子118,用於接觸柵極電極112和源極電極114 ;在第二(相對）主表面108 處的一個端子120,用於接觸漏極電極116。當然，取決於用於如上面描述的管芯的管芯類 型和電極配置，其它端子配置是可能的。柵極端子隱藏在源極端子118之後，因此在圖1中 不可見。
[0013] 電極112、114、116可以是金屬焊盤或典型地設置在半導體管芯104的表面106、 108上的其它類型的結構，用於使得對於管芯104電接觸。封裝端子118U20可以是金屬 夾或典型地用於接觸管芯104的電極112、114、116的其它類型的結構。如圖1所示，封裝 端子118U20可以是L形的，具有基底區域118' /120'以及從相應的基底區域118' /120' 垂直延伸的延伸區域118''/120''。每個端子118、120的基底區域118V120'連接到襯底 102的對應導電區域122、124,例如PCB的跡線（trace)、陶瓷材料上的圖案化的金屬化部、 引線框的引線等。
[0014] 管芯104的電極112、114、116經由管芯附接材料126、128、130(諸如焊料膏)焊接 到或以其它方式附接到對應端子118、120,以形成封裝100。半導體封裝100然後被安裝、 焊接或以其它方式附接到襯底102,以形成如圖1所示的半導體組裝。封裝100中所包括的 半導體管芯104的邊緣110面對襯底102,並且封裝100的端子118、120連接到襯底102的 導電區域122U24中的不同區域。以此方式，歸因於邊緣向下安裝配置，因此封裝100具有 非常小的腳印。此外，用於封裝100的主熱量耗散路徑不通過襯底102,而是通過封裝100 的兩個側面上的端子118、120,如圖1所示的箭頭所指示的那樣。半導體組裝可以包括相 同或不同的半導體封裝的附加封裝以及安裝到襯底的其它有源和/或無源部件(諸如電感 器、電容器、變壓器、電源等)，以形成電路。
[0015] 圖3圖解在進行襯底附接之前的半導體封裝100的另一實施例的橫截面視圖。圖 3所圖解的實施例與圖1所圖解的實施例相似，然而，封裝100的端子118、120不是L形的。 替代地，封裝端子118U20在每個端子118U20的整個長度（L)上具有均勻的橫截面面積 (A)。
[0016] 圖4A至圖4C示出在包括模製和對封裝102進行附接的後續處理期間圖3的半導 體封裝100的橫截面視圖。在圖4A中，模製化合物132 (諸如矽樹脂、環氧樹脂等）包圍或 包封半導體管芯104和端子118U20的至少一部分，從而每個端子118U20的平行於並且 背對半導體管芯104的外部或外側面134保持為至少部分未被模製化合物132覆蓋。通過 讓每個端子118、120的外部或外側面134至少部分地未被模製化合物132覆蓋，來增加封 裝100進行的熱量耗散。
[0017] 進一步根據該實施例，由模製化合物132形成突起136。突起136設置在端子118、 120之間，並且在半導體封裝100的同一側面處比端子118、120向外延伸得更遠。另外根據 該實施例，半導體管芯104被包圍在由模製化合物132和端子118U20形成的空氣腔138 內。替換地，模製化合物132可以填充端子118U20與管芯104之間的所有開放間隙，從而 管芯104完全被模製化合物132包住(覆蓋)。在任一情況下，每個端子118U20的平行於 並且背對半導體管芯104的外部或外側面134保持為至少部分未被模製化合物132覆蓋。
[0018] 圖4B示出被設計為容納具有由模製化合物132形成的突起136的半導體封裝100 的襯底102的橫截面視圖。根據該實施例，襯底102具有用於容納突起136的凹槽140。此 夕卜，襯底102的隨後要連接到封裝100的端子118U20的導電區域122U24設置在襯底102 的頂表面142上。
[0019] 圖4C示出在如由圖4C中用橢圓標記的"按壓配合連接"指示那樣以按壓配合型 連接將封裝100的突起136插入到並容納於形成在襯底102中的凹槽140之後的得到的組 裝的橫截面視圖。每個端子118U20的至少部分地未被覆蓋的外部或外側面134例如經由 彈性或彈簧作用力抵靠襯底102的與襯底102的頂表面142垂直的對應導電區域122、124 的側面123、125而被按壓，如圖4C中用橢圓標記的"靠緊連接"所指示的那樣。封裝100的 端子118、120可以被焊接到襯底102的對應導電區域122、124,以獲得封裝100與襯底102 之間的更持久的連接。
[0020] 圖5A至圖5C示出在進行模製之前半導體封裝100的又一附加實施例的橫截面視 圖。在圖5A中，半導體管芯104的邊緣110在端子118、120的要被安裝到襯底的端部119、 121處與端子118U20齊平。在圖5B中，半導體管芯104的部分在端子118U20的要被安 裝到襯底的側面119U21處比端子118U20向外延伸得更遠。根據該實施例，半導體管芯 104的比端子118、120向外延伸得更遠的部分形成突起105,突起105被設計為由形成在襯 底中的凹槽(例如，諸如圖4B所示的凹槽140)容納。在圖5C中，半導體管芯104的邊緣 110既不像圖5A所示那樣與端子118、120的任一端部齊平，管芯邊緣110也不像圖5B所示 那樣延伸超過端子118U20的任一端部。
[0021] 圖6A和圖6B示出半導體封裝100的垂直側面101、103的立視圖。在該實施例中， 半導體管芯104是功率電晶體管芯，並且封裝100包括：在封裝100的一個垂直側面101處 的柵極端子200和源極(或發射極)端子204,用於連接到管芯104的對應柵極電極112和源 極(或發射極）電極114 ;以及在封裝100的相對的垂直側面103處的漏極(或集電極）端子 204,用於連接到管芯104的漏極(或集電極）電極116。管芯104在圖6A和圖6B中被模製 化合物132覆蓋，因此不可見。源極(發射極）端子202和漏極(集電極）端子204的位置可 以轉換。圖6A示出具有柵極端子200和源極(或發射極)端子202的封裝100的側面101， 圖6B示出具有漏極(或集電極)端子204的封裝100的相對側面103。根據該實施例，封裝 100的每個垂直側面101、103的邊緣被模製化合物132覆蓋，而每個端子200、202、204的平 行於並且背對半導體管芯104的外部或外側面134保持為至少部分未被模製化合物132覆 蓋。
[0022] 進一步根據該實施例，封裝端子200、202、204中的每一個具有在每個端子200、 202、204的至少部分地未被覆蓋的側面134的一個端部處所設置的一個或更多個接觸焊盤 206。接觸焊盤206被設計為接觸在半導體封裝100要插入到的襯底的表面上所設置的插 槽210中所包括的對應接觸焊盤208。圖6A和圖6B還示出插槽210的對應側面的橫截面 視圖。插槽210具有基底212和帶有用於容納封裝100的相對內部側面211、213的開放區 域214。插槽210的每個內部側面211、213具有接觸焊盤208,接觸焊盤208被設計為使得 在把封裝100插入在插槽210中之時與靠緊插槽210的該側面211、213的(多個)封裝端子 200/202/204的對應焊盤206接觸。圖6A和圖6B中的面向下的箭頭指示封裝插入方向。 圖6C示出在插入到襯底的插槽210之後具有柵極端子200和源極(或發射極）端子202的 封裝100的側面101的立視圖。為了易於圖解而未在圖6A至圖6C中示出襯底，但是可以 是任意類型的在此於先前描述的襯底。
[0023] 圖7A示出根據實施例的半導體封裝100的底部平面視圖。端子200、202、204保 持為在封裝100的底部側面（即封裝100的要附接到襯底的側面)處未被模製化合物132覆 蓋。
[0024] 圖7B示出根據實施例的半導體封裝100的頂部平面視圖。根據該實施例，端子 200、202、204還保持為在封裝100的頂部側面（即封裝100的背對襯底的側面)處未被模製 化合物132覆蓋。
[0025] 圖7C示出根據替換的實施例的半導體封裝100的頂部平面視圖，其中，端子200、 202、204在封裝100的頂部側面處被模製化合物132覆蓋。在每種情況下，每個端子200、 202、204的平行於並且背對半導體管芯104的外部或外側面134保持為至少部分未被模製 化合物132覆蓋。根據該實施例，半導體封裝100可以被表面安裝在襯底上。
[0026] 圖8A和圖8B示出根據另一實施例的在進行模製之前（圖8A)和在進行模製之後 (圖8B)的半導體封裝100的橫截面視圖。根據該實施例，每個端子118U20具有帶有凹槽 300的第一端部119、121和帶有凹槽300的相對的第二端部301、303。模製化合物132在 模製處理之後在端子118、120的兩個端部119/121、301、303處填充凹槽300,如圖8B所示。
[0027] 圖9A和圖9B示出根據再一實施例的半導體封裝100的視圖。圖9A示出在封裝 端子118、120的橫向側面處看去的封裝100的第一側面立視圖，圖9B示出在端子118、120 的主側面處看去的封裝100的第二側面立視圖。為了易於圖解，圖9A和圖9B未示出模製 化合物132。根據該實施例，致冷結構400被圖案化到端子118、120中的一個或更多個的 平行於並且背對半導體管芯104的外部或外側面134。致冷結構400增加端子118/120的 露出的表面面積，改進了封裝100的熱量耗散特性。在銅端子118、120的情況下，致冷結構 400可以被刻蝕到端子118、120的至少部分未被覆蓋的側面134,以包括帶有這樣的結構的 預成型或後成型引線框或夾。在鋁端子118U20的情況下，可以通過模壓（extrusion)形 成致冷結構400。在一個實施例中，致冷結構400是圖案化到端子118、120中的一個或更多 個的平行於並且背對半導體管芯104的外部或外側面134的翅片型結構。翅片可以具有任 何類型的形狀(例如矩形、三角形等)。可以替代地使用其它致冷結構形狀，諸如柱形或針形 致冷結構。
[0028] 圖10A和圖10B示出根據不同實施例的具有翅片型致冷結構400的封裝端子 118/120中的一個的立視圖。在圖10A的實施例中，翅片型致冷結構400沿著端子118/120 的平行於並且背對半導體管芯104的外部或外側面134的長度（L)延伸。在圖10B的實施 例中，翅片型致冷結構400沿著端子118/120的平行於並且背對半導體管芯104的外部或 外側面134的寬度（W)延伸。在兩種情況下空氣都穿過翅片流動，使得封裝100能夠耗散 更多熱量。
[0029] 圖11圖解製造在此所描述的半導體封裝100的方法的實施例。提供半導體管芯 104和用於對管芯100的連接的端子118、120 (圖11A)。管芯104具有相對的第一主表面 106和第二主表面108、垂直於主表面106、108設置的邊緣110、在第一主表面106處的一個 或更多個電極以及在第二主表面108處的一個或更多個電極。管芯電極在圖11中不可見。
[0030] 繼續於該製造方法，管芯附接材料126、128 (諸如焊料膏)被施加到管芯104的(多 個）對應電極上的第一主表面106 (圖11B)。然後旋轉管芯104,從而管芯104的第一主表 面106面對要被連接到第一主表面106的每個端子118(圖11C)。在焊料膏的情況下，例如 通過使管芯附接材料126、128回流，從而面對管芯104的第一主表面106的每個端子118經 由施加到第一主表面106的管芯附接材料126U28附接到對應電極（圖11C)。管芯附接材 料130 (諸如焊料膏）被施加到管芯104的(多個）對應電極上的第二主表面108 (圖11D)， 並且管芯104與先前所附接的（多個）端子118旋轉，從而管芯104的第二主表面108面對 要被連接到第二主表面108的每個端子120 (圖11E)。在焊料膏的情況下，例如通過使管 芯附接材料108回流，從而面對管芯104的第二主表面108的每個端子120然後經由施加 到第二主表面108的管芯附接材料130附接到對應電極（圖11E)。該製造方法可以進一步 包括：利用模製化合物132來包圍半導體管芯104和端子118、120的至少一部分，從而端子 118U20中的每一個具有平行於並且背對半導體管芯104的側面134,該側面134保持為至 少部分未由模製化合物132覆蓋。該製造方法可以進一步包括：從模製化合物132形成突 起136,該突起136被設置在端子118U20之間，並且在半導體封裝100的同一側面處比端 子118、120向外延伸得更遠。
[0031] 圖12圖解製造在此所描述的半導體封裝100的方法的另一實施例。提供半導體 管芯104和用於對管芯104的連接的端子118、120 (圖12A)。管芯104具有相對的第一主 表面106和第二主表面108、垂直於主表面106、108設置的邊緣110、在第一主表面106處 的一個或更多個電極112、114以及在第二主表面108處的一個或更多個電極。管芯電極在 圖12中不可見。
[0032] 繼續於該製造方法，管芯附接材料126、128、130 (諸如焊料膏）被施加到管芯104 的電極上的兩個主表面106、108(圖12B)。在兩個表面106、108上具有管芯附接材料1126、 128U30的半導體管芯104然後插入到端子118、120之間的間隙，如圖12B中的面向下箭 頭所指示的那樣。在管芯104的第一主表面106處的（多個）電極經由施加到第一主表面 的管芯附接材料126、128附接到鄰近第一主表面106的（多個）對應端子118,並且在管芯 104的第二主表面108處的（多個）電極經由施加到第二主表面108的管芯附接材料130附 接到鄰近第二主表面108的（多個）對應端子120 (圖12C)。該製造方法可以進一步包括： 利用模製化合物132來包圍半導體管芯104和端子118、120的至少一部分，從而端子118、 120中的每一個具有平行於並且背對管芯104的側面134,該側面134保持為至少部分未由 模製化合物132覆蓋。該製造方法可以進一步包括：從模製化合物132形成突起136,該突 起136被設置在端子118U20之間，並且在半導體封裝100的同一側面處比端子118U20 向外延伸得更遠。
[0033] 為了便於描述而使用了與空間有關的術語(諸如"在……之下"、"以下"、"下部"、 "在……上方"和"上部"等）以解釋一個元件相對於第二元件的定位。這些術語意圖涵蓋器 件的除了與圖中所描繪的那些不同的定向之外的不同定向。進一步地，諸如"第一"和"第 二"等的術語也用於描述各個元件、區域、部分等，並且也並非意圖進行限制。同樣的術語貫 穿於描述指代同樣的元件。
[0034] 如在此使用的那樣，術語"具有"、"包含"、"包括"和"含有"等是指示所聲明的要 素或特徵的存在性的開放式術語，而非排除附加的要素或特徵。數量詞"一個"、"某個"以 及代詞"這個"意圖包括複數以及單數，除非上下文另外地清楚指示。
[0035] 應謹記在上面的變形和應用的範圍的情況下，應當理解本發明既不由前面的描述 限制，也不由隨附的附圖限制。替代地，本發明僅由下面的權利要求及其法律等同物來限 制。
【權利要求】
1. 一種半導體封裝，包括： 半導體管芯，具有相對的第一主表面和第二主表面、與所述第一主表面和所述第二主 表面垂直設置的邊緣、在所述第一主表面處的第一電極以及在所述第二主表面處的第二電 極； 第一端子，附接到所述第一電極； 第二端子，附接到所述第二電極； 模製化合物，包圍所述半導體管芯以及所述第一端子和所述第二端子的至少一部分， 從而所述第一端子和所述第二端子中的每一個具有平行於並且背對所述半導體管芯的側 面，該側面保持為至少部分未被所述模製化合物覆蓋；以及 突起，從所述模製化合物形成，或者從所述模製化合物突出出來，所述突起被設置在所 述第一端子與所述第二端子之間，並且在所述半導體封裝的同一側面處比所述第一端子和 所述第二端子向外延伸得更遠。
2. 如權利要求1所述的半導體封裝，其中，所述突起包括所述半導體管芯的一部分，從 而所述半導體管芯在所述半導體封裝的同一側面處比所述第一端子和所述第二端子向外 延伸得更遠。
3. 如權利要求1所述的半導體封裝，其中，所述半導體管芯是功率電晶體管芯，所述第 一電極是所述功率電晶體管芯的源極電極，所述第二電極是所述功率電晶體管芯的漏極電 極，並且所述功率電晶體管芯進一步在管芯的與所述源極電極或所述漏極電極相同的表面 處具有柵極電極，所述半導體封裝進一步包括： 第三端子，附接到所述柵極電極， 其中，所述模製化合物包圍所述第三端子的至少一部分，從而所述第三端子具有平行 於並且背對所述半導體管芯的側面，該側面保持為至少部分未被所述模製化合物覆蓋，並 且所述突起在所述半導體封裝的與所述第一端子和所述第二端子相同的側面處比所述第 三端子向外延伸得更遠。
4. 如權利要求1所述的半導體封裝，其中，所述半導體管芯被包圍在由所述模製化合 物和端子形成的空氣腔內。
5. 如權利要求1所述的半導體封裝，進一步包括：致冷結構，被圖案化到所述第一端 子和所述第二端子中的至少一個的至少部分未被覆蓋的側面，以用於增加該側面的表面面 積。
6. 如權利要求1所述的半導體封裝，其中，所述第一端子和所述第二端子中的每一個 具有在相應端子的至少部分未被覆蓋的側面的端部處所設置的一個或更多個接觸焊盤。
7. 如權利要求1所述的半導體封裝，其中，所述第一端子和所述第二端子在每個端子 的整個長度上具有均勻的橫截面面積。
8. 如權利要求1所述的半導體封裝，其中，所述半導體管芯的邊緣在所述第一端子和 所述第二端子的一個端部處與端子齊平。
9. 如權利要求1所述的半導體封裝，其中，所述第一端子和所述第二端子的每一個具 有被所述模製化合物覆蓋的第一端部以及至少部分未被所述模製化合物覆蓋的相對的第 二端部。
10. 如權利要求1所述的半導體封裝，其中，所述第一端子和所述第二端子的每一個具 有帶有凹槽的第一端部以及帶有凹槽的相對的第二端部，並且其中，所述模製化合物填充 在端子的所述第一端部處的凹槽和在端子的所述第二端部處的凹槽。
11. 一種半導體封裝，包括： 半導體管芯，具有相對的第一主表面和第二主表面、與所述第一主表面和所述第二主 表面垂直設置的邊緣、在所述第一主表面處的第一電極以及在所述第二主表面處的第二電 極； 第一端子，附接到所述第一電極； 第二端子，附接到所述第二電極； 模製化合物，包圍所述半導體管芯以及所述第一端子和所述第二端子的至少一部分， 從而所述第一端子和所述第二端子中的每一個具有平行於並且背對所述半導體管芯的側 面，該側面保持為至少部分未被所述模製化合物覆蓋；以及 致冷結構，被圖案化到所述第一端子和所述第二端子中的至少一個的至少部分未被覆 蓋的側面，以用於增加該側面的表面面積。
12. 如權利要求11所述的半導體封裝，其中，所述致冷結構包括被圖案化到所述第一 端子和所述第二端子中的至少一個的至少部分未被覆蓋的側面的翅片型結構。
13. 如權利要求12所述的半導體封裝，其中，所述翅片型結構沿著具有所述致冷結構 的至少部分未被覆蓋的側面的寬度延伸。
14. 如權利要求11所述的半導體封裝，進一步包括：突起，從所述模製化合物形成，或 者從所述模製化合物突出出來，所述突起被設置在所述第一端子與所述第二端子之間，並 且在所述半導體封裝的同一側面處比所述第一端子和所述第二端子向外延伸得更遠。
15. -種半導體組裝，包括： 襯底，具有導電區域；以及 半導體封裝，包括： 半導體管芯，具有相對的第一主表面和第二主表面、與所述第一主表面和所述第二主 表面垂直設置的邊緣、在所述第一主表面處的第一電極以及在所述第二主表面處的第二電 極； 第一端子，附接到所述第一電極； 第二端子，附接到所述第二電極；以及 模製化合物，包圍所述半導體管芯以及所述第一端子和所述第二端子的至少一部分， 從而所述第一端子和所述第二端子中的每一個具有平行於並且背對所述半導體管芯的側 面，該側面保持為至少部分未被所述模製化合物覆蓋， 其中，所述半導體封裝的所述第一端子和所述第二端子連接到所述襯底的所述導電區 域中的不同區域。
16. 如權利要求15所述的半導體組裝，其中，所述半導體封裝進一步包括：突起，從所 述模製化合物形成，或者從所述模製化合物突出出來，所述突起被設置在所述第一端子與 所述第二端子之間，並且比所述第一端子和所述第二端子朝向所述襯底向外延伸得更遠， 其中，所述突起由所述襯底中的凹槽容納。
17. 如權利要求16所述的半導體組裝，其中，所述半導體封裝的所述第一端子和所述 第二端子在每個端子的整個長度上具有均勻的橫截面面積，其中，所述襯底的連接到所述 第一端子和所述第二端子的所述導電區域設置在所述襯底的表面上，並且其中，每個端子 的至少部分未被覆蓋的側面抵靠與所述襯底的表面垂直的對應的導電區域的側面而被按 壓。
18. 如權利要求16所述的半導體組裝，其中，所述突起包括所述半導體管芯的一部分， 從而所述半導體管芯比所述第一端子和所述第二端子向外延伸得更遠，並且由所述襯底中 的凹槽容納。
19. 如權利要求15所述的半導體組裝，其中，所述半導體管芯是功率電晶體管芯，所述 第一電極是所述功率電晶體管芯的源極電極，所述第二電極是所述功率電晶體管芯的漏極 電極，並且所述功率電晶體管芯進一步在管芯的與所述源極電極或所述漏極電極相同的表 面處具有柵極電極，所述半導體封裝進一步包括： 第三端子，附接到所述柵極電極，並且連接到所述襯底的所述導電區域之一， 其中，所述模製化合物包圍所述第三端子的至少一部分，從而所述第三端子具有平行 於並且背對所述半導體管芯的側面，該側面保持為至少部分未被所述模製化合物覆蓋，並 且突起比所述第三端子朝向所述襯底向外延伸得更遠。
20. 如權利要求15所述的半導體組裝，其中，所述半導體管芯被包圍在由所述模製化 合物和端子形成的空氣腔內。
21. 如權利要求15所述的半導體組裝，其中，所述第一端子和所述第二端子中的每一 個具有在相應端子的至少部分未被覆蓋的側面的端部處所設置的一個或更多個接觸焊盤， 其中，所述襯底的連接到所述第一端子和所述第二端子的所述導電區域的每一個包括具有 接觸焊盤的插槽，並且其中，端子中的每一個插入在對應的插槽中，從而端子的每個接觸焊 盤接觸插槽的接觸焊盤中的一個。
22. 如權利要求15所述的半導體組裝，其中，所述半導體管芯的邊緣在所述第一端子 和所述第二端子的鄰近所述襯底的端部處與端子齊平。
23. 如權利要求15所述的半導體組裝，其中，所述第一端子和所述第二端子的每一個 具有由所述模製化合物覆蓋的第一端部和至少部分未被所述模製化合物覆蓋的相對的第 二端部，端子的所述第一端部背對所述襯底，並且端子的所述第二端部面對所述襯底。
24. 如權利要求15所述的半導體組裝，其中，所述第一端子和所述第二端子的每一個 具有帶有凹槽的第一端部以及帶有凹槽的相對的第二端部，並且其中，所述模製化合物填 充在端子的所述第一端部處的凹槽和在端子的所述第二端部處的凹槽。
25. 如權利要求15所述的半導體組裝，進一步包括：致冷結構，被圖案化到所述第一端 子和所述第二端子中的至少一個的至少部分未被覆蓋的側面，以用於增加該側面的表面面 積。
26. 如權利要求25所述的半導體組裝，其中，所述致冷結構包括被圖案化到所述第一 端子和所述第二端子中的至少一個的至少部分未被覆蓋的側面的翅片型結構。
27. 如權利要求26所述的半導體組裝，其中，所述翅片型結構沿著具有所述致冷結構 的至少部分未被覆蓋的側面的寬度延伸。
28. -種製造半導體封裝的方法，所述方法包括： 將管芯附接材料施加到半導體管芯的第一主表面，所述半導體管芯還具有相對的第二 主表面、與所述第一主表面和所述第二主表面垂直設置的邊緣、在所述第一主表面處的第 一電極以及在所述第二主表面處的第二電極； 旋轉所述半導體管芯，從而所述半導體管芯的所述第一主表面面對第一端子； 經由施加到所述第一主表面的管芯附接材料將所述第一電極附接到所述第一端子； 將管芯附接材料施加到所述半導體管芯的所述第二主表面； 旋轉帶有所附接的所述第一端子的所述半導體管芯，從而所述半導體管芯的所述第二 主表面面對第二端子；以及 經由施加到所述第二主表面的管芯附接材料將所述第二電極附接到所述第二端子。
29. 如權利要求28所述的方法，進一步包括：利用模製化合物包圍所述半導體管芯以 及所述第一端子和所述第二端子的至少一部分，從而所述第一端子和所述第二端子中的每 一個具有平行於並且背對所述半導體管芯的側面，該側面保持為至少部分未被所述模製化 合物覆蓋。
30. 如權利要求29所述的方法，進一步包括：從所述模製化合物形成突起，所述突起被 設置在所述第一端子和所述第二端子之間，並且在所述半導體封裝的同一側面處比所述第 一端子和所述第二端子向外延伸得更遠。
31. -種製造半導體封裝的方法，所述方法包括： 將管芯附接材料施加到半導體管芯的第一主表面和所述半導體管芯的相對的第二主 表面，所述半導體管芯進一步具有：與所述第一主表面和所述第二主表面垂直設置的邊緣、 在所述第一主表面處的第一電極以及在所述第二主表面處的第二電極； 將帶有管芯附接材料的所述半導體管芯插入到第一端子與第二端子之間的間隙中；以 及 在所述半導體管芯插入到所述第一端子和所述第二端子之間的間隙中之後，經由施加 到所述第一主表面的管芯附接材料將所述第一電極附接到所述第一端子，並且經由施加到 所述第二主表面的管芯附接材料將所述第二電極附接到所述第二端子。
32. 如權利要求31所述的方法，進一步包括：利用模製化合物包圍所述半導體管芯以 及所述第一端子和所述第二端子的至少一部分，從而所述第一端子和所述第二端子中的每 一個具有平行於並且背對所述半導體管芯的側面，該側面保持為至少部分未被所述模製化 合物覆蓋。
33. 如權利要求32所述的方法，進一步包括：從所述模製化合物形成突起，所述突起被 設置在所述第一端子和所述第二端子之間，並且在所述半導體封裝的同一側面處比所述第 一端子和所述第二端子向外延伸得更遠。
【文檔編號】H01L23/48GK104218007SQ201410236577
【公開日】2014年12月17日 申請日期:2014年5月30日 優先權日:2013年5月30日
【發明者】龍登超, 陳天山 申請人:英飛凌科技股份有限公司