氧化矽層的選擇性移除的製作方法

2023-04-26 13:28:46 2

專利名稱：氧化矽層的選擇性移除的製作方法
技術領域：
本發明涉及一種半導體器件的製造方法。尤其是，本發明涉及互補型金屬
氧化物半導體(CMOS)技術。
背景技術：
在現代的CMOS技術中，有利用全矽化(FUSI, fblly silicided)柵極的趨 勢。在這種器件中希望具有N溝道金屬氧化物半導體(MOS)電晶體上的特定 柵極矽化物和P溝道MOS電晶體上的不同柵極矽化物。矽化物可以是不同金 屬的矽化物或具有不同化學計量特性的相同金屬的矽化物。這種不同的化學計 量特性例如由矽層與不同厚度的金屬層的反應引起。通常，形成不同類型的柵 極需要專用的掩模步驟，以使NMOS器件的柵電極的矽化物的形成與PMOS 器件的柵電極的矽化物的形成分開。
圖1A至1E示意性地示出了形成具有柵極的半導體器件的已知方法，其上 部包括不同的矽化物類型，如在美國申請US2005/0156208 (該文獻沒有公開 FUSI柵極)中所描述的。在這些圖中，左側對應於P溝道MOS 100，右側對 應於N溝道MOS102, 二者製造成到達中間。PMOS 100包括多晶矽柵極104、 間隔物106、 108和柵極電介質110。 NMOS 102包括多晶矽柵極114、間隔物 116、 118和柵極電介質120。源/漏區122、 124形成在PMOS柵極結構的兩側， 源/漏區126、 128形成在NMOS柵極結構的兩側。
如圖1A所示，PMOS電晶體100覆蓋有硬掩模130，例如氧化矽層，其是 由光刻步驟中沉積的Si02層產生的。
圖1B示出了下一步驟，第一金屬層142、 144分別沉積在PMOS 100和 NMOS102上方，金屬層包括相同的金屬。然後實施退火步驟以便分別在源/漏區126、 128中形成金屬矽化物區域146、 148以及在NMOS 102的柵極114的 區域150中形成金屬矽化物，而沒有在被硬掩模130保護的PMOS 100的那些
部分中形成。
如圖1C所示，然後利用金屬蝕刻，從PMOS 100和NMOS 102移除未反 應的金屬，並且還利用蝕刻工藝例如溼法蝕刻或幹法蝕刻，從PMOS IOO移除 硬掩模130。
接下來，如圖1D所示，在PMOS IOO和NMOS 102的上方分別沉積第二 金屬層152、 154，金屬層包括不同於用於層142、 144的第一金屬的金屬。再 次實施退火步驟，以便分別在源/漏區122、124中形成金屬矽化物區域156、 158, 以及在PMOS 100的區域160中形成金屬矽化物。
如圖1E所示，在利用金屬蝕刻移除未反應的金屬之後，PMOS電晶體100 形成了第一金屬矽化物的源/漏區156、 158和柵極區域160，並且NMOS晶體 管102形成了第二金屬矽化物的源/漏區146、 148和柵極區域150。
根據圖1A進行以上描述的形成硬掩模130的步驟需要專用的光刻步驟， 其缺點是，需要額外時間和增加與該工藝有關的成本。
美國專利6204103 (IBM)涉及具有用於PMOS和NMOS電晶體的不同矽 化物柵極的CMOS電路。
美國專利申請2005/0164433涉及製備CMOS電晶體的方法。

發明內容
本發明的一個目的在於處理上述的缺點。
根據本發明的第一方面，提供了一種製備包括不同矽化物層的器件的方法。 該方法包括如下步驟在該器件的第一區域內形成第一氧化矽層，在該器件的 第二區域內形成第二氧化矽層，將第一類型的摻雜離子注入到第一區域中，將 第二類型的摻雜離子注入到第二區域中，以及蝕刻第一和第二區域一預定的持 續時間以便移除第一氧化矽層並保留第二氧化矽層的至少一部分。
根據本發明的一實施例，第一類型的摻雜離子比第二類型的摻雜離子重。第一摻雜離子可選地或另外可注入比第二摻雜離子大的量，和/或以大的能量注 入。
根據另一實施例，第一氧化矽層是由高溫沉積形成的高熱氧化物。
根據本發明的一些實施例，該器件是CMOS器件，且第一氧化矽層形成在 第一MOS電晶體的多晶矽柵電極上方；以及第二氧化矽層形成在第二MOS晶 體管的多晶矽柵電極上方。
根據本發明的另一實施例，第一類型的摻雜離子注入到第一區域中的步驟 還形成第一 MOS電晶體的源區和漏區，以及第二類型的摻雜離子注入到第二 區域中的步驟還形成第二MOS電晶體的源區和漏區。
根據本發明的另一實施例，該方法進一步包括以下步驟在第一和第二區 域上方沉積第一金屬層，執行第一退火步驟以在第一 MOS電晶體中形成第一 矽化物的第一矽化物柵電極和第一矽化物的矽化物源區和漏區，蝕刻第一和第 二區域以便移除第二氧化矽層的至少一部分，在第一和第二區域上方沉積第二 金屬層，以及執行第二退火步驟以在第二 MOS電晶體中形成第二矽化物的第 二矽化物柵電極。
根據本發明的一實施例，第一退火步驟還在第二 MOS電晶體中形成第一 矽化物的矽化物源區和漏區。
根據本發明的另一方面，提供了一種CMOS器件，包括N溝道MOS晶體 管和P溝道MOS電晶體，N溝道和P溝道MOS電晶體之一的柵電極以及N 溝道和P溝道MOS電晶體每個的源區和漏區由第一矽化物形成，且N溝道和 P溝道MOS電晶體中另一個的柵電極由第二矽化物形成。
根據本發明的另一方面，提供一種製備CMOS器件的方法，包括以下步驟 在形成在第一區域中的第一 MOS電晶體的柵電極的上方形成第一氧化矽層以 及在形成在第二區域中的第二 MOS電晶體的柵電極上方形成第二氧化矽層， 將第一類型的摻雜離子注入到第一區域中，將第二類型的摻雜離子注入到第二 區域中，蝕刻第一和第二區域一預定的持續時間以便移除第一氧化矽層並保留 第二氧化矽層的至少一部分，在第一和第二區域上方沉積第一金屬層，使第一和第二區域退火以便在第一MOS器件的柵電極中以及第一和第二MOS電晶體
的源區和漏區中形成第一金屬矽化物，蝕刻第一和第二區域以便移除第二氧化 矽層的剩餘部分，在第一和第二區域上方沉積第二金屬層以及使第一和第二區
域退火以便在第二MOS電晶體的柵電極中形成第二金屬矽化物。


參考多個實例以及參考附圖，將在下面的描述中詳細地描述本發明的目的、 特徵和優點以及其它方面，其中
圖1A至1E為示出形成一對M0S電晶體的已知方法的步驟的示意截面和
圖2A至2J是示出根據本發明的實例形成一對互補MOS電晶體的方法中 的步驟的示意截面圖。
為了清楚起見，在全部圖中，圖中的相同元件用相同的附圖標記標註。此 外，如通常集成電路表示方法，各圖未按規定比例繪製。
具體實施例方式
圖2A至2J示出了製備一對CMOS電晶體部分的方法。電晶體左側是P溝 道MOS電晶體200,電晶體右側是N溝道MOS電晶體202，兩個電晶體形成 在共用矽襯底204的不同導電類型的部分上。淺溝槽隔離(STI)形式的隔離區 206,形成在兩個電晶體之間的襯底204中。
如圖2A所示，PMOS電晶體200包括柵極，該柵極包括形成在柵極氧化 物212上的初始多晶矽柵電極層210。在柵電極210上形成氧化矽層214。在柵 極的每一側形成合適的介質材料的間隔物216、 218。 NMOS電晶體202包括柵 極，該柵極包括形成在柵極氧化物222上的初始多晶矽柵電極層220。在柵電 極220上形成氧化矽層224。在柵極的每一側上形成適當介質材料的間隔物226、 228。在PMOS電晶體200的柵極的兩側上設置LDD源/漏區230、 232，以及 在NMOS電晶體202的柵極的兩側上設置LDD源/漏區234和236，在間隔物形成之前形成這些LDD區。
圖2B和2C分別示出了第一和第二源/漏離子注入步驟，其在該類型的 CMOS製備中是標準步驟。
如圖2B所示，在PMOS200的區域上方形成光刻膠材料238,防止離子注 入到該區域中。NMOS 202不受光刻膠保護，並接受第一類型的摻雜離子的離 子注入物240。 N溝道MOS電晶體202例如注入有砷原子。該注入的摻雜離子 會導致N類型源/漏區234、 236的1ST摻雜，產生高摻雜的源/漏區242、 244。 N^參雜離子還會滲入NMOS電晶體202的氧化矽層224中。
如圖2C所示，然後移除光刻膠238，並將光刻膠材料248塗敷到電晶體 202的區域，保護其不被離子注入。電晶體200接收第二類型摻雜離子的離子 注入物250。 P溝道電晶體200例如注入硼原子。該注入的摻雜離子會導致p 類型源/漏區230、 232的P+摻雜，產生高摻雜的源/漏區252、 254。 P+摻雜離子 還會滲入PMOS電晶體200的氧化矽層214。
如圖2D所示，然後移除光刻膠248,使PMOS電晶體200的氧化矽層214 注入B離子，NMOS電晶體202的氧化矽層224注入As離子。
在圖2E所示的下一步驟中，在該塊上執行溼法蝕刻，例如HF(氫氟酸， hydrofluoric acid )溼法蝕刻。當電晶體202的氧化矽層224注入了 As離子時， 其通過蝕刻工藝比注入B離子的電晶體200的氧化矽層214更快地移除了。選 擇溼法蝕刻的持續時間以便移除電晶體202的氧化矽層224，同時電晶體200 的氧化矽層214的至少一部分保留並且現在將該氧化矽層標記為214'。
圖2F示出了在電晶體200、 202的區域上方沉積鎳層256的下一步驟。
接下來，如圖2G所示，執行熱處理，例如退火工藝，以便鎳層256與NMOS 電晶體202的柵電極220的多晶矽反應，以形成延伸至氧化層222的矽化鎳柵 電極220'。同時該柵極是全矽化柵極，可以在該柵極內共存兩個狀態，例如在 柵極頂部的矽化物Ni2Si和在氧化物界面的柵極底部的NiSi。當該矽化物區域 決定該柵極的功函數時，全矽化的柵極應在氧化物界面提供所希望的矽化物相 位。在電晶體202的源區和漏區242和244中也會出現類似的反應，如分別由 區域258和260所示的。在電晶體200的源區和漏區252和254中也會出現該 反應，如分別由區域262和264所示的。控制該反應以便形成在電晶體202和 200的源區和漏區242、 244、 252、 254中的矽化鎳層的深度小於這些區域的深 度，由此使未反應的矽層與矽化鎳和襯底204隔開。由於部分保留的保護氧化 矽層214'，在PMOS電晶體200的柵極處沒有出現反應。
如圖2H所示，在利用適當的金屬蝕刻移除了殘留金屬之後，移除電晶體 200的氧化矽層214'。這是通過第二蝕刻工藝實現的，其還可以是HF溼法蝕刻。
接下來，參考圖21，然後在兩個電晶體的區域上方沉積鈦層266。
如圖2J所示，執行熱處理或退火工藝，並且鈦與電晶體200的柵電極210 的矽反應，形成了矽化鈦電極210'。該矽化鈦層延伸至氧化層212，但還可包 括用於矽化鎳柵極的如上所述矽化物的多個狀態。再次，可以利用適當的金屬 蝕刻移除殘留的鈦。
在沉積第一鎳層256之後在熱處理期間生成的矽化鎳是穩定的，因此在第 二熱處理期間在鈦層266和矽化鎳之間沒有出現反應。
如圖2J所示，CMOS器件會產生不同矽化物的柵極。電晶體202的柵電極 以及源區和漏區，以及電晶體200的柵電極以及源區和漏區，由第一矽化物形 成，在該實例中為矽化鎳。電晶體200的柵電極由第二矽化物形成，在該實例 中為矽化鈦。
根據本發明，提供一種選擇性地移除氧化矽層而不需要專用光刻步驟的方 法。這是通過利用用於形成該器件的有源源區和漏區的離子注入步驟實現的。 如以上描述的圖2B和2C所示的，可以改變離子的注入以調節氧化矽層214和 224的蝕刻選擇性。蝕刻工藝的效率，和因此蝕刻氧化矽層的速率感應於摻雜 該器件的原子的性質。
對於可以用於N"和P+離子注入的離子有比較大的選擇，允許氧化矽層的蝕 刻選擇性被控制。在以上描述的實例中，砷用於摻雜W有源區，硼用於P+有源 區，由此更快地蝕刻NMOS電晶體上方的氧化矽層，因此該層首先被移除。能夠使用許多可選摻雜材料，其將改變氧化矽層的蝕刻率。例如，如果NMOS的 W區域通過注入相對輕的原子磷形成，同時PMOS的P+區域通過注入包括硼原 子結合另外的原子例如氟的重分子形成，換句話說通過注入氟化硼(BF3)分子 形成，則能首先移除PMOS氧化矽層214。
此外，當以較高的能量注入會導致對氧化矽層的結構的更大損傷時，可以 通過增加執行離子注入的能量來增加用於特定氧化矽層的蝕刻工藝的蝕刻率。 離子注入的能級在一定程度上是由有源區中需要的注入深度確定的。然而，當 利用會導致對氧化層的較少損傷的較低能量的輕原子、或會導致更多損失的較 高能量的重原子時，可以實現相同的注入深度。同樣，離子注入的量越大，或 摻雜工藝的持續時間越長，導致對氧化層的損傷就越大，因此蝕刻工藝就越快。
在一些實施例中，以上描述的任一個或兩個注入步驟可包括中性原子例如 Si或Ge的注入以提供對氧化物掩模任一個的進一步的損傷且由此增強了蝕刻 工藝的選擇性。
如果氧化矽密集，例如如果通過高溫沉積或形成(高熱氧化物、或熱生長 氧化物)或通過退火處理形成，則氧化矽層上的摻雜離子的注入效應是更顯著 的。
對於本領域技術人員顯而易見的是，可以使用各種金屬形成金屬矽化物。 在通常的情形下，可以在第一金屬沉積步驟中沉積第一金屬A，在第一退火步 驟之後形成矽化物AxSiy，然後在第二金屬沉積步驟中沉積第二金屬B，在第二 退火步驟之後形成矽化物BvSiw，其中x、 y、 v和w是矽化物的化學計量特性， 其取決於金屬的類型和形成的方式。
同時以上描述的方法使用兩種不同的金屬形成不同的柵極矽化物，可選地 不同的矽化物結構可以通過改變沉積在電晶體200、 202上方的金屬層256和 266的厚度來實現。金屬層256和266可以是相同或不同的金屬。例如，可以 沉積第一鎳層256，得到用於電晶體200和202的NMOS柵極220'以及源區和 漏區的矽化物NiSi。層266可以是厚的鎳層，產生用於PMOS柵極210'的矽化 物Ni3Si。形成的矽化物結構也取決於退火步驟的溫度以及退火步驟的持續時間。
以上描述的方法涉及形成具有柵極由不同的矽化物形成的第一和第二晶體 管的CMOS器件，其中有源區還必須通過離子注入形成。對於本領域技術人員 顯而易見的是，本發明不限於該特定的應用。本發明可應用到其中需要選擇蝕
刻例如用於製造微機器、例如微-電-機械系統(MEMS)的所有的矽上技術。
同時本說明書已根據包括一對MOS電晶體的CMOS器件描述了本發明的 實施例，但實際上，本實施例製備的是包括大量電晶體的器件，且對於本領域 技術人員顯而易見的是，本發明可以應用到任一尺寸的器件的製備上。
由此描述的本發明的至少一個示例性實施例，各種改變、修改和改進對於 本領域技術人員是容易實現的。這種選擇、修改和改進指的是在本發明的範圍 內。因此，前述描述僅是實例且不是指限制性的。本發明僅由以下權利要求和 其等效變形中定義的那樣限制。
權利要求
1.一種製備器件的方法，包括以下步驟在所述器件的第一區域內形成第一氧化矽層(224)，在所述器件的第二區域內形成第二氧化矽層(214)；將第一類型的摻雜離子(240)注入到所述第一區域中；將第二類型的摻雜離子(250)注入到所述第二區域中；以及蝕刻所述第一和第二區域一預定的持續時間，以便移除所述的第一氧化矽層(224)，並保留所述第二氧化矽層(214)的至少一部分(214′)。
2. 如權利要求l所述的方法，其中所述第一類型的摻雜離子(240)比所 述第二類型的摻雜離子(250)重。
3. 如權利要求l所述的方法，其中注入到所述第一區域中的所述第一類型 的摻雜離子(240)的量大於注入到所述第二區域中的所述第二類型的摻雜離子(250)的量。
4. 如權利要求1所述的方法，其中所述第一類型的摻雜離子(240)注入 到所述第一區域中的能量大於所述第二類型的摻雜離子(250)注入到所述第二 區域中的能量。
5. 如權利要求1所述的方法，其中所述第一氧化矽層(224)是通過高溫 沉積形成的高熱氧化物。
6. 如權利要求l所述的方法，其中所述器件是CMOS器件，且所述第一 氧化矽層(224)形成在第一MOS電晶體(202)的多晶矽柵電極(220)上方， 所述第二氧化矽層(214 )形成在第二 MOS電晶體(200 )的多晶矽柵電極(210 ) 上方。
7. 如權利要求6所述的方法，其中第一類型的摻雜離子(240)注入到所 述第一區域中的所述步驟還形成所述第一 MOS電晶體(202)的源區和漏區(242、 244),第二類型的摻雜離子(250)注入到所述第二區域中的所述步驟 還形成所述第二MOS電晶體(200)的源區和漏區(252、 254)。
8. 如權利要求7所述的方法，進一步包括以下步驟 在所述第一和第二區域上方沉積第一金屬層(256);執行第一退火步驟以在所述第一MOS電晶體(202)中形成第一矽化物的 第一矽化物柵電極(220')和所述第一矽化物的矽化物源區和漏區(258、 260 );蝕刻所述第一和第二區域以便移除所述第二氧化矽層(214)的所述至少一 部分(214');在所述第一和第二區域上方沉積第二金屬層(266);以及 執行第二退火步驟以在所述第二MOS電晶體(200)中形成第二矽化物的 第二矽化物柵電極(210')。
9. 如權利要求8所述的方法，其中所述第一退火步驟還在所述第二MOS 電晶體(200)中形成所述第一矽化物的矽化物源區和漏區(262、 264)。
10. —種CMOS器件，包括N溝道MOS電晶體(202 )和P溝道MOS晶 體管(200)，所述N溝道和P溝道MOS電晶體之一的柵電極(220')和所述N 溝道和P溝道MOS電晶體每個的源區(258、 262)和漏區(260、 264)由第 一矽化物形成，且所述N溝道和P溝道MOS電晶體中另 一個的柵電極(210') 由第二矽化物形成。
全文摘要
本發明涉及一種製備器件的方法，包括在所述器件的第一區域內形成第一氧化矽層，在所述器件的第二區域內形成第二氧化矽層，將第一類型的摻雜離子注入到所述第一區域中，將第二類型的摻雜離子注入到所述第二區域中，以及蝕刻所述第一和第二區域一預定的持續時間以便移除所述的第一氧化矽層並保留所述第二氧化矽層的至少一部分。
文檔編號H01L21/311GK101305458SQ200680038911
公開日2008年11月12日 申請日期2006年10月17日 優先權日2005年10月18日
發明者亞歷山大·蒙多, 帕斯卡·貝松, 馬庫斯·慕勒 申請人:St微電子(克偌林斯2)Sas公司;意法半導體有限公司;恩智浦半導體