存儲器系統及其讀取回收方法

2023-04-26 16:56:46 1

存儲器系統及其讀取回收方法
【專利摘要】一種存儲器系統，包括：非易失性存儲器件，包括由每單元存儲n位數據的存儲塊形成的第一存儲區域和由每單元存儲m位數據的存儲塊形成的第二存儲區域，其中n和m是等於或大於1的不同的整數；和存儲器控制器，配置為控制所述非易失性存儲器件。所述存儲器控制器被配置為執行讀取操作，以及執行讀取回收操作，在所述讀取回收操作中，第二存儲區域的目標存儲塊的有效數據被傳送到第一存儲區域的一個或多個存儲塊，目標存儲塊在讀取操作期間被選擇。當目標存儲塊的所有有效數據都被傳送到第一存儲區域的一個或多個存儲塊時，所述讀取回收操作被處理為完成。
【專利說明】存儲器系統及其讀取回收方法
[0001]對相關申請的交叉引用
[0002]本申請要求於2012年10月5日在韓國知識產權局提交的韓國專利申請第10-2012-0110859號的優先權，其全部內容通過引用合併於此。
【技術領域】
[0003]這裡描述的發明構思涉及半導體存儲器件，更具體地，該發明構思涉及包括非易失性存儲器的存儲器系統和由該包括非易失性存儲器的存儲器系統執行的讀取回收(readreclaim)方法。
【背景技術】
[0004]半導體存儲器構成諸如範圍從衛星到消費類電子產品的基於計算機和微處理器的應用的數字邏輯系統設計的重要微電子組件。半導體存儲器的製造的進展有助於建立用於其他數字邏輯家族的性能標準，所述半導體存儲器的製造的進展包括通過縮放(scaling)以實現更高密度和更快操作速度的工藝提高和技術發展。
[0005]一類半導體存儲器是易失性隨機存取存儲器(RAM)。在易失性RAM器件中，通常通過諸如在靜態隨機存取存儲器(SRAM)中建立雙穩態觸發器的邏輯狀態或者通過諸如在動態隨機存取存儲器(DRAM)中充電電容器來存儲邏輯信息。在任一情況中，器件被認為是易失性的，因為如果施加到所述器件的電力供應中斷，存儲的數據就丟失。
[0006]另一類半導體存儲器是非易失性存儲器，即使電力供應中斷，其也保持存儲的數據。例子包括掩模只讀存儲器(MR0M)、可編程只讀存儲器(PR0M)、可擦除可編程只讀存儲器(EPROM)以及電可擦除可編程只讀存儲器(EEPR0M)。取決於使用的製造技術，在非易失性存儲器中存儲的數據可以是永久的或可重編程的。另外，非易失性存儲器可以用於計算機、航空電子設備、電信和消費類電子產業中的各種各樣的應用中的程序和微代碼存儲。在諸如非易失性SRAM (nvRAM)的器件中還會用到單片易失性和非易失性存儲器存儲模式的組合，以在需要快速、可編程的非易失性存儲器的系統中使用。另外，已發展了許多專用存儲器架構，其包含額外的邏輯電路以對於專用任務最優化它們的性能。
[0007]前面給出的非易失性存儲器的例子中，MROM、PROM和EPROM不能由對應的系統自身擦除然後寫入，因此普通用戶難以或不能更新存儲的內容。另一方面，EEPROM能夠在系統級被電擦除然後寫入。因此，EEPROM的應用已經擴展到需要連續更新的輔助存儲器和系統編程。其例子是廣泛採用的快閃記憶體。

【發明內容】

[0008]本發明構思的實施例的一個方面關注於提供一種存儲器系統，其包括:非易失性存儲器件，包括由每單元存儲η位數據的存儲塊形成的第一存儲區域和由每單元存儲m位數據的存儲塊形成的第二存儲區域，其中η和m是等於或大於I的不同的整數；和存儲器控制器，配置為控制所述非易失性存儲器件。所述存儲器控制器被配置為執行讀取操作，以及執行讀取回收操作，在所述讀取回收操作中，第二存儲區域的目標存儲塊的有效數據被傳送到第一存儲區域的一個或多個存儲塊，目標存儲塊在讀取操作期間被選擇。當目標存儲塊的所有有效數據都被傳送到第一存儲區域的一個或多個存儲塊時，所述讀取回收操作處理完成。
[0009]本發明構思的實施例的另一方面關注於提供一種存儲器控制器的讀取回收方法，所述存儲器控制器控制包括每單元存儲η位數據的第一存儲塊和每單元存儲m位數據的第二存儲塊的非易失性存儲器件，其中η和m是等於或大於I的不同的整數。所述方法包括:識別第二存儲塊中的存儲塊作為讀取回收操作的目標；和通過將識別為讀取回收操作的目標的存儲塊的有效數據傳送到第一存儲塊中的一個或多個存儲塊來執行所述讀取回收操作。其中當所有有效數據被傳送到第一存儲塊中的一個或多個存儲塊時，所述讀取回收操作處理完成。
[0010]本發明構思的實施例的又一方面關注於提供一種存儲器控制器的操作方法，所述存儲器控制器控制包括每單元存儲η位數據的第一存儲塊和每單元存儲m位數據的第二存儲塊的非易失性存儲器件，其中η和m是等於或大於I的不同的整數。所述方法包括:當從第二存儲塊讀取的數據的錯誤超過基準時，存儲指示第二存儲塊是讀取回收操作的目標存儲塊的隊列信息；根據主機的請求，基於隊列信息確定是否存在目標存儲塊。該方法還包括當確定存在目標存儲塊時，在第一存儲塊當中的一個或多個存儲塊中編程目標存儲塊的有效數據；以及在垃圾收集操作，在第二存儲塊當中的存儲塊中編程在所述第一存儲塊當中的一個或多個存儲塊中存儲的數據。當目標存儲塊的所有有效數據在第一存儲塊中的一個或多個存儲塊中被編程時，所述讀取回收操作處理完成。
【專利附圖】

【附圖說明】
[0011]參考附圖，以上和其他目的和特徵將從隨後的詳細描述而變得顯而易見，其中，除非另外指明，相同的參考數字貫穿各個附圖指示相同的部件。
[0012]圖1是示意性地圖示根據本發明構思的實施例的以重編程技術執行的編程操作的圖。
[0013]圖2是示意性地圖示根據本發明構思的實施例的存儲器系統的框圖。
[0014]圖3是示意性地圖示圖2中示出的存儲器控制器的示例的框圖。
[0015]圖4是示意性地圖示圖2中示出的非易失性存儲器件的示例的框圖。
[0016]圖5是示意性地圖示圖4中示出的存儲單元陣列的示例的框圖。
[0017]圖6A到6D是用於描述根據本發明構思的實施例的多位存儲器件的第一存儲區域和第二存儲區域的各種實現的圖。
[0018]圖7是圖示根據本發明構思的實施例的存儲器系統的讀取方法的流程圖。
[0019]圖8A和SB是根據本發明構思的實施例的讀取回收操作的框圖。
[0020]圖9是圖示其中經由讀取回收操作產生的SLC塊的數據存儲在TLC塊中的示例的圖。
[0021]圖10是圖示根據本發明構思的另一實施例的存儲器系統的讀取方法的流程圖。
[0022]圖11是圖示根據本發明構思的又一實施例的存儲器系統的讀取方法的流程圖。
[0023]圖12是示意性地圖示根據本發明構思的實施例的存儲器系統的讀取回收技術的框圖。
[0024]圖13是示意性地圖示根據本發明構思的實施例的計算系統的框圖。
[0025]圖14是示意性地圖示根據本發明構思的實施例的固態驅動器的框圖。
[0026]圖15是示意性地圖示包括多個圖14中示出的固態驅動器的存儲系統的框圖。
[0027]圖16是示意性地圖示包括圖14中示出的多個固態驅動器的存儲伺服器的框圖。
[0028]圖17是示意性地圖示根據本發明構思的實施例的moviNAND?設備的框圖。
[0029]圖18是示意性地圖示根據本發明構思的實施例的通信設備的框圖。
[0030]圖19是示意性地圖示應用根據本發明構思的實施例的數據存儲設備的系統的圖。
[0031]圖20是示意性地圖示根據本發明構思的實施例的存儲卡的框圖。
[0032]圖21是示意性地圖示根據本發明構思的實施例的數位照相機的框圖。
[0033]圖22是示意性地圖示應用圖21中的存儲卡的各種系統的圖。
【具體實施方式】
[0034]將參考附圖詳細描述實施例。然而，本發明構思可以按各種不同的形式來實施，而不應被解釋為僅限於例示的實施例。相反，提供這些實施例作為示例以使得本公開將是全面的和完整的，並將向本領域技術人員充分地傳達本發明構思的構思。因此，關於本發明構思的某些實施例，不描述已知的處理、元件和技術。除非另外指出，否則相同的參考數字貫穿附圖和文字描述指示相同的元件，並且因此將不重複描述。在附圖中，為了清楚起見，層與區域的尺寸和相對尺寸可能被放大。
[0035]將會理解，儘管術語「第一」、「第二」、「第三」等可以在此處用來描述各個元件、組件、區域、層和/或部分，但是這些元件、組件、區域、層和/或部分不應當被這些術語限制。這些術語僅用來將一個元件、組件、區域、層或部分與另一個區域、層或部分相區分。因此，下面討論的第一元件、組件、區域、層或部分可以被稱作第二元件、組件、區域、層或部分，而不會背離本發明構思的教導。
[0036]為了易於描述，這裡可以使用空間相對術語，諸如「在...之下」、「下面」、「下」、「之下」、「上面」、「上」等等，以描述如附圖中圖示的一個元件或特徵與另一個或多個元件或特徵的關係。將會理解，空間相對術語意圖涵蓋除了附圖中描述的方向之外的使用中或操作中的設備的不同的方向。例如，如果附圖中的設備被翻轉，則被描述為在其他元件或特徵「下面」或「下方」或「之下」的元件將在該其他元件或特徵「上面」。因此，示例性術語「下面」和「之下」可以涵蓋上面和下面兩個方向。設備可以另外地定向(旋轉90度或在其他方向)，並相應地解釋這裡使用的空間相對描述詞。此外，還將理解，當層被稱為在兩層「之間」時，其可以是兩層之間僅有的層，或也可以存在一個或多個居間層。
[0037]這裡使用的術語僅僅用於描述特定實施例的目的，而不意欲限制本發明構思。如這裡使用的，單數形式「一」意欲也包括複數形式，除非上下文另外地明確指示出。還將理解，當在該說明書中使用時，術語「包括」指明所聲明的特徵、整體、步驟、操作、元件和/或組件的存在，但是不排除存在或添加一個或多個其他特徵、整體、步驟、操作、元件、組件和/或它們的組。如這裡使用的，術語「和/或」包括相關聯的列出項中的任意一個以及一個或多個的所有組合。同樣，術語「示例性」意欲指示示例或例示。[0038]將理解，當元件或層被稱為「在…上」、「連接到」、「耦接到」或「相鄰於」另一個元件或層時，它可以直接在該另一個元件或層上、直接連接到、直接耦接到或緊鄰於其他元件或層，或可以存在居間的元件或層。相反，當元件被稱為直接在另一個元件或層上或「直接連接到」、「直接耦接到」或「緊鄰於」另一個元件或層時，不存在居間的元件或層。
[0039]除非另外限定，否則在此使用的所有術語(包括科學數據和技術術語)具有與本發明構思所屬領域的普通技術人員通常理解的相同含義。還將理解，諸如在通常使用的詞典中所限定的那些術語應當被解釋為具有與它們在相關領域和/或本說明書的上下文中的含義一致的含義，並且將不以理想化的或過度形式化的意義來解釋，除非在此明確地如此定義。
[0040]隨著在每個存儲單元中存儲的數據位的數量增加(或對應於每條字線的頁(或頁數據)的數量增加)，已經提出了各種編程技術。例如，片上緩衝編程方法可以應用於包括多位存儲器件的存儲器系統。通過使用片上緩衝編程方法可以減小在存儲器系統的存儲器控制器中包括的緩衝存儲器的尺寸。片上緩衝編程方法可以包括在多位存儲器件的第一存儲區域編程在存儲器控制器的緩衝存儲器臨時存儲的數據，以及在多位存儲器件的第二存儲區域編程在多位存儲器件的第一存儲區域存儲的數據。在多位存儲器件的第一存儲區域編程在緩衝存儲器臨時存儲的數據可以稱為緩衝編程操作，在多位存儲器件的第二存儲區域編程在多位存儲器件的第一存儲區域存儲的數據可以稱為主編程操作。也就是說，片上緩衝編程方法可以包括緩衝編程操作和主編程操作。多位存儲器件還可以包括除了第一存儲區域和第二存儲區域以外的其他存儲區域。
[0041]在示例實施例中，當與第一存儲區域的最小編程單位對應的數據聚集在存儲器控制器的緩衝存儲器處時，可以執行緩衝編程操作。當對應於第二存儲區域的最小編程單位的數據聚集在多位存儲器件的第一存儲區域時，或者當第一存儲區域的可用存儲空間不足時，可以執行主編程操作。此處，對應於第一存儲區域的最小編程單位的數據可以是一頁數據，對應於第二存儲區域的最小編程單位的數據可以是多頁數據。構成多頁的頁的數量可以根據每單元位數來決定。例如，在每單元位數為3 (即，在每個單元中存儲3位數據)的情況中，對應於第二存儲區域·的最小編程單位的數據可以是3頁數據。可以理解，第一存儲區域和第二存儲區域的最小編程單位不限於該公開。關於上面的描述，每當對應於第一存儲區域的最小編程單位的數據聚集在緩衝存儲器處時，可以在多位存儲器件的第一存儲區域編程緩衝存儲器的數據。因此，可以減小緩衝存儲器的尺寸。
[0042]在採用片上緩衝編程方法的存儲器系統中，主編程操作可以使用各種編程技術來進行。例如，主編程操作可以根據重編程技術來執行。下面，將參考圖1更充分地描述使用重編程技術的主編程操作。
[0043]圖1是示意性地圖示根據本發明構思的實施例的根據重編程技術執行的編程操作的圖。參見圖1，圖示了其中根據重編程技術編程3位數據(或由最低有效位(LSB)頁數據、中央有效位(CSB)頁數據和最高有效位(MSB)頁數據形成的3頁數據)的示例。然而，3位數據僅作為示例而給出，並且重編程技術不限於3位數據。
[0044]在圖1的示例中，重編程技術可以包括將充分描述的第一編程、第二編程和第三編程。
[0045]在第一編程，各個存儲單元可以保持在擦除狀態E或者被從擦除狀態E編程到編程狀態E和Pll到P17中的一種。這裡，如圖1所圖示的，8種狀態E和Pll到P17可以彼此相鄰並且在其間沒有讀取餘量(read margin)。也就是說，可以認為3位數據在第一編程被粗略的編程。所述3位數據可以經由緩衝編程操作在第一存儲區域編程，並可以在第一編程從第一存儲區域讀取。
[0046]在示例實施例中，可以按照增量步進脈衝編程(ISPP)技術來執行第一編程，在所述ISPP技術中編程電壓在編程循環的每個迭代遞增。
[0047]在示例實施例中，第一編程可以包括驗證操作。在第一編程的驗證操作中，可以驗證至少一個編程狀態。例如，在第一編程中，可以驗證偶數編程狀態P12、P14和P16，並且可以不驗證奇數編程狀態P11、P13、P15和P17。換句話說，在該示例中，在編程狀態P12、P14和P16通過驗證時，第一編程可以完成。
[0048]可以執行第二編程以重編程在第一編程中編程的3位數據，S卩，將第一編程的狀態Pll到P17重編程到具有更高密度的閾值電壓分布的狀態P21到P27。這裡，如圖1所示，狀態P21到P27可以彼此相鄰並且在其間插入預定的讀取餘量。如上所述，在第二編程中使用的3位數據可以與在第一編程中使用的相同，並且可以從第一存儲區域讀取。如圖1所示，第一編程的狀態Pll可以被重編程到第二編程的狀態P21。結果，與狀態P21對應的閾值電壓分布可以在寬度上變得比與狀態Pll對應的閾值電壓分布更窄。換句話說，用於驗證第二編程的狀態P21的驗證電壓VR21可以高於用於驗證第一編程的狀態Pll的驗證電壓VRlI。
[0049]在示例實施例中，第二編程可以根據ISPP技術來執行。
[0050]在示例實施例中，第二編程可以包括驗證操作。在第二編程的驗證操作可以驗證所有的編程狀態。也就是說，在所有的編程狀態P21到P27通過驗證時，第二編程可以完成。
[0051]可以執行第三編程以重編程在第二編程編程的3位數據，S卩，將第二編程的狀態P21到P27重編程為更密集的狀態P31到P37。這裡，如圖1所示，狀態P31到P37可以彼此相鄰並且具有在其間插入的比第二編程的預定讀取餘量更大的預定讀取餘量。如上所述，在第三編程使用的3位數據可以等於在第一 /第二編程使用的3位數據，並且可以從第一存儲區域讀取。在執行第二編程時，第二編程的狀態P21可以被重編程到第二編程的狀態P31。結果，與第三編程的狀態P31對應的閾值電壓分布可以在寬度上比與第二編程的狀態P21對應的閾值電壓分布更窄。換句話說，用於驗證第三編程的狀態P31的驗證電壓VR31可以高於用於驗證第二編程的狀態P21的驗證電壓VR21。
[0052]在示例實施例中，第三編程可以根據ISPP技術來執行。
[0053]在示例實施例中，在第三編程的驗證操作可以驗證所有的編程狀態。也就是說，在所有的編程狀態P31到P37通過驗證時，第三編程可以完成。
[0054]如前所述，本發明構思不限於在第一編程編程3位數據的示例。本發明構思可以應用於其中在第一編程編程2位數據的示例。在對2位數據第一編程之後，可以執行第二編程以編程I位數據。然後，可以執行第三編程以獲得目標閾值電壓分布。相關的編程技術在美國專利公開文件第2011-0222342號中公開，其整體內容通過引用合併於此。
[0055]圖1所示的3位編程操作可以以3步編程技術來進行。然而，本發明構思不限於此。在本發明構思中，在重編程技術中執行的編程操作可以包括3個編程操作，該3個編程操作被執行以使得與要存儲的數據值對應的閾值電壓分布變窄(換句話說，精細地形成閾值電壓分布)。
[0056]圖2是示意性地圖示根據本發明構思的實施例的存儲器系統的框圖。
[0057]參見圖2，根據本發明構思的實施例的存儲器系統1000可以包括存儲器控制器1200和作為多位存儲器件的非易失性存儲器件1400。存儲器控制器1200可以配置為根據外部請求(例如寫入請求、讀取請求等等)來控制非易失性存儲器件1400。存儲器控制器1200可以配置為無需外部請求、根據內部請求(例如與突然斷電、損耗均衡操作、讀取回收操作等相關聯的操作)來控制非易失性存儲器件1400。與存儲器控制器1200的內部請求對應的操作可以在處理了主機請求之後、在主機的超時(timeout)時段內執行。可替換的，與存儲器控制器1200的內部請求對應的操作可以在存儲器控制器1200的空閒時間內執行。非易失性存儲器件1400可以響應於存儲器控制器1200的控制而操作，並且可以用作存儲數據信息的一種存儲介質。存儲介質可以由一個或多個存儲晶片形成。非易失性存儲器件1400可以經由一個或多個通道與存儲器控制器1200通信。非易失性存儲器件1400可以包括例如NAND快閃記憶體設備。
[0058]存儲器系統1000可以使用上述片上緩衝編程技術。如下面將要描述的，非易失性存儲器件1400可以包括具有第一存儲區域和第二存儲區域的存儲單元陣列。在示例實施例中，第一存儲區域的每單元位數可以少於第二存儲區域的每單元位數。例如，第一存儲區域可以由每單元存儲I位數據的存儲塊形成，第二存儲區域可以由每單元存儲3位數據的存儲塊形成。然而，第一存儲區域和第二存儲區域中的每個的每單元位數不限於該示例。存儲器控制器1200可以根據從第二存儲區域中的存儲塊之一讀取的數據的錯誤位數是否超過基準來執行讀取回收操作。利用本發明構思的讀取回收操作，存儲在第二存儲區域中的存儲塊處的數據可以被移動到第一存儲區域中的存儲塊，但不能被移動到第二存儲區域中的存儲塊。在本發明構思的情況中，當存儲在第二存儲區域中的存儲塊處的數據被移動到第一存儲區域中的存儲塊時，與第二存儲區域中的存儲塊相關聯的讀取回收操作可以結束。這將在下面更充分地描述。
[0059]圖3是示意性地圖示圖2中示出的存儲器控制器的示例的框圖。參見圖3，存儲器控制器1200可以包括作為第一接口的主機接口 1210、作為第二接口的存儲器接口 1220、CPU1230、緩衝存儲器1240、以及錯誤檢測和校正電路(ECC) 1250。
[0060]主機接口 1210可以配置為與外部設備(例如主機)接口連接，並且存儲器接口1220可以配置為與圖2圖示的非易失性存儲器件1400接口連接。CPU1230可以配置為控制控制器1200的整體操作。例如，CPU1230可以配置為操作諸如快閃轉換層(FTL)的固件。FTL可以執行各種功能。例如，FTL可以包括進行地址映射操作、讀取回收操作、錯誤校正操作等的各種層。緩衝存儲器1240可以用於臨時存儲將經由主機接口 1210從外部設備傳送的數據或將經由存儲器接口 1220從非易失性存儲器件1400傳送的數據。緩衝存儲器1240可以用於存儲控制非易失性存儲器件1400所需的信息(例如，指示讀取回收操作需要的源存儲塊的信息、地址映射信息等)。
[0061]緩衝存儲器1240可以由DRAM、SRAM或DRAM和SRAM的組合形成。然而，本發明構思不限於此。ECC1250可以配置為編碼將要存儲在非易失性存儲器件1400中的數據以及解碼從非易失性存儲器件1400讀出的數據。
[0062]儘管未在圖中示出，存儲器控制器1200還可以包括隨機發生器/解隨機發生器，該隨機發生器/解隨機發生器配置用來隨機化將要存儲在非易失性存儲器件1400中的數據和解隨機化從非易失性存儲器件1400讀出的數據。隨機發生器/解隨機發生器的示例在美國專利公開文件第2010/0088574號中公開，其全部內容通過引用合併於此。
[0063]在示例實施例中，主機接口 1210可以由計算機總線標準、存儲總線標準和iFCPPeripheral總線標準中的一個形成,或者由兩個或更多個標準的組合形成。計算機總線標準可以包括 S-100 總線、Mbus> Smbus> Q-Bus> ISA、Zorro I1、Zorro II1、CAMAC>FASTBUS、LPC、EISA、VME、VX1、NuBus、TURBOchannel、MCA、Sbus、VLB、PC1、PX1、HP GSC 總線、CoreConnect> InfiniBand、UPA、PC1-X> AGP、PCIe、因特爾快速路徑互連(Intel QuickPathInterconnect)、超傳送(Hyper Transport),等等。存儲總線標準可以包括ST-506、ESD1、SMD、並行 ΑΤΑ、DMA、SSA、HIPP1、USB MSC、火線(1394)、串行 ΑΤΑ、eSATA、SCS1、並行 SCS1、串行附接 SCSI (Serial Attached SCSI)、光纖通道、iSCS1、SAS、RapidIO、FCIP，等等。iFCPPeripheral總線標準可以包括蘋果桌面總線、HIL、MID1、多總線(Multibus)、RS-232、DMX512-A、EIA/RS-422、IEEE-1284, UNI/0、1-ffire, I2C、SP1、EIA/RS-485、USB、照相機連結(Camera Link)、外部 PCIe、光峰(Light Peak)、多點總線(Multidrop Bus),等等。
[0064]圖4是示意性地圖示圖2中示出的非易失性存儲器件的示例的框圖。
[0065]非易失性存儲器件1400可以是例如NAND快閃記憶體器件。但是，能夠理解，非易失性存儲器件1400不限於NAND快閃記憶體器件。例如，本發明構思可以應用於NOR快閃記憶體器件、阻變隨機存取存儲器(RRAM)器件、相變存儲器(PRAM)器件、磁阻隨機存取存儲器(MRAM)器件、鐵電隨機存取存儲器(FRAM)器件、自旋轉移力矩隨機存取存儲器(STT-RAM)等。此外，非易失性存儲器件1400可以被實現為具有三維陣列結構。具有三維陣列結構的非易失性存儲器件的示例可以稱為垂直NAND快閃記憶體器件。本發明構思可以應用於包括由絕緣膜形成的電荷存儲層的電荷捕獲快閃記憶體(CTF)器件以及包括由導電浮置柵極形成的電荷存儲層的快閃記憶體器件。
[0066]參見圖4，非易失性存儲器件1400可以包括存儲單元陣列1400、地址解碼器1420、電壓產生器1430、控制邏輯1440、頁緩衝器電路1450和輸入/輸出接口 1460。
[0067]存儲單元陣列1410可以包括布置在行(例如字線)和列(例如位線)的交叉處的存儲單元。作為示例，每個存儲單元可以存儲I位數據或作為多位數據的m位數據(m是2或更大的整數)。地址解碼器1420可以通過控制邏輯1440來控制，並且可以對存儲單元陣列1410的行(例如字線、(一條或多條)串選擇線、(一條或多條)地選擇線、公共源極線等)進行選擇和驅動操作。電壓產生器1430可以由控制邏輯1440控制，並且可以產生每個操作需要的電壓，諸如高電壓、編程電壓、讀取電壓、驗證電壓、擦除電壓、通過電壓、體(bulk)電壓等。由電壓產生器1430產生的電壓可以經由地址解碼器1420提供到存儲單元陣列1410。控制邏輯1440可以配置為控制非易失性存儲器件1400的整體操作。
[0068]頁緩衝器電路1450可以由控制邏輯1440控制，並且可以配置為從存儲單元陣列1410讀取數據並根據編程數據驅動存儲單元陣列1410的列(例如位線)。頁緩衝器電路1450可以包括分別對應於位線或位線對的頁緩衝器。每個頁緩衝器可以包括多個鎖存器。輸入/輸出接口 1460可以由控制邏輯1440控制，並且可以與外部設備(例如圖2中的存儲器控制器)接口連接。儘管圖4中未示出，但是輸入/輸出接口 1460可以包括列解碼器，該列解碼器配置用於選擇預定單位的頁緩衝器電路1450的頁緩衝器、接收數據的輸入緩衝器、輸出數據的輸出緩衝器等[0069]圖5是示意性地圖示圖4中示出的存儲單元陣列的示例的框圖。
[0070]參見圖5，存儲單元陣列1410可以包括被劃分到第一存儲區域1411和第二存儲區域1412中的多個存儲塊。這裡，第一存儲區域1411和第二存儲區域1412的劃分可以是邏輯地進行的，而不是物理地進行的。另外，第一存儲區域1411和第二存儲區域1412的劃分可以邏輯地改變。換句話說，第一存儲區域1411和第二存儲區域1412的物理尺寸可以在存儲器控制器1200的控制下邏輯地改變。第一存儲區域1411由每單元存儲η位數據的存儲塊形成，第二存儲區域1412由每單元存儲m位數據的存儲塊形成，其中η和m是整數。另外，第一存儲區域1411中的存儲塊可以以與第二存儲區域1412中的存儲塊不同的方式被編程，例如，η可以小於m。例如，第一存儲區域1411中的存儲塊可以根據單個位編程技術(以下稱為SLC編程技術)來編程，而第二存儲區域1412中的存儲塊可以根據多位編程技術(以下稱為MLC/TLC編程技術)(例如，上述的3步重編程技術)來編程。換句話說，第一存儲區域1411中的每個存儲單元可以存儲I位數據(n=l)，而第二存儲區域1412中的每個存儲單元可以存儲m位數據(m是2或更大的整數)。在第一存儲區域1411中的每個存儲單元存儲的數據位數可以比在第二存儲區域1412中的每個存儲單元存儲的數據位數要少。此處，能夠理解在第一存儲區域1411中的每個存儲單元不限於存儲I位數據。
[0071]如上所述，從存儲器控制器1200提供的數據可以經由緩衝編程操作在第一存儲區域1411被編程。用於主編程操作的數據可以從第一存儲區域1411讀出，並且所讀取的數據可以經由主編程操作在第二存儲區域1412被編程。
[0072]圖6A到6D是用於描述根據本發明構思的實施例的多位存儲器件的第一存儲區域和第二存儲區域的各種結合的圖。在圖中，「BP」指示第一存儲區域1411上的緩衝編程，「MP」指示第二存儲區域1412上的主編程。
[0073]如上所述，多位存儲器件1400包括第一存儲區域1411和第二存儲區域1412。這裡，第一存儲區域1411和第二存儲區域1412可以組成多位存儲器件1400的存儲單元陣列。儘管在圖中未示出，存儲單元陣列還可以包括諸如元區域、保留區域等的區域。能夠理解，存儲單元陣列的區域可以邏輯地劃分，而不是物理地劃分。這意味著存儲單元陣列的所述區域可以根據存儲器控制器1200的地址映射來定義。
[0074]參見圖6A，在每單元存儲3位數據的多位存儲器件的情況中，第一存儲區域1411可以由每個存儲I位數據的存儲單元形成，第二存儲區域1412可以由每個存儲3位數據的存儲單元形成。在該情況中，緩衝編程可以根據SLC編程技術來執行，主編程可以根據上述MLC編程技術來進行。
[0075]參見圖6B，在每單元存儲4位數據的多位存儲器件的情況中，第一存儲區域1411可以由每個存儲I位數據的存儲單元形成，第二存儲區域1412可以由每個存儲4位數據的存儲單元形成。在該情況中，緩衝編程可以根據SLC編程技術來執行，主編程可以根據上述MLC/TLC編程技術來進行。
[0076]參見圖6C，在每單元存儲3位數據的多位存儲器件的情況中，第一存儲區域1411可以由每個存儲2位數據的存儲單元形成，第二存儲區域1412可以由每個存儲3位數據的存儲單元形成。在該情況中，緩衝編程可以根據上述或傳統的MLC編程技術來執行，主編程可以根據上述MLC/TLC編程技術(例如，重編程技術)來進行。
[0077]參見圖6D，在每單元存儲4位數據的多位存儲器件的情況中，第一存儲區域1411可以由每個存儲2位數據的存儲單元形成，第二存儲區域1412可以由每個存儲4位數據的存儲單元形成。在該情況中，緩衝編程可以根據上述或傳統的MLC編程技術來執行，主編程可以根據上述MLC/TLC編程技術(例如，重編程技術)來進行。
[0078]在示例性實施例中，能夠理解，圖6A到6D中圖示的第一存儲區域1411和第二存儲區域1412的定義不限於那些示例。例如，如果在存儲器系統中包括的存儲介質由多個多位存儲器件形成，則可以關於各個多位存儲器件來定義第一存儲區域1411和第二存儲區域1412。可替換的，一個或多個多位存儲器的每個存儲單元陣列可以定義為第一存儲區域1411。剩餘的多位存儲器件的每個存儲單元陣列可以定義為第二存儲區域1412。
[0079]圖7是圖示根據本發明構思的實施例的存儲器系統的讀取方法的流程圖。在下面的描述中，給出如下示例，其中第一存儲區域1411由每單元存儲I位數據的存儲塊(以下稱為SLC塊)形成，第二存儲區域1412由每單元存儲3位數據的存儲塊(以下稱為TLC塊)形成。
[0080]參見圖3、6A和7，在操作S110，存儲器控制器1200可以從外部設備(例如主機)接收讀取請求。在操作S120，存儲器控制器1200可以控制非易失性存儲器件1400，使得輸出讀取請求的數據。讀取請求的數據可以是例如存儲在第二存儲區域1412的TLC塊的數據。可替換的，讀取請求的數據可以是存儲在第一存儲區域1411的SLC塊的數據。在該實施例的示例中，讀取請求的數據是存儲在第二存儲區域1412的TLC塊的數據。
[0081]在操作S130，當從非易失性存儲器件1400輸出的數據被傳送到存儲器控制器1200的緩衝存儲器1240時，存儲器控制器1200的ECC電路1250可以對從非易失性存儲器件1400輸出的數據進行錯誤檢測操作。此時，從非易失性存儲器件1400輸出的數據可以臨時存儲在存儲器控制器1200的緩衝存儲器1240中。
[0082]在操作S140，可以確定在從非易失性存儲器件1400輸出的數據中包含的錯誤是否可以由ECC電路1250校正。如果該錯誤可以由ECC電路1250校正，則方法進行到操作S150。在操作S150，在從非易失性存儲器件1400輸出的數據中包含的錯誤可以由ECC電路1250校正，以獲得校正的數據。在操作S160，校正的數據可以存儲在緩衝存儲器1240中並發送到外部設備作為讀取請求的數據。此時，讀取操作可以終止。
[0083]返回到操作S140，例如，在從非易失性存儲器件1400輸出的數據的錯誤位數超過閾值(例如ECC電路1250的可允許錯誤位數)的情況中，可以認為從非易失性存儲器件1400輸出的數據中包含的錯誤不能被校正。在操作S140的不能校正的錯誤的情況下，方法進行到操作S170。在操作S170，存儲器控制器1200可以使用軟體對從非易失性存儲器件1400輸出的數據進行錯誤檢測和校正操作。即，即使在從非易失性存儲器件1400輸出的數據中包括的錯誤位數超過ECC電路1250的可允許錯誤位數的情況中，也可以使用存儲器控制器1200的錯誤檢測和校正軟體來校正從非易失性存儲器件1400輸出的數據中包含的錯誤。例如，錯誤檢測和校正操作可以由快閃轉換層(FTL)進行。在操作S180，可以確定從非易失性存儲器件1400輸出的數據是否已經在操作S170由軟體校正。
[0084]如果確定從非易失性存儲器件1400輸出的數據不能由軟體校正，則方法進行到操作S190。在操作S190，存儲器控制器1200可以將由外部設備請求的讀取操作處理為讀取失敗。例如，可以根據各種不同過程中的任何一種產生讀取失敗標記。此時，讀取方法可以終止。[0085]另一方面，如果確定從非易失性存儲器件1400輸出的數據已經在操作S170由軟體校正，則方法進行到操作S200。在操作S200，存儲器控制器1200可以將在緩衝存儲器1240存儲的校正的數據發送到外部設備，作為讀取請求的數據。此時，在CPU1230的控制下，可以在隊列中存儲指示存儲讀取請求的數據的TLC塊是需要讀取回收操作的存儲塊的信息。這裡，這將在後面更充分地描述。
[0086]在示例實施例中，所述隊列可以由緩衝存儲器1240的一部分形成，並且存儲在隊列中的信息可以被CPU1230引用。對於由於突然斷電情況導致的隊列信息的丟失，存儲在隊列中的信息還可以周期性地存儲在非易失性存儲器件1400中。對TLC塊的讀取回收操作可以基於存儲在隊列中的信息來執行。這裡，這將在後面更充分地描述。
[0087]圖8A和SB是描述根據本發明構思的實施例的讀取回收操作所參考的圖。
[0088]由於各種原因，存儲單元的閾值電壓分布可能從理想的編程分布偏移。例如，溫度的變化、多次讀取操作迭代等可以使得閾值電壓分布隨時間而偏移。這一閾值電壓分布的偏移可能導致讀取數據中包含的錯誤位數據增加。在諸如每單元存儲3位數據的TLC塊的情況那樣的讀取餘量較低的情況中尤其如此。即，在多位存儲單元中由於閾值電壓分布導致的錯誤位數可能進一步增加。由此，可以執行讀取回收操作，以確保讀取數據的完整性。讀取回收操作是指將包括頁數據的TLC塊的有效數據移動到新塊的操作。頁數據可能被確定為是不可校正的，並且因此被移動到新塊，或者頁數據可能被確定為具有錯誤位數隨後增加的高可能性，並且因此被移動到新塊。可以由於存儲頁數據的存儲單元的閾值電壓分布的偏移影響相鄰存儲單元而執行讀取回收操作。
[0089]參見圖8A，CPU1230可以基於存儲在隊列中的信息，選擇作為快閃轉換層FTL的讀取回收操作的目標塊的TLC塊。例如，假設所選擇的TLC塊包括64條字線。因此，在每單元3位的存儲器的情況下，192頁數據可以存儲在一個TLC塊中。在存儲在所選擇的TLC塊中的192頁數據全部有效的情況下，可以需要三個SLC塊來移動存儲在所選擇的TLC塊的192頁數據。可以從所選擇的TLC塊讀取64頁數據以執行讀取回收操作，並且該64頁讀取的數據可以經由存儲器控制器1200的ECC電路1250被存儲在第一存儲區域1411的一個SLC塊SBO中。然後，可以從所選擇的TLC塊讀取64頁數據以用於讀取回收操作，並且該64頁讀取數據可以經由存儲器控制器1200的ECC電路1250而被存儲在第一存儲區域1411的一個SLC塊SBl中。最後，可以從所選擇的TLC塊讀取64頁數據以用於讀取回收操作，並且該64頁讀取的數據可以經由存儲器控制器1200的ECC電路1250被存儲在第一存儲區域1411的一個SLC塊SB2中。
[0090]參見圖8B，在存儲在所選擇的TLC塊的192頁數據的150頁數據有效的情況下，可以需要3個SLC塊來移動在所選擇的TLC塊存儲的150頁數據。可以從所選擇的TLC塊讀取64頁數據以執行讀取回收操作，並且該64頁讀取的數據可以經由存儲器控制器1200的ECC電路1250存儲在第一存儲區域1411的一個SLC塊SBO中。然後，可以從所選擇的TLC塊讀取64頁數據以用於讀取回收操作，並且該64頁讀取的數據可以經由存儲器控制器1200的ECC電路1250存儲在第一存儲區域1411的一個SLC塊SBl中。最後，可以從所選擇的TLC塊讀取22頁數據以用於讀取回收操作，並且該22頁讀取的數據可以經由存儲器控制器1200的ECC電路1250存儲在第一存儲區域1411的一個SLC塊SB2中。
[0091]當存儲在TLC塊的所有有效頁數據都被移動到第一存儲區域1411時，CPU1230可以將對於TLC塊的FTL的讀取回收操作處理為完成。例如，可以改變存儲在隊列中的(指示讀取回收操作的目標塊的)信息。
[0092]如上所述，利用本發明構思的讀取回收操作，作為讀取回收操作的目標塊的TLC塊的有效頁數據可以被移動到第一存儲區域1411的SLC塊，而不是被移動到第二存儲區域1412的TLC塊。如果數據到第一存儲區域1411的SLC塊的傳送完成，則對TLC塊的讀取回收操作可以被處理為完成。換句話說，在本發明構思的讀取回收操作中，作為讀取回收操作的目標塊的TLC塊的有效頁數據不能被移動到第二存儲區域1412的TLC塊。
[0093]在示例實施例中，作為讀取回收操作的目標塊的TLC塊的有效頁數據可以以時分方式移動到第一存儲區域1411的SLC塊。例如，作為讀取回收操作的目標塊的TLC塊的部分有效頁數據(例如，對應於SLC塊大小的有效頁數據)可以被移動到一個SLC塊。這可以在每次主機請求讀取或寫入操作時在讀取或寫入操作完成後的主機超時時段內執行。當TLC塊的所有有效頁數據都被移動到SLC塊時，對TLC塊的讀取回收操作可以完成。
[0094]在示例實施例中，作為讀取回收操作的目標塊的TLC塊的有效頁數據將要移動到的第一存儲區域1411的SLC塊的數量可以考慮主機超時時段來決定。例如，第一存儲區域1411的SLC塊的數量可以考慮在處理了主機的寫入請求之後超時時段的剩餘時間來決定。作為讀取回收操作的目標塊的TLC塊的數據可以移動到在主機的寫入請求決定的SLC塊。
[0095]從TLC塊移動到SLC塊的數據可以經由主編程操作存儲在第二存儲區域1412中。這一操作可以在垃圾收集操作進行。這將參考圖9更充分地描述。
[0096]如上所述，當TLC塊的有效頁數據被移動到第一存儲區域1411的SLC塊時，本發明構思的讀取回收操作可以完成。根據TLC塊的有效頁的數量，SLC塊之一可以包括空的存儲空間。例如，參考圖8B和9，在存儲在所選擇的TLC塊的192頁數據中的150頁數據有效時，需要三個SLC塊來移動存儲在所選擇的TLC塊中的150頁數據，並且一個SLC塊(例如SB2)可以包括空的存儲空間。在垃圾收集操作中，除了包括空的存儲空間的SLC塊SB2之外的其餘SLC塊SBO和SBl的數據可以和填滿了數據的其他SLC塊(例如SB3)的數據一起存儲在特定的TLC塊中。如果SLC塊的數據以上述方式存儲在TLC塊中，則該TLC塊可以被填滿數據。換句話說，TLC塊的所有字線可以關閉(close)。這可以意味著TLC塊不包括打開(open)的字線。另一方面，如果存儲所選擇的TLC塊所存儲的150頁數據的SLC塊SBO、SBl和SB2的數據被存儲在特定的TLC塊中，則在該特定的TLC塊中可以存在空的存儲空間。這可以意味著該特定TLC塊包括打開的字線。
[0097]這裡，在對與第η條字線WLn連接的存儲單元的3步重編程完成、並且未執行對與相鄰字線(例如WLn+Ι)連接的存儲單元的3步重編程的第三編程的情況下，第η條字線WLn可以被稱為打開的字線。當對與相鄰的上部字線連接的存儲單元的3步重編程完成時，可以形成與打開的字線連接的存儲單元的目標閾值電壓分布。如果對與相鄰的上部字線連接的存儲單元的3步重編程未完成，則與打開的字線連接的存儲單元的目標閾值電壓分布不能正常形成。例如，與打開的字線連接的存儲單元可能不充分地經歷由與相鄰的上部字線連接的存儲單元造成的耦合，從而與打開的字線連接的存儲單元的目標閾值電壓分布不正常形成。在該情況下，從與打開的字線連接的存儲單元讀取的數據不能校正的可能性會增大。
[0098]因此，可以通過以下方式防止在特定的TLC塊中存在打開的字線:在垃圾收集操作中，將除了包括空的存儲空間的SLC塊SB2之外的其餘SLC塊SBO和SBl的數據和填滿了數據的另一個SLC塊(例如SB3)的數據一起存儲在該特定的TLC塊中。
[0099]在示例實施例中，可以將具有空的存儲空間的SLC塊(例如SB2)的數據移動到另一個SLC塊中，或者可以將其和另一個具有空的存儲空間的SLC塊的數據一起移動到TLC塊中。
[0100]圖10是圖示根據本發明構思的另一實施例的存儲器系統的讀取方法的流程圖。下面，將參考附圖更充分地描述根據本發明構思的實施例的存儲器系統的讀取方法。例如，假設第一存儲區域1411由每單元存儲I位數據的存儲塊(在下文中稱為SLC塊)形成，第二存儲區域1412由每單元存儲3位數據的存儲塊(在下文中稱為TLC塊)形成。
[0101]在操作S310，存儲器控制器1200可以從外部設備(例如，主機)接收讀取請求。在操作S320，存儲器控制器1200可以控制非易失性存儲器件1400，使得輸出讀取請求的數據。讀取請求的數據可以是例如存儲在第二存儲區域1412的TLC塊的數據。可替換地，讀取請求的數據可以是存儲在第一存儲區域1411的SLC塊的數據。在示例實施例中，讀取請求的數據可以是存儲在第二存儲區域1412的TLC塊的數據。
[0102]在操作S330，當從非易失性存儲器件1400輸出的數據被傳送到存儲器控制器1200的緩衝存儲器1240時，存儲器控制器1200的ECC電路1250可以對從非易失性存儲器件1400輸出的數據進行錯誤檢測操作。此時，從非易失性存儲器件1400輸出的數據可以臨時存儲在存儲器控制器1200的緩衝存儲器1240中。
[0103]在操作S340，可以確定從非易失性存儲器件1400輸出的數據的錯誤是否可校正。如果可校正，則方法進行到操作S350。在操作S350，從非易失性存儲器件1400輸出的數據的錯誤可以被校正。在操作S360，存儲在緩衝存儲器1240中的經校正的數據可以被發送到外部設備，以作為讀取請求的數據。然後，讀取操作可以終止。
[0104]返回到S340，如果從非易失性存儲器件1400輸出的數據不可校正或者在從非易失性存儲器件1400輸出的數據的錯誤位數超過基準(例如ECC電路1250的可允許錯誤位數)的情況下，方法進行到操作S370。在操作S370，可以進行讀取重試操作。在讀取重試操作，可以在預定數量內在讀取電壓變化的條件下重試讀取操作。示例性讀取重試操作在美國專利公開文件第2010/0322007號中公開，其整體內容通過引用合併於此。可以確定每當讀取電壓變化時讀取的數據是否可校正。在經由讀取重試操作讀取的數據不可校正的情況下，方法繼續到操作S380。在操作S380，可以產生讀取失敗標記。根據讀取失敗標記的產生的過程可以不同地確定。此後，方法可以結束。
[0105]在經由讀取重試操作讀取的數據可校正的情況下，方法繼續到操作390。在操作S390，可以在隊列中存儲指示存儲從非易失性存儲器件1400輸出的數據的第二存儲區域1412的TLC塊是讀取回收操作的目標塊的信息。如上所述，所述隊列可以由緩衝存儲器1240的一部分形成，並且存儲在隊列中的信息可以被CPU1230引用。存儲在隊列中的信息可以周期性地或在預定的時間被存儲到非易失性存儲器件1400中。可以這樣執行以防止存儲在隊列中的信息由於突然斷電而丟失。對TLC塊的讀取回收操作可以基於存儲在隊列中的信息來進行，這裡，其將在後面更充分地描述。
[0106]在指示存儲從非易失性存儲器件1400輸出的數據的第二存儲區域1412的TLC塊是讀取回收操作的目標塊的信息被存儲在隊列中後，方法進行到操作S350。在操作S350，從非易失性存儲器件1400輸出的數據的錯誤可以被校正。在操作S360，存儲在緩衝存儲器1240中的經校正的數據可以作為讀取請求的數據被發送到外部設備。此後，讀取操作可以終止。
[0107]存儲器控制器1200可以基於存儲在隊列中的信息執行讀取回收操作，其與參考圖8A，8B和9所描述的相同地進行。
[0108]圖11是圖示根據本發明構思的又一實施例的存儲器系統的讀取方法的流程圖。下面，將參考附圖更充分地描述根據本發明構思的實施例的存儲器系統的讀取方法。例如，假設第一存儲區域1411由每單元存儲I位數據的存儲塊(在下文中稱為SLC塊)形成，第二存儲區域1412由每單元存儲3位數據的存儲塊(在下文中稱為TLC塊)形成。
[0109]在操作S410，存儲器控制器1200可以從外部設備(例如，主機)接收讀取請求。在操作S420，存儲器控制器1200可以控制非易失性存儲器件1400，使得輸出讀取請求的數據。讀取請求的數據可以是例如存儲在第二存儲區域1412的TLC塊的數據。可替換地，讀取請求的數據可以是存儲在第一存儲區域1411的SLC塊的數據。在示例實施例中，讀取請求的數據可以是存儲在第二存儲區域1412的TLC塊的數據。
[0110]在操作S430，當從非易失性存儲器件1400輸出的數據被傳送到存儲器控制器1200的緩衝存儲器1240時，存儲器控制器1200的ECC電路1250可以對從非易失性存儲器件1400輸出的數據進行錯誤檢測操作。此時，從非易失性存儲器件1400輸出的數據可以臨時存儲在存儲器控制器1200的緩衝存儲器1240中。
[0111]在操作S440，可以確定從非易失性存儲器件1400輸出的數據中包括的錯誤位數是否低於基準。這裡，所述基準可以是ECC電路1250的可允許錯誤位數、少於可允許錯誤位數的錯誤位數，等等。如果從非易失性存儲器件1400輸出的數據中包括的錯誤位數超過基準，則方法進行到操作S450。在操作S450，可以在隊列中存儲指示存儲從非易失性存儲器件1400輸出的數據的第二存儲區域1412的TLC塊是讀取回收操作的目標塊的信息。如上所述，所述隊列可以由緩衝存儲器1240的一部分形成，並且存儲在隊列中的信息可以被CPU1230引用。存儲在隊列中的信息可以周期性地或在預定的時間被存儲到非易失性存儲器件1400中。可以這樣執行以防止存儲在隊列中的信息由於突然斷電而丟失。對TLC塊的讀取回收操作可以基於存儲在隊列中的信息來進行，其將在後面更充分地描述。
[0112]在指示存儲從非易失性存儲器件1400輸出的數據的第二存儲區域1412的TLC塊是讀取回收操作的目標塊的信息被存儲在隊列中後，方法進行到操作S460。在操作S460，從非易失性存儲器件1400輸出的數據的錯誤可以被校正。在操作S470，存儲在緩衝存儲器1240中的經校正的數據可以被發送到外部設備以作為讀取請求的數據。此後，讀取操作可以終止。
[0113]存儲器控制器1200可以基於存儲在隊列中的信息執行讀取回收操作，其與參考圖8A，8B和9所描述的相同地進行。
[0114]圖12是示意性地圖示根據本發明構思的實施例的存儲器系統的讀取回收技術的框圖。
[0115]參見圖12，讀取回收操作可以是將包括具有高讀取失敗可能性的頁數據的TLC塊的有效數據移動到新快的操作，並且可以執行該讀取回收操作以確保數據的完整性。在本發明構思的情況下，指示被確定為讀取回收操作的目標塊的TLC塊的信息可以存儲在隊列中。根據主機的請求(例如寫入請求),請求的操作可以完成,並且TLC塊的有效頁數據的部分(或全部)可以根據存儲在隊列中的信息被移動到SLC塊。數據向SLC塊的傳送可以經過ECC電路1250的編碼和緩衝編程來進行。
[0116]在示例實施例中，在主機請求時將要傳送到SLC塊的數據量可以考慮主機超時時段來決定。例如，將要傳送到SLC塊的數據量可以對應於一個SLC塊的存儲容量。可替換地，將要傳送到SLC塊的數據量可以對應於兩個SLC塊的存儲容量的和。但是，本發明構思不限於此。因此，請求的操作和數據向SLC塊的傳送可以在主機超時時段內進行。
[0117]如果決定為讀取回收操作的目標塊的TLC塊的有效頁數據都被移動到SLC塊，則如從圖12所理解的，與TLC塊相關聯的讀取回收操作可以被處理為完成。此後，存儲在SLC塊中的數據可以經由垃圾收集操作或者另一個操作的主編程(MP)操作(而不是經由讀取回收操作)而被存儲在TLC塊中。如參考圖9所描述的，在經由讀取回收操作編程的SLC塊之一包括空的存儲空間的情況下，除了包括空的存儲空間的SLC塊以外的其餘SLC塊的數據可以經由主編程操作與另一 SLC塊的數據一起存儲在TLC塊中。
[0118]因此，本發明構思的讀取回收操作可以滿足主機超時條件而進行。而且，本發明構思的存儲器系統可以防止在TLC塊產生打開的字線。
[0119]圖13是示意性地圖示根據本發明構思的實施例的計算系統的框圖。計算系統可以包括處理單元2101、用戶接口 2202、諸如基帶晶片組的數據機2303、存儲器控制器2404和存儲介質2505。
[0120]存儲器控制器2404可以與圖2和3中所圖示的基本相同地配置，存儲介質2505可以由圖4中圖示的非易失性存儲器件形成。例如，存儲器控制器2404可以管理作為讀取回收操作的目標塊的TLC塊，在特定時間(例如，在主機的寫入請求時)根據存儲在隊列中的信息選擇TLC塊，並控制存儲介質2505使得所選擇的TLC塊的有效頁數據被移動到包括在非易失性存儲器件中的SLC塊中。當所選擇的TLC塊的有效頁數據被移動到包括在非易失性存儲器件中的SLC塊時，存儲器控制器2404可以將對所選擇的TLC塊的讀取回收操作處理為完成。
[0121]處理單元2101處理的/將要處理的N位數據(N是大於等於I的整數)可以通過存儲器控制器2404而被存儲在存儲介質2505中。在計算系統是行動裝置的情況中，電池2606可以進一步被包括在計算系統中以向其供應操作電壓。儘管圖13中未圖示，但是計算系統可以進一步包括應用晶片組、照相機圖像處理器(CIS)、移動DRAM等。
[0122]圖14是示意性地圖示根據本發明構思的實施例的固態驅動器的框圖。
[0123]參見圖14，固態驅動器(SSD) 4000可以包括存儲介質4100和控制器4200。存儲介質4100可以經由多個通道與控制器4200連接，每個通道公共地與多個非易失性存儲器連接。控制器4200可以與圖2和3中所圖示的基本相同地配置，存儲介質4100中的每個非易失性存儲器件可以由圖4中圖示的非易失性存儲器件形成。例如，控制器4200可以管理作為讀取回收操作的目標塊的TLC塊，在特定時間(例如，在主機的寫入請求時)根據存儲在隊列中的信息選擇TLC塊，並控制存儲介質4100使得所選擇的TLC塊的有效頁數據被移動到包括在非易失性存儲器件中的SLC塊。當所選擇的TLC塊的有效頁數據被移動到包括在非易失性存儲器件中的SLC塊時，控制器4200可以將對所選擇的TLC塊的讀取回收操作處理為完成。[0124]圖15是示意性地圖示使用圖14中示出的固態驅動器的存儲部件(storage)的框圖，圖16是示意性地圖示使用圖14中示出的固態驅動器的存儲伺服器的框圖。
[0125]根據本發明構思的實施例的SSD4000可以用於形成存儲部件。如圖15中圖示的，存儲部件可以包括與圖14中所描述的相同地配置的多個固態驅動器4000。根據本發明構思的實施例的SSD4000可以用於配置存儲伺服器。如圖16中圖示的，存儲伺服器包括與關於圖14所描述的相同地配置的多個固態驅動器4000、以及伺服器4000A。此外，可以理解，在存儲伺服器中可以提供公知的RAID控制器4000B。
[0126]圖17是示意性地圖示根據本發明構思的實施例的moviNAND?的框圖。參考圖17，moviNAND?設備5000可以包括至少一個NAND快閃記憶體件5100和控制器5200。moviNAND?設備5000可以支持MMC4.4 (或稱為「eMMC」)標準。
[0127]NAND快閃記憶體件5100可以是單倍數據速率(SDR)NAND快閃記憶體件或雙倍數據速率(DDR)NAND快閃記憶體件。在示例實施例中，NAND快閃記憶體件5100可以包括NAND快閃記憶體晶片。這裡，可以通過在一個封裝(例如，細間距球柵陣列(Fine-pitch BallGrid Array, FBGA)等)中堆疊NAND快閃記憶體晶片來實現NAND快閃記憶體件5100。
[0128]控制器5200可以與圖2和3中所圖示的基本相同地配置，每個NAND快閃記憶體晶片可以由圖4中圖示的非易失性存儲器件形成。例如，控制器5200可以管理作為讀取回收操作的目標塊的TLC塊，在特定時間(例如，在主機的寫入請求時)根據存儲在隊列中的信息選擇TLC塊，並控制NAND快閃記憶體件5100使得所選擇的TLC塊的有效頁數據被移動到包括在非易失性存儲器件中的SLC塊中。當所選擇的TLC塊的有效頁數據被移動到包括在非易失性存儲器件中的SLC塊時，控制器5200可以將對所選擇的TLC塊的讀取回收操作處理為完成。
[0129]控制器5200可以經由多條通道與NAND快閃記憶體件5100連接。控制器5200可以包括至少一個控制器核5210、主機接口 5220、以及NAND接口 5230。控制器核5210可以控制moviNAND設備5000的整體操作。主機接口 5220可以被配置為執行控制器5200和主機之間的MMC接口連接。NAND接口 5230可以被配置為NAND快閃記憶體件5100和控制器5200之間的接口。在示例實施例中，主機接口 5220可以是並行接口(例如，MMC接口)。在其他示例實施例中，moviNAND設備5000的主機接口 5220可以是串行接口(例如，UHS-1I,UFS接口等)。
[0130]moviNAND?設備5000可以從主機接收電源電壓Vcc或Vccq。這裡，電源電壓Vcc (大約3.3V)可以供應到NAND快閃記憶體件5100和NAND接口 5230，而電源電壓Vccq(大約1.8V/3.3V)可以供應到控制器5200。在示例實施例中，可選地可以向moviNAND?設備5000供應外部高電壓Vpp。
[0131]根據本發明構思實施例的moviNAND?設備5000可以有利地存儲海量數據，同時可以具有改進的讀取特性。根據本發明構思實施例的moviNAND?設備5000可應用於小型低功率移動產品(例如，商品名稱為Galaxy S、iPhone等的已知設備)。
[0132]圖18是示意性地圖示根據本發明構思的實施例的通信設備的框圖。參見圖18，通信設備6000可以包括通信單元6100、控制器6200、存儲器單元6300、顯示單元6400、觸控螢幕單元6500和音頻單元6600。存儲器單元6300可以包括至少一個DRAM6310、至少一個OneNAND? 6320 和至少一個 moviNAND? 6330。
[0133]美國專利公開文件第2010/0010040 號，第 2010/0062715 號，第 2010/00199081號，第2010/0309237號和第2010/0315325號中公開了對行動裝置的更詳細描述，所述美國專利公開文件的整體內容通過引用併入於此。
[0134]圖19是示意性地圖示應用根據本發明構思的實施例的數據存儲設備的系統的圖。
[0135]如圖19中圖示的，包括根據本發明構思的實施例的數據存儲設備的固態驅動器可以應用於郵件伺服器8100。
[0136]圖20是示意性地圖示根據本發明構思的實施例的存儲卡的框圖。
[0137]存儲卡可以是例如MMC卡、SD卡、多用途卡、微SD卡、記憶棒、緊密SD卡、ID卡、PCMCIA卡、SSD卡、晶片卡、智慧卡、USB卡等。
[0138]參見圖20，存儲卡可以包括:接口電路9221，用於與外部設備接口連接；控制器9222，包括緩衝存儲器並控制存儲卡的操作；和至少一個非易失性存儲器件9207。控制器9222可以是處理器，其被配置為控制非易失性存儲器件9207的寫入和讀取操作。控制器9222可以經由數據總線和地址總線與非易失性存儲器件9207和接口電路9221耦接。接口電路9221可以通過用於主機和存儲卡之間的數據交換的卡協議(例如SD/MMC)與主機接口連接。
[0139]控制器9222可以與圖2和3中所圖示的基本相同地配置，非易失性存儲器件9207可以由圖4中圖示的非易失性存儲器件形成。例如，控制器9222可以管理作為讀取回收操作的目標塊的TLC塊，在特定時間(例如，在主機的寫入請求時)根據存儲在隊列中的信息選擇TLC塊，並控制非易失性存儲器件9207使得所選擇的TLC塊的有效頁數據被移動到包括在非易失性存儲器件9207中的SLC塊中。當所選擇的TLC塊的有效頁數據被移動到包括在非易失性存儲器件9207中的SLC塊中時，控制器9222可以將對所選擇的TLC塊的讀取回收操作處理為完成。
[0140]圖21是示意性地圖示根據本發明構思的實施例的數位照相機的框圖。
[0141]參見圖21，數位照相機可以包括主體9301、槽9302、鏡頭9303、顯示電路9308、快門按鈕9312、閃光燈9318等。存儲卡9331可以包括關於圖2描述的存儲器控制器和非易失性存儲器件。例如，控制器可以管理作為讀取回收操作的目標塊的TLC塊，在特定時間(例如，在主機的寫入請求時)根據存儲在隊列中的信息選擇TLC塊，並控制非易失性存儲器件使得所選擇的TLC塊的有效頁數據被移動到包括在非易失性存儲器件中的SLC塊中。當所選擇的TLC塊的有效頁數據被移動到包括在非易失性存儲器件中的SLC塊中時，控制器可以將對所選擇的TLC塊的讀取回收操作處理為完成。
[0142]如果存儲卡9331是接觸型存儲卡，則當其被插入槽9302時，電路板上的電子電路可以與存儲卡9331電接觸。在存儲卡9331是非接觸型存儲卡的情況中，電路板上的電子電路可以通過無線射頻通信與存儲卡9331通信。
[0143]圖22是示意性地圖示應用圖21中的存儲卡的各種系統的圖。
[0144]參見圖22，存儲卡9331可以應用於攝像機VC、電視機TV、音頻設備AD、遊戲機GM、電子音樂設備EMD、蜂窩電話機HP、計算機CP、個人數字助理(PDA)、錄音器VR、PC卡PCC等。[0145]在示例實施例中，存儲單元可以由可變電阻存儲單元形成。示例性可變電阻存儲單元和包括可變電阻存儲單元的存儲器件在美國專利第7529124號中公開，其整體通過引用合併於此。
[0146]在其它示例實施例中，存儲單元可以由具有電荷存儲層的各種單元結構之一形成。具有電荷存儲層的單元結構包括使用電荷俘獲層的電荷俘獲快閃結構、其中在多個層堆疊陣列的堆疊快閃結構、源極-漏極自由快閃結構、插腳(pin)型快閃結構等。
[0147]具有作為電荷存儲層的電荷俘獲快閃結構的存儲器件在美國專利第6858906號以及美國專利公開文件第2004/0169238號和第2006/0180851號中公開，其整體通過引用合併於此。源極-漏極自由快閃結構在韓國專利第673020號中公開，其整體通過引用合併於此。
[0148]根據本發明構思的非易失性存儲器件和/或存儲器控制器可以使用各種類型的封裝技術來封裝。這樣的封裝技術的示例包括PoP (層疊封裝)、球柵陣列(BGA)、晶片尺寸封裝(CSP )、塑料帶引線晶片載體(PLCC )、塑料雙列直插封裝(PD IP )、疊片內裸片封裝(Diein Waffle Pack)、晶片內裸片形式(Die in Wafer Form)、板上晶片(COB)、陶瓷雙列直插封裝(CERDIP)、塑料公制方形扁平封裝(MQFP)、小外型(S0IC)、縮小外型封裝(SS0P)、薄型小外型(TS0P)、薄型方形扁平封裝(TQFP)、系統級封裝(SIP)、多晶片封裝(MCP)、晶片級結構封裝(WFP )、晶片級處理堆疊封裝(WSP )等等。
[0149]儘管已經參考示例性實施例描述了本發明構思，本領域技術人員將明白，可以做出各種改變和修改而不背離本發明的精神和範圍。因此，應該理解，上面的實施例並不是限定性的，而是示例性的。
【權利要求】
1.一種存儲器系統，包括: 非易失性存儲器件，包括由每單元存儲η位數據的存儲塊形成的第一存儲區域和由每單元存儲m位數據的存儲塊形成的第二存儲區域，其中η和m是等於或大於I的不同的整數；和 存儲器控制器，配置為控制所述非易失性存儲器件， 其中，所述存儲器控制器被配置為執行讀取操作，以及執行讀取回收操作，在所述讀取回收操作中，第二存儲區域的目標存儲塊的有效數據被傳送到第一存儲區域的一個或多個存儲塊，目標存儲塊在讀取操作期間被選擇，並且 其中，當目標存儲塊的所有有效數據都被傳送到第一存儲區域的一個或多個存儲塊時，所述讀取回收操作被處理為完成。
2.根據權利要求1的存儲器系統，其中所述讀取回收操作在時間上被劃分為多個分離地執行的部分，其中目標存儲塊的有效數據的相應部分被傳送到第一存儲區域的一個或多個存儲塊。
3.根據權利要求1的存儲器系統，其中所述存儲器控制器被配置為響應於主機的寫入請求執行所述讀取回收操作的至少一部分。
4.根據權利要求1的存儲器系統，其中所述存儲器控制被配置為在主機請求的寫入操作完成後執行讀取回收操作的至少一部分。
5.根據權利要求4的存儲器系統，其中，在所述讀取回收操作中，在寫入操作完成之後、主機的超時時段過期之前，從目標存儲塊傳送有效數據的一部分，並且其中基於在寫入操作完成後直到主機的超時時段為止剩餘的時間來確定有效數據的該部分的數據量。
6.根據權利要求1的存儲器系統，其中，在所述讀取回收操作中，當控制器請求編程操作時，與第一存儲區域的存儲塊的存儲容量對應的有效數據量被傳送到第一存儲區域的存儲塊。
7.根據權利要求1的存儲器系統，其中在存儲器控制器的垃圾收集操作期間，存儲在第一存儲區域的一個或多個存儲塊中的數據被傳送到第二存儲區域的一個存儲塊。
8.根據權利要求1的存儲器系統，其中所述第一存儲區域包括所述一個或多個存儲塊和剩餘的存儲塊，並且其中所述控制器被配置為執行垃圾收集操作，該垃圾收集操作包括: 將存儲在除了具有空的存儲空間的存儲塊之外的、所述第一存儲區域的所述一個或多個存儲塊中的數據傳送到第二存儲區域的存儲塊中的所選擇的一個存儲塊；以及 將存儲在第一存儲區域的剩餘存儲塊中沒有空的存儲空間的至少一個存儲塊中的數據傳送到所述第二存儲區域的存儲塊中的所述所選擇的一個存儲塊， 其中，所述第二存儲區域的所述所選擇的存儲塊在數據傳送之後不包括打開的字線。
9.根據權利要求1的存儲器系統，其中n=l，m=3。
10.根據權利要求1的存儲器系統，其中所述存儲器控制器包括緩衝存儲器，該緩衝存儲器被配置為存儲隊列信息，該隊列信息指示在讀取操作期間選擇的第二存儲區域的目標存儲塊。
11.根據權利要求1的存儲器系統，其中所述存儲器控制器被配置為在時間上將讀取回收操作劃分為多個分離地執行的部分，其中響應於來自主機的相應的寫入操作請求以及滿足主機的超時條件而執行讀取回收操作的每一部分。
12.根據權利要求11的存儲器系統，其中在所述讀取回收操作的至少一個部分中，與第一存儲區域的存儲塊的存儲容量對應的目標存儲塊的有效數據量被傳送到第一存儲區域的存儲塊。
13.根據權利要求10的存儲器系統，其中在所述讀取操作，存儲器控制器被配置為對從第二存儲區域的讀取存儲塊讀取的數據的錯誤執行軟體錯誤校正操作，以及當從讀取存儲塊讀取的數據能夠經由軟體錯誤校正操作校正時，將隊列信息存儲在緩衝存儲器中，該隊列信息指示該讀取存儲塊為目標存儲塊。
14.根據權利要求10的存儲器系統，其中在所述讀取操作，存儲器控制器被配置為當從第二存儲區域的讀取存儲塊讀取的數據不能校正時執行讀取重試操作，以及當經由讀取重試操作從讀取存儲塊讀取的數據能夠校正時將指示該讀取存儲塊為目標存儲塊的隊列信息存儲在緩衝存儲器中。
15.根據權利要求10的存儲器系統，其中在所述讀取操作，存儲器控制器被配置為當從讀取存儲塊讀取的數據的錯誤位數超過基準時，將指示第二存儲區域的該讀取存儲塊是目標存儲塊的隊列信息存儲在緩衝存儲器中。
16.一種存儲器控制器的讀取回收方法，所述存儲器控制器控制包括每單元存儲η位數據的第一存儲塊和每單元存儲m位數據的第二存儲塊的非易失性存儲器件，其中η和m是等於或大於I的不同的整數，所述方法包括: 識別第二存儲塊當中作為讀取回收操作的目標的存儲塊；和 通過將識別為讀取回收操作的目標的存儲塊的有效數據傳送到第一存儲塊當中的一個或多個存儲塊來執行所述讀取回收操作，其中當所有所述有效數據都被傳送到第一存儲塊當中的一個或多個存儲塊·時，所述讀取回收操作被處理為完成。
17.根據權利要求16的讀取回收方法，其中讀取回收操作在時間上被劃分為多個分離地執行的部分，以避免主機的超時條件。
18.根據權利要求17的讀取回收方法，其中當主機請求相應的寫入操作時，執行讀取回收操作的部分。
19.根據權利要求17的讀取回收方法，其中在主機請求的相應寫入操作完成後執行所述讀取回收操作的部分。
20.根據權利要求17的讀取回收方法，其中，在所述讀取回收操作的至少一個部分中，在寫入操作完成之後、主機的超時時段過期之前，傳送有效數據的一部分。
21.根據權利要求17的讀取回收方法，其中，在所述讀取回收操作的至少一個部分中，傳送與第一存儲塊當中的存儲塊的存儲容量對應的有效數據量。
22.根據權利要求16的讀取回收方法，還包括執行垃圾收集操作，在該垃圾收集操作中存儲在第一存儲塊當中的一個或多個存儲塊中的數據被傳送到第二存儲塊當中的存儲塊。
23.根據權利要求16的讀取回收方法，其中所述第一存儲塊包括所述一個或多個存儲塊和剩餘的存儲塊，並且其中所述方法還包括執行垃圾收集操作，該垃圾收集操作包括: 將存儲在除了具有空的存儲空間的存儲塊之外的、所述第一存儲塊當中的所述一個或多個存儲塊中的數據傳送到第二存儲塊當中的所選擇的一個存儲塊；以及將存儲在第一存儲塊當中沒有空的存儲空間的至少一個剩餘存儲塊中的數據傳送到第二存儲塊當中的所述所選擇的一個存儲塊， 其中，所述第二存儲塊當中的所選擇的存儲塊在數據傳送之後不包括打開的字線。
24.根據權利要求16的讀取回收方法，其中n=l，m=3。
25.根據權利要求16的讀取回收方法，其中從存儲器控制器提供的數據經由緩衝編程操作存儲在第一存儲塊中，並且存儲在所述第一存儲塊中的數據經由主編程操作存儲在第二存儲塊中。
26.一種存儲器控制器的操作方法，所述存儲器控制器控制包括每單元存儲η位數據的第一存儲塊和每單元存儲m位數據的第二存儲塊的非易失性存儲器件，其中η和m是等於或大於I的不同的整數，所述方法包括: 當從第二存儲塊讀取的數據的錯誤超過基準時，存儲指示第二存儲塊是讀取回收操作的目標存儲塊的隊列信息； 應主機的請求，基於隊列信息確定是否存在目標存儲塊； 當確定存在目標存儲塊時，在第一存儲塊當中的一個或多個存儲塊中編程目標存儲塊的有效數據；以及 在垃圾收集操作，在第二存儲塊當中的存儲塊中編程在第一存儲塊當中的一個或多個存儲塊中存儲的數據， 其中，當在第一存儲塊當中的一個或多個存儲塊中編程了目標存儲塊的所有有效數據時，所述讀取回收操作被處理為完`成。
27.根據權利要求26的操作方法，其中在主機的寫入請求時確定目標存儲塊的存在。
28.根據權利要求26的操作方法，其中所述第一存儲塊包括所述一個或多個存儲塊和剩餘的存儲塊，並且其中所述垃圾收集操作包括: 將存儲在除了具有空的存儲空間的存儲塊之外的第一存儲塊當中的所述一個或多個存儲塊中的數據傳送到第二存儲塊當中的所選擇的一個存儲塊；以及 將存儲在第一存儲塊當中沒有空的存儲空間的至少一個剩餘的存儲塊中的數據傳送到第二存儲塊當中的所述所選擇的一個存儲塊， 其中，第二存儲塊當中的所述所選擇的存儲塊在數據傳送之後不包括打開的字線。
29.根據權利要求26的操作方法，其中n=l，m=3。
30.根據權利要求29的操作方法，其中從第二存儲塊讀取的數據是最低有效位(LSB)頁數據、中央有效位(CSB )頁數據、或最高有效位(MSB )頁數據。
【文檔編號】G11C16/34GK103714856SQ201310464864
【公開日】2014年4月9日 申請日期:2013年10月8日 優先權日:2012年10月5日
【發明者】鄭鏞佑, 金煥忠, 樸璟奎, 樸恩珠, 薛峰官 申請人:三星電子株式會社