固態成像裝置、固態成像裝置的製造方法和電子設備的製作方法
2023-04-22 16:51:56
固態成像裝置、固態成像裝置的製造方法和電子設備的製作方法
【專利摘要】提供一種固態成像裝置，所述固態成像裝置包括光電轉換從半導體基板的後表面側入射的光的多個光電轉換區域、形成在布置成矩陣形狀的多個光電轉換區域之間的元件隔離區域以及形成在元件隔離區域的上表面上的屏蔽件。元件隔離區域具有高雜質濃度連接到屏蔽件的至少一部分的高雜質濃度區域。
【專利說明】固態成像裝置、固態成像裝置的製造方法和電子設備
【技術領域】
[0001]本公開涉及固態成像裝置，固態成像裝置的製造方法以及電子設備，特別是涉及能在後表面照明型固態成像裝置中改進光接收靈敏度的固態成像裝置、固態成像裝置的製造方法以及電子設備。
【背景技術】
[0002]後表面照射型固態成像裝置中光從半導體基板的後表面側入射。例如，JP2008-300614A提出了這樣的後表面輻照型固態成像裝置的技術，其通過將屏蔽件的光入射表面側連接到接地電路而抑制圍繞屏蔽件的有源層之間產生電荷。
【發明內容】
[0003]然而，因為在JP2008-300614A的技術中P-型擴散層形成在光入射表面側的整個界面上，所以存在靈敏度降低的風險。
[0004]本公開通過考慮這樣的情形而實現，並且可改進後表面照射型固態成像裝置中的光接收靈敏度。
[0005]根據本公開的第一實施例，提供一種固態成像裝置，其包括光電轉換從半導體基板的後表面側入射的光的多個光電轉換區域；形成在設置成矩陣形式的多個光電轉換區域之間的元件隔離區域；以及形成在元件隔離區域的上表面上的屏蔽件。元件隔離區域具有連接到屏蔽件的至少一部分的高雜質濃度的高雜質濃度區域。
[0006]根據本公開的第二實施例，提供一種固態成像裝置的製造方法，其包括形成光電轉換從半導體基板的後表面入射的光的多個光電轉換區域；在設置成矩陣形狀的多個光電轉換區域之間的元件隔離區域的後表面側上形成高雜質濃度區域，該高雜質濃度區域的雜質濃度高於元件隔離區域的雜質濃度；以及在高雜質濃度區域的上表面上形成連接到高雜質濃度區域的屏蔽件。
[0007]根據本公開的第三實施例，提供一種電子設備，其包括固態成像裝置，包括:
[0008]多個光電轉換區域，所述多個光電轉換區域光電轉換從半導體基板的後表面側入射的光；元件隔離區域，所述元件隔離區域形成在設置成矩陣形狀的多個光電轉換區域之間；以及屏蔽件，所述屏蔽件形成在元件隔離區域的上表面上。所述元件隔離區域具有連接到屏蔽件的至少一部分的高雜質濃度的高雜質濃度區域。
[0009]在本公開的第一至第三實施例中，形成多個光電轉換區域，其光電轉換從半導體基板的後表面側入射的光；在以矩陣形狀設置的多個光電轉換區域之間的元件隔離區域的後表面側上，以高於元件隔離區域的雜質濃度的更高雜質濃度，形成高雜質濃度區域；以及在連接到高雜質濃度區域的該高雜質濃度區域的上表面上形成屏蔽件。
[0010]固態成像裝置和電子設備可以是獨立的裝置，或者可為結合成另一個裝置的模塊。
[0011]根據本公開的第一至第三實施例，在後表面照射型固態成像裝置中可改進光接收靈敏度。
【專利附圖】
【附圖說明】
[0012]圖1是示出可應用於本公開的固態成像裝置的示意性結構的模塊圖；
[0013]圖2是示出像素共享結構示例的示意圖；
[0014]圖3是描述像素陣列部分的第一像素結構示例的示意圖；
[0015]圖4是示出其上形成屏蔽件的區域的平面圖；
[0016]圖5是像素陣列部分的平面圖；
[0017]圖6是周邊電路或外圍電路隔離區域和像素陣列部分之間的邊界附近的截面結構圖；
[0018]圖7是現有技術的像素陣列部分的邊界附近的截面結構圖；
[0019]圖8是示出接觸部分另一個結構示例的示意圖；
[0020]圖9是描述像素陣列部分的第二像素結構示例的示意圖；
[0021]圖10A-C是描述屏蔽件的設置位置的示意圖；
[0022]圖11是描述像素陣列部分的第三像素結構示例的示意圖；
[0023]圖12是描述像素陣列部分的第四像素結構示例的示意圖；
[0024]圖13是描述像素陣列部分的另一個像素結構示例的示意圖；
[0025]圖14A-B是描述可應用於本公開的固態成像裝置的製造方法的示意圖；
[0026]圖15A-B是描述可應用於本公開的固態成像裝置的製造方法的示意圖；
[0027]圖16A-B是描述可應用於本公開的固態成像裝置的製造方法的示意圖；
[0028]圖17A-B是描述可應用於本公開的固態成像裝置的製造方法的示意圖；
[0029]圖18A-B是描述可應用於本公開的固態成像裝置的製造方法的示意圖；
[0030]圖19A-B是描述可應用於本公開的固態成像裝置的製造方法的示意圖；以及
[0031]圖20是示出作為可應用於本公開的電子設備的成像設備構造示例的模塊圖。
【具體實施方式】
[0032]在下文，將參考附圖詳細描述本公開的優選實施例。應注意，在本說明書和附圖中，具有基本上相同功能和結構的結構元件使用相同的附圖標記表示，並且省略這些結構元件的重複說明。
[0033]在下文，將描述本公開的實施方式(在下文，稱為實施例)。描述以如下的順序進行。
[0034]1.第一實施例(第一像素橫截面結構示例)
[0035]2.第二實施例(第二像素橫截面結構示例)
[0036]3.第三實施例(第三像素橫截面結構示例)
[0037]4.第四實施例(第四像素橫截面結構示例)
[0038]
[0039]圖1示出了可應用於本公開的固態成像裝置的示意性構造。
[0040]圖1的固態成像裝置I構造為在例如採用矽(Si)作為半導體的半導體基板12上具有其上像素2設置成二維陣列形狀的像素陣列部分3 ;以及圍繞該像素陣列部分3的周邊電路或外圍電路部分。垂直驅動電路4、列信號處理電路5、水平驅動電路6、輸出電路7和控制電路8包括在周邊電路部分中。
[0041]像素2的每一個包括作為光電轉換元件的光敏二極體和多個像素電晶體。例如，多個像素電晶體由轉移電晶體、選擇電晶體、復位電晶體和放大電晶體的四個MOS電晶體構成。
[0042]此外，像素2可設定為像素共享結構。該像素共享結構由多個光敏二極體、多個轉移電晶體、一個共享浮置擴散(浮置擴散區域)和來自其他像素電晶體的每一個的一個共享像素電晶體構成。就是說，共享像素通過共享構成多個單元像素的光敏二極體和轉移電晶體與來自其他像素電晶體的每一個的一個像素電晶體而構成。
[0043]控制電路8接收用輸入時鐘指定運行模式等的數據，或者輸出諸如固態成像裝置I的內部信息的數據。也就是說，用作垂直驅動電路4、列信號處理電路5或水平驅動電路6等的運行基礎的時鐘信號和控制信號，根據垂直同步信號、水平同步信號和主時鐘由控制電路8產生。而且，控制電路8輸出所產生的時鐘信號且控制到垂直驅動電路4、列信號處理電路5和水平驅動電路6的信號。
[0044]垂直驅動電路4，其由移位寄存器構成，例如，選擇像素驅動配線10，提供用於驅動像素2的脈衝到所選擇的像素驅動配線10，並且由行單元驅動像素2。也就是說，垂直驅動電路4由行單元在垂直方向上順序選擇性地掃描像素陣列部分3的每個像素2，並且通過垂直信號線9基於根據每個像素2的光電轉換部分中接收的光量產生的信號電荷提供像素信號到列信號處理電路5。
[0045]一個列信號處理電路5設置在像素2的每一行中，並且執行信號處理，例如由用於每像素行的一行部分的像素2產生的信號的噪聲降低。例如，列信號處理電路5執行諸如CDS (關聯雙取樣)和AD轉換以去除特定像素的固定圖案噪聲的信號處理。
[0046]水平驅動電路6，其由移位寄存器構成，例如，通過順序輸出水平掃描脈衝而順序選擇列信號處理電路5的每一個,並且從列信號處理電路5的每一個輸出像素信號到水平信號線11。
[0047]輸出電路7對從列信號處理電路5的每一個通過水平信號線11順序提供的信號執行信號處理，並且輸出該信號。例如，存在其中輸出電路7僅執行緩衝的情況，並且存在其中輸出電路7執行各種數位訊號處理的情況，例如黑色級別的調整以及列變化糾正。輸入/輸出端子13執行信號傳輸到外面以及從外面接收信號。
[0048]如上構成的固態成像裝置I是CMOS圖像傳感器，其被稱為列AD系統，其中執行⑶S處理和AD轉換處理的列信號處理電路5布置在每個像素行中。
[0049]此外，固態成像裝置I是後表面照明型MOS型固態成像裝置，其中光從後表面側入射，後表面側與半導體基板12上形成有像素電晶體的前表面側相對。
[0050]
[0051]如上所述，像素陣列部分3的像素2可製作為在像素單元中具有光敏二極體和多個像素電晶體的結構，或者可製作為像素單元中僅具有光敏二極體和轉移電晶體的像素共享結構，並且與多個像素共享其它像素電晶體。
[0052]在本實施例中，像素陣列部分3的像素2具有如圖2所示的像素共享結構。
[0053]也就是說，圖2示出了適合於圖1的固態成像裝置I的像素共享結構。
[0054]在像素陣列部分3中，規則地布置成二維陣列形狀的多個像素2在水平方向和垂直方向上重複布置，2x2的4個像素由接收綠(Gr、Gb)光的Gb像素和Gr像素、接收紅(R)光的R像素以及接收藍(B)光的B像素構成，其被稱為Bayer設置。
[0055]本實施例的像素共享結構是這樣的結構，其中多個像素電晶體，來自水平方向上的2像素和垂直方向上的4像素，共計8像素，由圖2中的虛線表示，在多個Bayer設置像素2當中共享。
[0056]具體而言，對於由虛線表示的共享單元的8像素，復位電晶體RST、放大電晶體AMP和選擇電晶體SEL共享，並且為像素2的每一個設置轉移電晶體TRG。應注意，僅復位電晶體RST、放大電晶體AMP、選擇電晶體SEL和轉移電晶體TRG的每一個的柵極電極示出在圖2中。
[0057]每個像素2的結構中光電轉換從半導體基板12的後表面側入射的光的光電轉換區域21由元件隔離區域22隔離。
[0058]
[0059]接下來，將參考圖3描述像素陣列部分3的像素2的第一結構示例。
[0060]圖3示出了在圖2的共享單元內設置在水平方向上的兩個像素的截面圖。
[0061]應注意，圖3中的圖下側是半導體基板12的後表面側，光入射到其上，而圖3中圖上側對應於半導體基板12的前表面側，配線層在其上形成。
[0062]光敏二極體(PD)通過層疊N-型半導體區域31、雜質高於N-型半導體區域31的N-型半導體區域(N+半導體區域)32以及高雜質濃度的P-型半導體區域(P+半導體區域)33而形成在像素2內的光電轉換區域21中。
[0063]因此，由於P-型雜質區域不設置在光敏二極體(PD)的光入射側(圖的下側)上，所以，與其中設置P-型雜質區域的情況相比，固態成像裝置I可改進光接收靈敏度。
[0064]光電轉換區域21的兩側上的元件隔離區域22形成在P-型半導體區域(P-阱)中。
[0065]高雜質濃度N-型半導體區域(N++半導體區域)34，其變成共享單元的多個像素2通常使用的浮置擴散區域，形成在每個元件隔離區域22的基板前表面側上，位於設置在水平方向的兩個像素2之間。這裡，N++半導體區域34的「N++」例如表示雜質濃度高於N+半導體區域32的「N+」。
[0066]轉移電晶體TRG的柵極電極36通過柵極絕緣膜35形成在光電轉換區域21和元件隔離區域22的上表面(基板前表面側的表面)上。
[0067]另一方面，P++半導體區域37，其中雜質濃度設定到高於所有元件隔離區域22的P-型半導體區域的濃度，形成在基板後表面側上元件隔離區域22的每一個的界面附近。這些高雜質濃度P++半導體區域37用作與向其提供O [V]電壓的導電屏蔽件38的接觸部分，例如如稍後所描述的那些。P++半導體區域37設置為與光電轉換區域21的N型半導體區域31分開，以避免諸如靈敏度降低和顏色混合的退化。
[0068]屏蔽件38形成在P++半導體區域37的每一個的下表面上，以便防止光入射而通過其他相鄰像素2的濾色器42。因此，屏蔽件38與元件隔離區域22連接的表面由設定具有高雜質濃度的P++半導體區域37覆蓋。例如，諸如鎢(W)的具有高屏蔽特性的導電構件可用於屏蔽件38。
[0069]例如，由鉿的氧化物膜等形成的電荷固定膜(SCF)39和二氧化矽膜(Si02)40例如通過高密度等離子體CVD形成在基板後表面側其中沒有形成屏蔽件38的區域上。二氧化矽膜(Si02)被稱為HDP (高密度等離子體)氧化膜。
[0070]此外，屏蔽件38和二氧化矽膜40的整個表面用平坦化膜41覆蓋，並且還形成綠(Gr、Gb)、紅(R)和藍(B)之一的濾色器42。
[0071]應注意，儘管圖3中省略了示出，但是晶片上透鏡143 (圖14A-B)另外形成在濾色器42的下側上。
[0072]如上所述，在固態成像裝置I的像素陣列部分3中，導電屏蔽件38直接設置在元件隔離區域22下，元件隔離區域22隔離每個像素2的光敏二極體。而且，導電屏蔽件38連接到P++半導體區域37，這是元件隔離區域22內的調整到更高雜質濃度的區域
[0073]換言之，像素陣列部分3的多個光電轉換區域22之間的元件隔離區域22的每一個具有高雜質濃度P++半導體區域37，並且P++半導體區域37直接連接到屏蔽件38。
[0074]
[0075]圖4是示出形成屏蔽件38的區域的像素陣列部分3的平面圖。
[0076]如圖4所示，由附加傾斜線表示的屏蔽件38形成格子形狀，類似於元件隔離區域22，直接在元件隔離區域22下。
[0077]
[0078]圖5示出了固態成像裝置I的像素陣列部分3的平面圖。
[0079]像素陣列部分3包括每個像素2的光電轉換區域21在此打開的開口區域51以及OPB (光學黑色)區域52，OPB (光學黑色)區域52是光電轉換區域21用元件隔離區域22屏蔽且其中光學黑色水平被檢測的區域。
[0080]周邊電路或外圍電路隔離區域53圍繞像素陣列部分3形成。周邊電路隔離區域53是隔離像素陣列部分3與周邊電路的區域，周邊電路或外圍電路中設置垂直驅動電路4或列信號處理電路5等。
[0081]如圖4所示，像素陣列部分3中布置成格子形狀的屏蔽件38形成為達到圍繞像素陣列部分3的周邊電路隔離區域53，並且在周邊電路隔離區域53的接觸部分54中連接到半導體基板12的P型半導體區域60 (圖6)。
[0082]
[0083]圖6示出了周邊電路隔離區域53和像素陣列部分3之間的界面附近的截面結構圖。
[0084]應注意，圖6中與圖3相同的部分使用了相同的附圖標記，並且任意地省略這些部分的描述。圖6中的上下方向與圖3的相反，圖的上側變為基板後表面側(光入射表面側)，而圖的下側變為基板前表面側。此外，考慮到整個圖紙的可視性，圖6中簡化了圖3的各部分，並且顯示了縮小了比例的變化。
[0085]屏蔽件38形成格子形狀，如參考圖4所描述，類似於開口區域51中的元件隔離區域22。另一方面，因為OPB區域52中屏蔽其上形成光敏二極體(PD)的光電轉換區域21也是必須的，所以屏蔽件38形成在光電轉換區域21的上表面上。也就是說，整個OPB區域52由屏蔽件38覆蓋。
[0086]整個OPB區域52上形成的屏蔽件38類似地形成在周邊電路隔離區域53上，並且連接到周邊電路隔離區域53的P型半導體區域(P-阱)。周邊電路隔離區域53的接觸部分54對應於P型半導體區域60連接到屏蔽件38的區域。
[0087]雜質濃度設定到高濃度的P++半導體區域61形成在周邊電路隔離區域53的P型半導體區域60的基板前表面側的界面附近，並且連接到基板前表面側的配線層的連接導體62。這些連接導體62連接到第一配線層63，第一配線層63連接到周邊電路或外圍電路64。
[0088]例如，O [V]的電壓從周邊電路64通過第一配線層63和連接導體62提供到周邊電路隔離區域53的P-型半導體區域60。換言之，P型半導體區域60連接到第一配線層63，第一配線層63為周邊電路64的接地配線(GND)。
[0089]屏蔽件38通過接觸部分54電連接到P型半導體區域60。此外，屏蔽件38還連接到像素陣列部分3的元件隔離區域22內的高雜質濃度P++半導體區域37。
[0090]因此，隔離每個像素2的光電轉換區域(PD) 21的元件隔離區域22電連接到作為周邊電路64的接地配線(GND)的第一配線層63，並且預定電壓(O [V])從周邊電路64提供到元件隔離區域22。
[0091]這樣，在可應用於本公開的固態成像裝置I中，隔離每個像素2的光電轉換區域(PD)21的元件隔離區域22從基板後表面側通過屏蔽件38電連接到周邊電路64的接地配線(GND)。這樣，因為電壓控制到O [V]，所以元件隔離區域22可防止屏幕內的輸出因諸如講波動(well fluctuat1n)現象引起的陰影，講波動中伴隨著施加到像素電晶體的柵極電極的電壓的變化，元件隔離區域22的電勢發生變化。
[0092]應注意，儘管在上面描述的示例中，0[V]的電壓提供到元件隔離區域22，但是例如可施加約-1 [V]的負電壓。
[0093]〈現有技術的截面結構圖〉
[0094]圖7示出了現有技術的像素陣列部分界面附近的截面結構圖，以便描述本公開的效果。
[0095]圖7對應於圖6的部件使用相同的附圖標記，並且將僅描述不同的部分。
[0096]在圖7所示的現有技術的結構中，屏蔽件71不連接到元件隔離區域22，並且元件隔離區域22從基板前表面側電連接到作為周邊電路64的接地配線(GND)的第一配線層63。
[0097]具體而言，高雜質濃度P++半導體區域37包括在元件隔離區域22的基板前表面側的界面附近，並且連接到連接導體72。連接導體72通過像素陣列部分3內的第一配線層63連接到第二配線層73，並且第二配線層73在周邊電路隔離區域53中通過第一配線層63連接到周邊電路64。這樣，0[V]的電壓從周邊電路64提供到元件隔離區域22。
[0098]在這樣的現有技術的結構中，用於連接元件隔離區域22和周邊電路64的接地配線(GND)的配線層(例如連接導體72和第二配線層73)可能必須在基板前表面側上，例如如圖7中的矩形虛線所示。
[0099]另一方面，在可應用於本公開的固態成像裝置I中，由於存在從基板後表面側通過屏蔽件38到接地配線的電連接，如圖6所示，所以可能必須具有用於將元件隔離區域22接地的基板前表面側的配線層。這樣，可提高基板前表面側的配線布置的自由度。
[0100]
[0101]圖8是示出周邊電路隔離區域53的接觸部分54另一個結構示例的示意圖。
[0102]在圖8的示例中，周邊電路隔離區域53的接觸部分54是經由貫通電極81直接連接到第一配線層63的結構，貫通電極81所用的材料與屏蔽件38所用的材料相同。通過這樣的貫通電極81，O [V]的電壓可從周邊電路64提供到屏蔽件38，並且另外地從屏蔽件38提供到元件隔離區域22。
[0103]
[0104]接下來，將參考圖9描述像素陣列部分3的像素2的第二結構示例。
[0105]圖9是像素2的截面圖，以與圖3的第一結構示例類似方式示出。
[0106]相同的附圖標記用到圖9與圖3中相同的部分，任意地省略這些部分的描述，並且僅描述不同的部分。從下面的圖10 (A-C)以後都如此。
[0107]在像素2的第二結構示例中，屏蔽件91A和屏蔽件91B的兩種類型的屏蔽件呈現為屏蔽件91。屏蔽件91A連接到元件隔離區域22的高雜質濃度P++半導體區域37，與圖3類似。另一方面，屏蔽件91B不連接到元件隔離區域22，並且P++半導體區域37不出現在元件隔離區域22中。
[0108]也就是說，在上面描述的第一結構示例中，像素陣列部分3內布置成格子形狀的所有屏蔽件38連接到元件隔離區域22的P++半導體區域37。
[0109]另一方面，在第二結構示例中，像素陣列部分3內布置成格子形狀的所有屏蔽件91當中僅屏蔽件91A部分連接到元件隔離區域22的P++半導體區域37。P++半導體區域37用作與導電屏蔽件9IA的接觸部分。
[0110]電荷固定膜39和二氧化矽膜40與光電轉換區域21類似形成在元件隔離區域22和沒有連接到P++半導體區域37的屏蔽件91B之間。
[0111]在第二結構示例中，如上所述，像素陣列部分3內僅屏蔽件91A部分連接到(P++半導體區域37)元件隔離區域22並且接地。
[0112]圖10 (A-C)是示出在屏蔽件91A僅與元件隔離區域22的部分接觸的情況下連接位置的布置示例的示意圖。
[0113]在屏蔽件91A僅與元件隔離區域22的部分接觸的情況下，存在與8像素的區域內的至少一個或多個位置接觸的情形，該8像素的區域為共享單元。
[0114]圖1OA示出了在如圖9所示的共享單元的元件隔離區域22內直接在浮置擴散下的區域101處存在接觸(設置屏蔽件91A)的示例。
[0115]圖1OB示出了在共享單元的元件隔離區域22內直接在共享像素電晶體下的區域102處存在接觸(設置屏蔽件91A)的示例。
[0116]圖1OC示出了在共享單元的元件隔離區域22內在圍繞紅(R)像素2的區域103處存在接觸(設置屏蔽件91A)的示例。紅光是紅(R)、綠(G)和藍(B)當中最長波長的光。由於具有長波長的光在光電轉換區域21內很深位置處(遠離光入射表面的位置)光電轉換，所以難以使光受到P++半導體區域37的影響。因此，屏蔽件91A僅布置在圍繞紅(R)像素2的區域103處，在紅(R)、綠(G)和藍(B)當中具有最長的波長。
[0117]應注意，圖1OA至圖1OC的示例是在是共享單元的8像素區域內與至少一個或多個位置接觸的示例，並且無需說在這些之外的位置也可能存在接觸。
[0118]通過使屏蔽件91A在是共享單元的8像素區域內的至少一個或多個位置與元件隔離區域22接觸，屏幕內的輸出可防止具有由諸如勢阱波動現象引起的陰影，勢阱波動中元件隔離區域22的電勢隨著施加電壓的變化而變化，該電壓施加到像素電晶體的柵極電極。
[0119]
[0120]接下來，將參考圖11描述像素陣列部分3的像素2的第三結構示例。
[0121]圖11是與圖3的第一結構示例類似示出的像素2的截面圖。
[0122]在像素2的第三結構示例中，P++半導體區域37不接近於元件隔離區域22和電荷固定膜39之間的界面，並且形成在與電荷固定膜39分隔開的元件隔離區域22內。
[0123]而且，屏蔽件111形成為嵌入元件隔離區域22內，以連接到P++半導體區域37。這樣，由於相鄰光電轉換區域21的N型半導體區域31可由屏蔽件111物理地隔離，所以可改善抑制顏色混合的效果。
[0124]此外，由於屏蔽件111的外面可由是P型半導體區域的元件隔離區域22覆蓋，所以可提高抑制黑電流的效果。
[0125]
[0126]接下來，將參考圖12描述像素陣列部分3的像素2的第四結構示例。
[0127]圖12是與圖3的第一結構示例類似示出的像素2的截面圖。
[0128]在像素2的第四結構示例中，屏蔽件111形成為與上述第三結構示例類似地嵌入。這樣，由於相鄰光電轉換區域21的N型半導體區域31可由屏蔽件111物理地隔離，所以可改善抑制顏色混合的效果。
[0129]而且，屏蔽件111和N型半導體區域31之間的區域由電荷固定膜121形成。這樣，由於屏蔽件111的外面可由電荷固定膜121覆蓋，所以可提高抑制黑電流的效果。
[0130]應注意，儘管圖11和圖12所示的第三和第四結構示例是其中存在與上述第一結構示例類似的直接在所有元件隔離區域22下接觸的示例，但是也可僅與一部分接觸，例如，在上述第二結構示例中。
[0131]應注意，在上述的示例中，屏蔽件38形成為與高雜質濃度P++半導體區域37直接接觸。然而，如圖13所示，連接到P++半導體區域37的接觸部分141通過採用與屏蔽件38不同的導電材料形成；並且通過在接觸部分141上形成屏蔽件38，P++半導體區域37和屏蔽件38也可間接連接。
[0132]
[0133]接下來，將參考圖14 (A-B)至圖19 (A-B)描述固態成像裝置I的製造方法。
[0134]首先，如圖14A所示，例如採用矽(Si)的半導體基板151製備為半導體。
[0135]接下來，如圖14B所示，作為元件隔離層的P型擴散層152、作為光電轉換層的N型擴散層153以及表面釘扎層154形成在半導體基板151中。然後，像素電晶體的源極/漏極區域155、柵極絕緣膜156和柵極電極157形成在半導體基板151的前表面側上。
[0136]例如，P型擴散層152對應於圖13的元件隔離區域22，N型擴散層153對應於圖13的N型半導體區域31和N+半導體區域32，並且表面釘扎層154對應於圖13的P+半導體區域33。例如，柵極絕緣膜156和柵極電極157對應於圖13的柵極絕緣膜35和柵極電極36。
[0137]接下來，如圖15A所示，構成大量金屬配線的配線層158和層間絕緣層形成在半導體基板151的前表面側上，然後，如圖15B所示，翻轉整個半導體基板151。
[0138]然後，如圖16A所示，拋光半導體基板151直至暴露作為光電轉換層的N型擴散層153,之後,如圖16B所不,後表面釘扎層159形成在拋光後暴露的表面上。例如,後表面釘扎層159對應於圖13的電荷固定膜(SCF) 39。
[0139]接下來，如圖17A所示，用於基板接觸的高濃度P型擴散層(P++) 160形成在P型擴散層152的基板後表面側上，然後，如圖17B所示，絕緣膜161形成在後表面釘扎層159的上表面上。例如，P型擴散層(P++) 160對應於圖13的P++半導體區域37，並且絕緣膜161對應於圖13的二氧化矽膜40。
[0140]然後，如圖18A所示，接觸部分162這樣形成，蝕刻絕緣膜161以接觸P型擴散層(P++)160並且嵌入(embedding)導電材料，其後，如圖18B所示，採用導電材料的屏蔽件163形成在接觸部分162的上部上。例如，接觸部分162對應於圖13的接觸部分141，並且屏蔽件163對應於圖13的屏蔽件38。
[0141]最後，如圖19A所示，濾色器164形成在屏蔽件163和絕緣膜161的上表面上，另夕卜，如圖19B所示，晶片上透鏡165形成在濾色器164的上側上。
[0142]如上所述，固態成像裝置I可製造為通過連接導電屏蔽件163與作為元件隔離層的P-型擴散層152的P型擴散層(P++) 160而存在與基板的接觸。
[0143]應注意，儘管在上面的示例中已經描述了固態成像裝置，其通過設定第一導電類型作為P型且第二導電類型作為N型而使用電子作為信號電荷，但是本公開也可應用於使用電子空穴作為信號電荷的固態成像裝置。也就是說，通過設定第一導電類型為N型和第二導電類型為P型，上述半導體區域的每一個可構造有相反導電類型的半導體層。
[0144]
[0145]上述固態成像裝置I例如可應用於各種類型的電子設備，諸如成像設備，數字靜態相機或數字攝像機、包括成像功能的行動電話或包括成像功能的音頻播放器。
[0146]圖20是示出作為可應用於本公開的電子設備的成像設備的構造示例。
[0147]圖20所示的成像設備201構造為包括光學系統202、快門裝置203、固態成像裝置204、控制電路205、信號處理電路206、監視器207和存儲器208，並且可捕獲靜態圖像和運動圖像。
[0148]光學系統202構造為具有一個或多個透鏡，引導光(入射光)從攝像物體到固態成像裝置204，並且在固態成像裝置204的光接收表面上形成圖像。
[0149]快門裝置203設置在光學系統202和固態成像裝置204之間，並且根據控制電路205的控制而控制固態成像裝置204的光入射周期和屏蔽周期。
[0150]固態成像裝置204由上述的固態成像裝置I構成。固態成像裝置204根據通過光學系統202和快門裝置203在光接收表面上形成圖像的光以固定的間隔累積信號電荷。固態成像裝置204中累積的信號電荷根據從控制電路205提供的驅動信號(定時信號)轉移。固態成像裝置204可由該單元構成為一個晶片，或者可構成為相機模塊的一部分，其通過信號處理電路206等與光學系統202封裝在一起。
[0151]通過輸出控制固態成像裝置204的轉移操作和快門裝置203的快門操作的驅動信號，控制電路205驅動固態成像裝置204和快門裝置203。
[0152]信號處理電路206對從固態成像裝置204輸出的像素信號施加各種類型的信號處理。由信號處理電路206施加的信號處理而獲得的圖像(圖像數據)提供到監視器207並且進行顯示，或者提供到存儲器208並且存儲(記錄)。
[0153]本公開的實施例不限於上述的實施例，並且在不脫離本公開內容的範圍內，各種變化都是可能的。
[0154]本領域的技術人員應當理解的是，在所附權利要求或其等同方案的範圍內，根據設計需要和其他因素，可以進行各種修改、結合、部分結合和替換。
[0155]另外，本公開也可構造如下。
[0156](I) 一種固態成像裝置，包括:
[0157]多個光電轉換區域，其光電轉換從半導體基板的後表面側入射的光；
[0158]元件隔離區域，形成在以矩陣形式布置的所述多個光電轉換區域之間；以及
[0159]屏蔽件，形成在所述元件隔離區域的上表面上，
[0160]其中所述元件隔離區域具有連接到該屏蔽件的至少部分的高雜質濃度的高雜質濃度區域。
[0161](2)根據(I)的固態成像裝置，
[0162]其中該元件隔離區域的該高雜質濃度區域直接連接到該屏蔽件的至少一部分。
[0163](3)根據(I)或(2)的固態成像裝置，
[0164]其中所述元件隔離區域的所述高雜質濃度區域僅出現在所述光電轉換區域光電轉換紅光的周圍部分中。
[0165](4)根據(I)或(2)的固態成像裝置，
[0166]其中所述多個光電轉換區域之間的每個所述元件隔離區域具有一個所述高雜質濃度區域，以及
[0167]其中所述高雜質濃度區域直接連接到所述高雜質濃度區域的上表面上的所述屏蔽件。
[0168](5)根據(I)至(4)任何一項的固態成像裝置，
[0169]其中預定的電壓從周邊電路提供到所述屏蔽件，所述周邊電路設置在包括所述多個光電轉換區域和所述元件隔離區域的像素陣列的周圍。
[0170](6)根據(I)至(5)任何一項的固態成像裝置，
[0171]其中預定電壓通過貫通電極從周邊電路提供到所述屏蔽件，所述周邊電路設置在包括所述多個光電轉換區域和所述元件隔離區域的像素陣列的周圍。
[0172](7)根據(I)至(6)任何一項的固態成像裝置，
[0173]其中所述元件隔離區域的所述高雜質濃度區域形成在與所述元件隔離區域在所述半導體基板的後表面側上的界面分隔開的位置，並且
[0174]其中所述屏蔽件嵌入該元件隔離區域內。
[0175](8)根據(3)、(5)或(6)的固態成像裝置，
[0176]其中所述元件隔離區域的所述高雜質濃度區域通過與所述屏蔽件的材料不同的導電材料間接地連接到所述屏蔽件的至少一部分。
[0177](9) 一種固態成像裝置的製造方法，包括:
[0178]形成光電轉換從半導體基板的後表面側入射的光的多個光電轉換區域；
[0179]在布置成矩陣形狀的所述多個光電轉換區域之間的元件隔離區域的後表面側上形成高雜質濃度區域，所述高雜質濃度區域具有的雜質濃度高於所述元件隔離區域的雜質濃度；以及
[0180]在所述高雜質濃度區域的上表面上形成連接到所述高雜質濃度區域的屏蔽件。
[0181](10)—種電子設備，包括:
[0182]固態成像裝置，包括:
[0183]多個光電轉換區域,其光電轉換從半導體基板的後表面側入射的光；
[0184]元件隔離區域，形成在布置成矩陣形狀的所述多個光電轉換區域之間；以及
[0185]屏蔽件，形成在所述元件隔離區域的上表面上，
[0186]其中所述元件隔離區域具有高雜質濃度的高雜質濃度區域，所述高雜質濃度區域連接到所述屏蔽件的至少一部分。
[0187]相關申請的交叉引用
[0188]本申請要求2013年3月27日提交的日本優先權專利申請JP2013-066635的權益，其全部內容通過引用合併入本文。
【權利要求】
1.一種固態成像裝置，包括: 多個光電轉換區域，光電轉換從半導體基板的後表面側入射的光； 元件隔離區域，形成在以矩陣形式布置的所述多個光電轉換區域之間；以及 屏蔽件，形成在所述元件隔離區域的上表面上， 其中所述元件隔離區域具有連接到該屏蔽件的至少一部分的高雜質濃度的高雜質濃度區域。
2.根據權利要求1所述的固態成像裝置， 其中所述元件隔離區域的所述高雜質濃度區域直接連接到所述屏蔽件的至少一部分。
3.根據權利要求1所述的固態成像裝置， 其中所述元件隔離區域的所述高雜質濃度區域僅出現在光電轉換紅光的所述光電轉換區域的周圍部分中。
4.根據權利要求1所述的固態成像裝置， 其中所述多個光 電轉換區域之間的每個所述元件隔離區域具有一個所述高雜質濃度區域，以及 其中所述高雜質濃度區域直接連接到所述高雜質濃度區域的上表面上的所述屏蔽件。
5.根據權利要求1所述的固態成像裝置， 其中預定電壓從周邊電路提供到所述屏蔽件，所述周邊電路設置在包括所述多個光電轉換區域和所述元件隔離區域的像素陣列的周圍。
6.根據權利要求4所述的固態成像裝置， 其中預定電壓通過貫通電極從周邊電路提供到所述屏蔽件，所述周邊電路設置在包括所述多個光電轉換區域和所述元件隔離區域的像素陣列的周圍。
7.根據權利要求1所述的固態成像裝置， 其中所述元件隔離區域的所述高雜質濃度區域形成在與所述元件隔離區域在所述半導體基板的後表面側的界面分隔開的位置處，並且其中所述屏蔽件嵌入該元件隔離區域內。
8.根據權利要求1所述的固態成像裝置， 其中所述元件隔離區域的所述高雜質濃度區域通過與所述屏蔽件的材料不同的導電材料間接地連接到所述屏蔽件的至少一部分。
9.一種固態成像裝置的製造方法，包括: 形成光電轉換從半導體基板的後表面側入射的光的多個光電轉換區域； 在布置成矩陣形狀的所述多個光電轉換區域之間的元件隔離區域的後表面側形成高雜質濃度區域，所述高雜質濃度區域具有的雜質濃度高於所述元件隔離區域的雜質濃度；以及 在所述高雜質濃度區域的上表面上形成連接到所述高雜質濃度區域的屏蔽件。
10.一種電子設備，包括: 固態成像裝置，包括: 多個光電轉換區域，光電轉換從半導體基板的後表面側入射的光； 元件隔離區域，形成在布置成矩陣形狀的所述多個光電轉換區域之間；以及 屏蔽件，形成在所述元件隔離區域的上表面上，其中所述元件隔離區域具有高雜質濃度的高雜質濃度區域，所述高雜質濃度區域連接到所述屏蔽件的至 少一部分。
【文檔編號】H01L27/146GK104078475SQ201410105871
【公開日】2014年10月1日 申請日期:2014年3月20日 優先權日:2013年3月27日
【發明者】田中裕介 申請人:索尼公司