一種同步整流LLC變換器的數字控制系統及其控制方法與流程

2023-04-22 21:40:31 2

本發明涉及採用同步整流方式的llc諧振全橋開關變換器，尤其是一種同步整流llc變換器的數字控制系統及其控制方法。

背景技術：

llc諧振全橋變換器具有高效率的優點，因此其被廣泛應用於中等功率的開關變化場合。為了進一步提高llc諧振全橋變換器的工作效率，變換器副邊側的整流二極體被同步整流mos管所代替，這種運用同步整流方法的llc諧振全橋變換器主要的優點有：

1、llc諧振全橋變換器能夠實現變換器原邊側的零電壓導通和副邊側的零電流導通。

2、副邊側同步整流mos管有效的減小了變換器的導通損耗，特別是在大電流的場合下。

然而，不同於其他整流方法，同步整流mos管的控制方法需要滿足llc諧振全橋變換器更多的要求。比如，為了實現副邊側的零電流導通，當開關速度fs大於諧振頻率fr時，同步整流mos管應該比原邊側開關早關斷，當開關速度fs小於諧振頻率fr時，同步整流mos管應該比原邊側開關晚關斷。

現有主要的同步整流llc諧振全橋變換器的控制方法可以根據採樣技術的不同分為三類：基於電流採樣技術的控制方法、基於自驅動模擬電壓採樣技術的控制方法以及基於數字電壓採樣技術的控制方法。這三種技術中，基於電流採樣技術的控制方法最為準確，但是電流檢測帶來的電阻功率損耗卻是相當大的；而自驅動模擬電壓採樣技術的電路複雜，而且會降低功率密度，產生源漏寄生震蕩。

由於上述兩種方法的缺點，基於數字電壓採樣技術的控制方法成為近些年被研究的重要對象。同步整流llc諧振全橋變換器的數字控制方法應該滿足三個要求：電路結構簡單以提高功率密度；高頻下能準確有效的降低體電阻導通時間；快速有效的控制算法以防止體電阻反嚮導通。

目前，一種通用的同步整流llc諧振全橋變換器的數字控制方法為：檢測同步整流mos管體二極體是否導通，然後相應的提前或者延遲同步整流mos管的關斷。然而，這種方法會導致同步整流mos管的關斷點始終在體二極體導通和反嚮導通兩種狀態之間切換。而體二極體反嚮導通會形成從負載到變換器的電流通路，帶來額外的功率損耗。此外，這種方法的延時在高頻時會變大，從而出現反向電流惡化變換器的效率和穩定性。儘管採取了一些優化的措施，但是由於這種控制方法本身的缺陷，效率還是會受到影響。

技術實現要素：

本發明針對現有技術的缺陷，提供一種同步整流llc變換器的數字控制系統及其控制方法，能夠提高同步整流llc諧振全橋變換器的效率。

本發明為實現上述目的，採用如下技術方案：一種同步整流llc變換器的數字控制系統，其特徵在於：包括電壓採樣電路、運算放大電路、低通濾波電路、以微控制器為核心的控制電路和隔離驅動電路，電壓採樣電路採樣llc變換器副邊側同步整流mos管的漏端電壓，經過運算放大電路、低通濾波電路後輸出給以微控制器為核心的控制電路，以微控制器為核心的控制電路輸出的信號包括通過隔離驅動電路輸出驅動llc變換器原邊側mos管的柵驅動信號和副邊側同步整流mos管的柵驅動信號以及給運算放大電路的反饋信號；

電壓採樣電路包括電阻r1、電阻r2以及二極體db，電阻r1的一端連接電源電壓vcc,電阻r1的另一端連接電阻r2的一端和二極體db的陽極，二極體db的陰極連接llc變換器副邊側中任一個同步整流mos管的漏端；

運算放大電路包括運算放大器opamp和電阻rf，運算放大器opamp的異名端連接電壓採樣電路中電阻r2的另一端，電阻rf跨接在運算放大器opamp的異名端和輸出端之間；

低通濾波電路包括電阻r0和電容c0，電阻r0的一端連接運算放大器opamp的輸出端，電阻r0的另一端連接電容c0的一端並作為低通濾波電路的輸出端，電容c0的另一端接地；

以微控制器為核心的控制電路包括數模轉換器dac、模數轉換器adc0、邏輯控制單元以及兩個定時器timer1和timer2，模數轉換器adc0的輸入端連接低通濾波電路的輸出端，模數轉換器adc0的輸出與邏輯控制單元雙向連接，邏輯控制單元的一路輸出經過定時器timer1後輸出連接llc變換器副邊側同步整流mos管的柵極，另一路輸出經過定時器timer2後，再經過隔離驅動電路輸出連接llc變換器原邊側mos管的柵極，還有一路輸出經數模轉換器dac後連接至運算放大器opamp的同名端。

上述同步整流llc變換器的數字控制系統的控制方法，其特徵在於：當控制系統處於工作狀態時，在llc變換器的每一個工作周期內，通過電壓採樣電路分別在llc變換器副邊側的同步整流mos管關斷之前和關斷之後各採集一次同步整流mos管的漏端電壓，並通過微控制器將上述兩個漏端電壓進行比較判斷，根據實時判斷的結果來控制下一周期同步整流mos管驅動信號的周期和佔空比，最終使同步整流mos管的關斷點穩定在其電流過零點處附近，同步整流llc變換器就穩定工作在最優效率點附近；包括以下步驟：

(1)在llc變換器副邊側的同步整流mos管即將關斷之前，電壓採樣電路採集同步整流mos管的漏端電壓，該漏端電壓經運算放大電路和低通濾波電路後記為vsr1，將vsr1經模數轉換器adc0轉換成數字電壓，存入微控制器中的邏輯控制單元；

(2)同一周期內，在llc變換器副邊側的同步整流mos管關斷之後，電壓採樣電路採集同步整流mos管的漏端電壓，該漏端電壓經運算放大電路和低通濾波電路後記為vsr2，將vsr2經模數轉換器adc0轉換成數字電壓，存入微控制器中的邏輯控制單元；

(3)邏輯控制單元對vsr1和vsr2進行比較，根據比較結果來調整同步整流mos管驅動信號的周期及佔空比；如果vsr1vsr2,此時同步整流mos管可能恰好在其電流過零點關斷，則需進行進一步的判斷，如果vsr1為正或者vsr2大於同步整流mos管關斷時其漏端電壓經電壓採樣電路、運算放大電路和低通濾波電路後得到的電壓vsr(off)，則微控制器會控制減少下一開關周期同步整流mos管柵端驅動信號的高電平時間，將下一開關周期同步整流mos管的關斷時間提前。如果vsr1為負且vsr2小於同步整流mos管關斷時其漏端電壓經電壓採樣電路、運算放大電路和低通濾波電路後得到的電壓vsr(off)，則下一開關周期同步整流mos管的關斷時間保持不變。

對llc變換器副邊側的同步整流mos管漏端電壓進行採樣時，利用微控制器內部定時器timer1中斷來實現電壓採樣的準確控制，具體流程為：

(1)在每一個開關周期內，設置定時器timer1中斷在定時器timer1產生下降沿t0時被觸發，此時微控制器進入中斷處理；

(2)經過電路延遲一段時間後，在t1時刻同步整流mos管開始關斷過程，微控制器在llc變換器副邊側同步整流mos管未完全關斷之前的t2時刻產生中斷進行第一次採樣；

(3)在llc諧振變換器副邊側同步整流mos管完全關斷之後的t3時刻，微控制器產生中斷進行第二次採樣。

本發明具有以下優點及顯著效果：

1、在每個開關周期內，實時調整llc諧振變換器副邊側同步整流mos管的關斷時間，自適應能力強，關斷時間更加精準。

2、在每個開關周期內，比較判斷兩次的採樣電壓大小，調整同步整流mos管的關斷點,使其穩定在其電流過零點處，有效的減小體二極體的導通和反嚮導通，提高了變換器的工作效率。

3、採用微控制器，無需專用集成電路的複雜控制，成本低，可靠性好。

附圖說明

圖1為現有技術中一種同步整流llc諧振全橋變換器的數字控制系統方框圖；

圖2為本發明提供的一種同步整流llc諧振全橋變換器的數字控制系統方框圖；

圖3為同步整流llc諧振全橋變換器的原理圖；

圖4為本發明的電路原理圖；

圖5為本發明採樣過程示意圖；

圖6為本發明微控制器中定時器timer1中斷算法和主程序的流程圖；

圖7本發明電路工作過程原理示意圖；

圖8為本發明與通用方法效率曲線

具體實施方式

下面結合附圖對發明的技術方案進行詳細說明。

如圖1，現有技術的一種同步整流llc變換器的數字控制系統包括電壓採樣電路、參考電壓電路、電壓比較電路、邏輯控制單元和驅動信號產生電路。如圖2所示，本發明同步整流llc變換器的數字控制系統包括電壓採樣電路1、運算放大電路2、低通濾波電路3、以微控制器為核心的控制電路4和隔離驅動電路5。電壓採樣電路1採樣llc變換器副邊側同步整流mos管的漏端電壓，經過運算放大電路2、低通濾波電路3後輸出給以微控制器為核心的控制電路4，以微控制器為核心的控制電路4輸出的信號包括通過隔離驅動電路5輸出驅動llc變換器原邊側mos管的柵驅動信號primarydriver和副邊側兩個同步整流mos管的柵驅動信號driver1和driver2以及給運算放大電路的反饋信號；與圖1現有技術相比較，利用運算放大電路代替了電壓比較電路並增加了低通濾波電路、同時刪去了參考電壓電路，微控制器中包括有邏輯控制單元。

圖3為已知的一種同步整流llc諧振全橋變換器電路圖，其中d1～d4和c1～c4分別是原邊側mos管m1～m4的體二極體和輸出電容。副邊側由同步整流mos管m5～m6，以及對應的體二極體d5～d6和輸出電容c5～c6，還有濾波電容cf構成。

如圖4所示，本發明電壓採樣電路1包括電阻r1、電阻r2以及二極體db，用於採集圖3中llc變換器副邊側同步整流mos管m6的漏端電壓vds(sr)(由於採樣兩個同步整流mos管m6或m5中任意一個的漏端電壓都可以，附圖實施例以採樣m6的漏端為例，下同)。電阻r1的一端連接電源電壓vcc,電阻r1的另一端連接電阻r2的一端和二極體db的陽極，二極體db的陰極連接llc諧振全橋變換器變壓器副邊側中同步整流mos管m6的漏端。

運算放大電路2用於實現所述漏端電壓vds(sr)的運算放大，包括運算放大器opamp和反饋電阻rf，rf跨接在運算放大器opamp的異名端和輸出端之間。運算放大器opamp的同名端輸入由邏輯控制單元logicunit中存儲的一個預設的數字電壓經數模轉換電路dac轉換後提供，異名端的輸入為電壓採樣電路1的輸出。

低通濾波電路3用於消除微控制器管腳電平帶來的噪聲，包括電阻r0和電容c0，電阻r0的一端連接運算放大器opamp的輸出端，電阻r0的另一端連接電容c0的一端並作為低通濾波電路的輸出端，電容c0的另一端接地。

以微控制器為核心的控制電路4用於產生具有一定周期和佔空比的副邊側同步整流mos管的控制信號和原邊側mos管的控制信號，包括數模轉換器dac、模數轉換器adc0、邏輯控制單元logicunit以及兩個定時器timer1和timer2，模數轉換器adc0的輸入端連接低通濾波電路3的輸出端，模數轉換器adc0的輸出與邏輯控制單元logicunit雙向連接，邏輯控制單元logicunit的一路輸出經過定時器timer1後輸出柵驅動信號driver1和driver2，分別連接llc變換器副邊側兩個同步整流mos管m5、m6的柵極，另一路輸出經過定時器timer2後，再經過隔離驅動電路5輸出控制llc變換器原邊側的mos管m1～m4，還有一路輸出經過數模轉換器dac後連接至運算放大器opamp的同名端。

在同步整流mos管m6關斷的時間裡，同步整流mos管m6的漏端電壓vds(sr)都較高，電壓採樣電路1中二極體db被反向偏置，此時電壓採樣電路1採集同步整流管m6漏端電壓，該漏端電壓經電壓採樣電路1、運算放大電路2和低通濾波電路3後記為vsr(off)：

其中，r1和r2分別表示電壓採樣電路1中電阻r1和r2的阻值，vcc為電源電壓，vth為運算放大電路2中運算放大器的同名端輸入電壓。

在同步整流mos管m6開啟的時間內，其漏端電壓vds(sr)很低，此時db為正向偏置，此時電壓採樣電路1採集同步整流管m6漏端電壓vds(sr)，該漏端電壓經電壓採樣電路1、運算放大電路2和低通濾波電路3後記為vsr(on)：

其中，r1和r2分別表示電壓採樣電路1中電阻r1和r2的阻值，rf表示運算放大電路2中電阻rf的阻值，vth為運算放大電路2中運算放大器的同名端輸入電壓，vf表示db的正嚮導通壓降，vds(sr)為同步整流mos管m6的漏端電壓。和vsr(on)相比，vsr(off)非常高，所以，微控制器能夠根據採樣的結果檢測出同步整流mos管m6關斷的過程。

本發明需要在同步整流mos管m6恰好關斷之前和關斷之後，分別採集一次漏端電壓，上述電壓經運算放大電路放大，分別記為vsr1和vsr2。由於微控制器的速度和精度的限制，我們制定了以下採樣策略：

利用定時器timer1中斷來實現電壓採樣和同步整流mos管m6的關斷。首先設置中斷在定時器產生下降沿時被觸發，此時定時器關閉，但是由於電路延時和輸出電容的放電過程，同步整流mos管m6不會立刻被關斷，如圖5所示，假設延時為t1，那麼在t1時刻同步整流mos管m6開始關斷過程，則第一次採樣應該在同步整流mos管m6完全關斷之前的t2時刻進行。其次，第二次採樣過程應在同步整流mos管m6完全關斷之後的t3進行。t2～t3的間隔應綜合考慮數模轉換器的時鐘，電路延時以及關斷過程所用時間。

圖6為微控制器中定時器中斷算法和主程序的流程圖。如圖6(a)所示，在t0時刻，當定時器的計數寄存器達到其閾值時，定時器開啟中斷，此時，邏輯控制單元產生一個信號關斷同步整流mos管m6和m5，由於電路的延時，同步整流mos管m6和m5會延時t1時間才會開始關斷過程。在t1時刻，同步整流mos管m6和m5的柵源電壓vgs開始下降。在t1～t2這段時間，vgs減小到零，但是同步整流mos管m6和m5沒有完全關斷。所以在t2時刻採樣得到的vsr1是最準確的。t3時刻，同步整流mos管m6和m5關斷，此時採樣得到vsr2。如果llc諧振變換器處於穩定狀態的話，vsr1應該為負值，vsr2為正值，這樣，同步整流mos管m5和m6在最高效工作點關斷。

如圖6(b)所示，主程序則對vsr1和vsr2進行比較判斷。如果vsr1vsr2,此時同步整流mos管m5和m6可能恰好在其電流過零點關斷，則需進行進一步的判斷，如果vsr1為正或者vsr2大於vsr(off)，則微控制器會控制減少下一開關周期同步整流mos管m5和m6柵端驅動信號的高電平時間，將下一開關周期同步整流mos管m5和m6的關斷時間提前。如果vsr1為負且vsr2小於vsr(off)，則下一開關周期同步整流器m5和m6的關斷時間保持不變。在控制器的調整下，最終使同步整流mos管m5和m6的關斷點穩定在其電流過零點處。

本發明控制系統的工作原理為：

(1)當整個系統處於工作狀態時，在llc諧振變換器的每一個開關周期內，電壓採樣電路在llc諧振變換器副邊側的同步整流mos管m6恰好關斷之前，採集一次同步整流mos管m6的漏端電壓，所述漏端電壓經運算放大電路運算放大，記為vsr1，將vsr1經模數轉換器轉換成數字電壓，存入微控制器的邏輯控制單元。

(2)同一周期內，在llc諧振變換器副邊側的同步整流mos管m6關斷之後，電壓採樣電路採集一次同步整流mos管m6的漏端電壓，所述漏端電壓經運算放大電路運算放大，記為vsr2，並將vsr2經模數轉換器轉換成數字電壓，存入微控制器的邏輯控制單元。

(3)邏輯控制單元對vsr1和vsr2進行比較，根據比較結果來調整同步整流mos管m5和m6的柵端驅動信號的周期及佔空比；如果vsr1vsr2,此時同步整流mos管m5和m6可能恰好在其電流過零點關斷，則需進行進一步的判斷，如果vsr1為正或者vsr2大於vsr(off)，則微控制器會控制減少下一開關周期同步整流mos管m5和m6柵端驅動信號的高電平時間，將下一開關周期同步整流mos管m5和m6的關斷時間提前。如果vsr1為負且vsr2小於vsr(off)，則下一開關周期同步整流器m5和m6的關斷時間保持不變。

對llc諧振變換器副邊側的同步整流mos管漏端電壓進行採樣時，本發明利用微控制器內部定時器中斷來實現電壓採樣的準確控制。具體流程為：

(1)在每一個開關周期內，設置定時器中斷在定時器產生下降沿t0時被觸發，此時微控制器進入中斷處理。

(2)經過電路延遲一段時間後，在t1時刻同步整流mos管開始關斷，微控制器在llc諧振變換器副邊側同步整流mos管m6開始關斷之後的t2時刻產生中斷進行第一次採樣。

(3)在llc諧振變換器副邊側同步整流mos管m6完全關斷之後的t3時刻，微控制器產生中斷進行第二次電壓採樣。

本發明工作過程如圖7所示，如果同步整流mos管m6初始時的驅動信號在同步整流mos管m6的電流降為零之前已關斷，如圖7(a)所示，從而導致體二極體導通較長一段時間，這時有vsr1<vsr2，且這兩個電壓均小於零，微控制器會控制下一開關周期同步整流mos管m6驅動信號的高電平時間增加△t，即下一開關周期同步整流mos管m6的關斷時間推遲△t。如圖7(b)所示，如果下一周期仍有vsr1vsr2，此時同步整流mos管m6可能恰好在其電流過零點關斷，則需進行進一步的判斷，如果vsr1為負且vsr2小於vsr(off)，如圖7(c)所示，則下一開關周期同步整流器m6的關斷時間保持不變。如果vsr1為正或者vsr2大於vsr(off)，如圖7(d)所示，則微控制器會控制下一開關周期同步整流mos管m6驅動信號的高電平時間減小△t，將下一開關周期同步整流mos管m6的關斷時間提前△t。

如圖8為採用通用控制方法和採取本發明提出的控制方法下電源效率隨輸出功率的曲線圖。不同於通用的讓同步整流mos管的關斷點始終在體二極體導通和反嚮導通兩種狀態之間切換的控制方法，本發明能夠使同步整流mos管的關斷點穩定在其電流過零點附近，有效的提高了電源的工作效率。