化合物半導體開關電路裝置的製作方法

2023-05-07 20:32:16 5

專利名稱：化合物半導體開關電路裝置的製作方法
技術領域：
本發明涉及化合物半導體開關電路裝置，特別是涉及抑制高頻信號的洩漏，防止失真特性惡化的化合物半導體開關電路裝置。
背景技術：
在要求大功率的化合物半導體開關電路裝置中，採用多級連接有FET的開關元件(例如參照專利文獻1)。
圖18中，作為現有的化合物半導體晶片之一例，表示由多級連接有FET的兩個開關元件構成的開關MMIC。
在化合物半導體襯底上配置兩個構成第一及第二開關元件SW1、SW2的FET組。各FET組為將三個FET串聯連接的結構。在構成各FET組的六個柵極電極上分別連接有第一控制電阻CR1、第二控制電阻CR2。另外，在襯底的周邊設有與公共輸入端子IN和輸出端子OUT1及OUT2連接的電極焊盤I、O1、O2、和分別與控制端子Ctl1及Ctl2連接的兩個電極焊盤C1、C2。
虛線所示的第二層金屬層的布線是形成各FET的柵極電極的柵極金屬層220，實線所示的第三層金屬層的布線是進行各元件的連接及焊盤的形成的布線金屬層230。第一層金屬層、即在襯底上進行歐姆接觸的歐姆金屬層是形成各FET的源極電極、漏極電極等的金屬層，圖18中由於與布線金屬層重疊而未作圖示。
第一開關元件SW1的FET1-1是將從上側延伸的梳狀的三個布線金屬層230與公共輸入端子焊盤I連接的源極電極215(或漏極電極)，在其之下設置由歐姆金屬層形成的源極電極(或漏極電極)。各源極電極215利用布線金屬層230的源極布線231而分別連接。
另外，從下側延伸的梳齒狀的三個布線金屬層230是FET1-1的漏極電極216(或源極電極)，在其之下設置由歐姆金屬層形成的漏極電極(或源極電極)。各漏極電極216利用布線金屬層230的漏極布線232分別連接。
源極電極215及漏極電極216配置成梳齒嚙合的形狀，在其間梳齒狀地配置有五個由柵極金屬層220形成的柵極電極217。各柵極電極217在由點劃線所示的動作區域300外利用柵極布線221分別連接。
專利文獻1專利公開2004-254086(圖4)在上述開關MMIC中，在源極電極和漏極電極接近的位置，在它們之間產生高頻模擬信號(以下稱作高頻信號)的洩漏，由於該原因而存在電氣特性惡化的問題。
具體地說，在以第一開關元件SW1為接通側的開關元件時，高頻信號如箭頭所示，從公共輸入端子焊盤I通過各FET的溝道層，向第一輸出端子焊盤O1傳輸。
在成為斷開側開關元件的第二開關元件SW2中，在由雙點劃線包圍的X區域，由於非常靠近公共輸入端子焊盤I，故暴露於高功率的高頻信號中。但是，在X區域不產生高頻信號的洩漏，在接通側的公共輸入端子IN-第一輸出端子OUT1間的信號路徑中，輸出信號的線性特性能夠確保同設計值一樣。
但是，發現在使多級連接有FET的大功率開關電路裝置的源極電極及漏極電極相鄰並直接相對的位置，在FET的溝道層外產生高頻信號的洩漏。
即，在使源極電極-漏極電極相鄰並直接相對的實線Y區域，在源極電極-漏極電極間(具體地說，在源極電極215-漏極布線232間、及源極布線231-漏極電極216間)產生高頻信號的洩漏。因此，輸出信號的失真電平(歪みレベル)不能確保同設計值一樣，存在高諧波電平過高的問題。
圖19是圖18所示的現有的開關MMIC的其它圖案。在圖18的開關MMIC中，柵極布線221相對柵極電極217的梳齒配置於公共輸入端子焊盤I側，柵極電極217的梳齒的前端配置於第一輸出端子焊盤O1及第二輸出端子焊盤O2側。
另一方面，在圖19的開關MMIC中，柵極布線221相對柵極電極217的梳齒配置於第一輸出端子焊盤O1、第二輸出端子焊盤O2側，柵極電極217的梳齒的前端配置於公共輸入端子焊盤I側。其它構成要素由於相同，故省略說明。
在圖19的圖案中，在第二開關元件SW2處於斷開側的情況下，儘管最靠近公共輸入端子焊盤I的X』區域暴露於高功率的高頻信號中，但源極電極-漏極電極也相鄰並直接相對。因此判斷在X』區域產生大的高頻信號的洩漏。具體地說，在接通側的公共輸入端子IN-第一輸出端子OUT1間的信號路徑中，僅能夠確保Pin0.1dB比設計低數dB的值。而且，在Y區域也存在在源極電極-漏極電極間產生高頻信號的洩漏，失真特性也不良的問題。

發明內容
本發明是鑑於上述諸多問題而構成的，其通過如下的開關電路裝置而得到解決，即，在化合物半導體襯底上集成開關元件，將第一RF埠和第二RF埠與控制端子連接，所述開關元件具有FET，其由源極電極、柵極電極及漏極電極構成；源極布線電極，其與所述源極電極重疊一部分，並且與該源極電極及其它源極電極連接；漏極布線電極，其與所述漏極電極重疊一部分，並且與該漏極電極及其它漏極電極連接；柵極布線電極，其含有所述柵極電極，在所述第一RF埠及所述第二RF埠間的高頻模擬信號的傳輸路徑中，在近接的所述源極布線電極和所述漏極布線電極間配置沿與所述柵極電極不同的方向延伸的所述柵極布線電極的一部分。
根據本發明，可得到以下的效果。
第一，將柵極布線電極的一部分配置於相鄰配置的源極布線電極-漏極布線電極間。
由此，在源極布線電極-漏極布線電極間(源極電極-漏極布線間及漏極電極-源極布線間)，可利用柵極布線電極(柵極電極、柵極布線及連結部或折曲部)阻斷經由襯底流動的高頻電流。即，在開關MMIC中，第一層及第二層源極電極-漏極電極間的現有的高頻信號的漏洩路徑可全部由柵極布線電極阻斷。
在斷開側FET上，柵極布線電極作為高頻信號為GND電位。因此，在斷開側FET的現有的高頻信號的全部漏洩路徑中，在源極電極和漏極電極的電位之間配置有GND電位。即，源極電極及漏極電極間的直接的高頻信號的電場，由於在源極電極及漏極電極間作為高頻信號配置GND電位的柵極布線電極，因而大幅度減弱，可防止源極電極-漏極電極間的高頻信號的洩漏。由此，可充分降低三次高諧波電平。
第二，通過將柵極電極的圖案形成為梯形，柵極電極的相位作為FET整體而一致。因此，在斷開側的FET上，經由柵極電極下的耗盡層洩漏的高頻信號的相位也作為FET整體而一致，可大幅度改善二次高諧波電平。
第三，通過使柵極電極的圖案形成為梯形或梳狀，與彎曲形狀的柵極電極相比，可提高靜電擊穿電壓。
第四，在柵極布線電極和源極布線電極、及柵極布線電極和漏極布線電極的交叉部，在柵極布線電極上配置氮化膜及聚醯亞胺，在其之上使源極布線電極或漏極布線電極延伸。由此，即使柵極電極的圖案為梯形或梳狀，交叉部的寄生電容也充分減小，不會產生高頻信號的洩漏。因此，可進一步降低二次高諧波電平。
第五，聚醯亞胺即使在現有的結構中，為了防止短路而也設置在其它金屬層的交叉位置。即，可不附加特別的工序，而僅通過改變聚醯亞胺形成的圖案而謀求寄生電容的降低。另外，可不改變現有的開關MMIC的柵極布線、布線金屬層的圖案而進行實施。因此，可維持晶片面積，實現寄生電容的降低。
第六，在交叉部，在柵極布線電極上配置氮化膜及中空部，在其之上使源極布線電極或漏極布線電極延伸。由此，即使柵極電極的圖案為梯形或梳狀，交叉部的寄生電容也充分減小，不會產生高頻信號的洩漏。因此，可進一步降低二次高諧波電平。
第七，中空部即使在現有結構中，為了防止短路而也設置在其它金屬層的交叉位置。即，可不附加特別的工序，而僅通過改變中空部形成的圖案而謀求寄生電容的降低。另外，可不改變現有的開關MMIC的柵極布線、布線金屬層的圖案而進行實施。因此，可維持晶片面積並實現寄生電容的降低。
第八，根據本實施例，由於可使二次高諧波、三次高諧波雙方降低，故可得到同設計一樣的失真特性。在開關MMIC中，當不降低二次高諧波和三次高諧波雙方時，不能那共得到規定的失真特性。即，在使二次高諧波和三次高諧波的任一個降低的對策中，不能得到規定的失真特性。在開關MMIC中，如本實施例所示，將該兩個對策組合對失真特性的改善是非常有效的。


圖1是用於說明本發明第一實施例的電路圖；圖2是用於說明本發明第一實施例的平面圖；圖3(A)是用於說明本發明第一實施例的平面圖，(B)是剖面圖；
圖4(A)、(B)是用於說明本發明第一實施例的剖面圖；圖5是用於將本發明實施例與現有技術比較的平面圖；圖6是用於說明本發明實施例的特性圖；圖7是用於說明本發明第一實施例的剖面圖；圖8(A)是用於說明本發明第二實施例的平面圖，(B)是剖面圖；圖9(A)是用於說明本發明第三實施例的平面圖，(B)是剖面圖；圖10是用於說明本發明第四實施例的平面圖；圖11(A)、(B)是用於說明本發明第四實施例的剖面圖；圖12是用於說明本發明第五實施例的平面圖；圖13是用於說明本發明第六實施例的平面圖；圖14是用於說明本發明第七實施例的平面圖；圖15(A)、(B)是用於說明本發明第七實施例的平面圖；圖16是用於說明本發明第八實施例的平面圖；圖17(A)、(B)是用於說明本發明第八實施例的平面圖；圖18是說明現有技術的平面圖；圖19是說明現有技術的平面圖。
附圖標記10歐姆金屬層；13第一源極電極；15第二源極電極；14第一漏極電極；16第二漏極電極；17柵極電極；20柵極金屬層；21柵極布線；22連結部；30第一布線金屬層；31源極布線；32漏極布線；40第二布線金屬層；50初期氮化膜；51氮化膜；60絕緣化區域；70周邊傳導區域；100動作區域；130襯底；131GaAs襯底；132緩衝層；133電子供給層；133a第一電子供給層；133b第二電子供給層；134襯墊層；135溝道層；137蓋層；137s源極區域；137d漏極區域；141第一非摻雜層；142第二非摻雜層；143第三非摻雜層；144穩定層；215源極電極；216漏極電極；217柵極電極；220柵極金屬層；221柵極布線；230布線金屬層；231源極布線；232漏極布線；510第一絕緣膜；520第二絕緣膜；521中空部；511第一氮化膜；512第二氮化膜；513第三氮化膜；514第四氮化膜；IN公共輸入端子；IN1第一公共輸入端子；IN2第二公共輸入端子；Ctl控制端子；OUT1第一公共輸出端子；OUT2第二公共輸出端子；I公共輸入端子焊盤；I1第一公共輸入端子焊盤；I2第二公共輸入端子焊盤；C控制端子焊盤；C1第一控制端子焊盤；C2第二控制端子焊盤；O1第一公共輸出端子焊盤；O2第二公共輸出端子焊盤；CR控制電阻；SW1第一開關元件；SW2第二開關元件；SW3第三開關元件；SW4第四開關元件；P點(ポイント)；CP、CP』交叉部；SE源極布線電極；DE漏極布線電極；GE柵極布線電極；S源極電極；D漏極電極；SE』源極布線電極；DE』漏極布線電極；G1』柵極布線電極；G2』柵極布線電極具體實施方式
參照圖1～圖7詳細說明本發明的實施例。
首先，參照圖1～圖7說明第一實施例。圖1是表示由多級連接有FET的四個開關元件構成的DPDT(Double Pole Double Throw雙極雙投)開關MMIC之一例的電路圖。
DPDT是用於CDMA手機等中的開關MMIC，其具有第一～第四開關元件SW1、SW2、SW3、SW4、兩個第一RF埠(第一公共輸入端子IN1、第二公共輸入端子IN2)以及兩個第二RF埠(第一公共輸入端子OUT1、第二公共輸入端子OUT2)。利用第二RF埠將由第一及第二開關元件SW1、SW2構成的SPDT開關和由第三開關元件SW3、SW4構成的其它SPDT開關相互連接。
各開關元件SW1、SW2、SW3、SW4是將FET分別三級串聯連接的FET組。構成這些開關元件的FET是耗盡型FET(D-FET)。例如，第一開關元件SW1將FET1-1、FET1-2、FET1-3串聯連接。第二開關元件SW2將FET2-1、FET2-2、FET2-3串聯連接。第三開關元件SW3將FET3-1、FET3-2、FET3-3串聯連接。第四開關元件SW4將FET4-1、FET4-2、FET4-3串聯連接。
第一開關元件SW1的一端(FET1-3)的漏極電極(或源極電極)與第三開關元件SW3的一端(FET3-3)的漏極電極(或源極電極)連接，第二開關元件SW2的一端(FET2-3)的漏極電極(或源極電極)與第四開關元件SW4的一端(FET4-3)的漏極電極(或源極電極)連接。
第一及第二開關元件SW1、SW2的另一端(FET1-1、FET2-1)的源極電極(或漏極電極)與第一公共輸入端子IN1連接，第三及第四開關元件SW3、SW4的另一端(FET3-1、FET4-1)的源極電極(或漏極電極)與第二公共輸入端子IN2連接。
另外，在第一、第三開關元件SW1、SW3上具有公共的第一公共輸出端子OUT1，在第二、第四開關元件SW2、SW4上具有公共的第二公共輸出端子OUT2。另外，在開關MMIC中，源極電極及漏極電極是等效的。因此，以下源極電極及漏極電極即使互換使用也是相同的。
另外，在第一開關元件SW1和第四開關元件SW4的FET的柵極電極上分別連接控制電阻CR，經由虛線所示的邏輯電路L與控制端子Ctl1連接。另外，第二開關元件SW2及第三開關元件SW3的柵極電極也分別經由控制電阻CR與邏輯電路L的點P連接。
控制電阻CR以防止相對於成為交流接地的控制端子Ctl的直流電位及邏輯電路L的點P的直流電位，高頻信號經由柵極電極漏出為目的進行配置。控制電阻CR的電阻值分別為5KΩ～10KΩ左右。
第一實施例的開關MMIC具有邏輯電路L。邏輯電路L為反演電路，其結構如下。
源極電極與GND端子連接的增強型FET(E-FET)的漏極電極是點P，在點P上連接負載電阻R1的一端，負載電阻R1的另一端與電源端子VDD連接。E-FET的柵極電極經由輸入電阻Ri與控制端子Ctl連接。
在控制端子Ctl和GND端子間及點P和GND端子間，為了吸收噪音及防止振蕩而分別連接有電容Ci及電容Cr。另外，輸入電阻Ri為了防止靜電擊穿、吸收噪音以及防止振蕩而進行配置。
邏輯電路L(反演電路)的動作如下。施加於控制端子Ctl上的邏輯信號通過倒相器而反轉，在點P產生控制信號的反轉信號。即，在控制端子Ctl為3V時，點P為0V，在控制端子Ctl為0V時，點P為3V。
圖1的DPDT開關MMIC的電路動作如下。在控制端子Ctl上施加3V時，使將控制端子Ctl的信號原樣地輸入柵極電極的第一開關元件SW1及第四開關元件SW4接通。由此，第一公共輸入端子IN1-第一公共輸出端子OUT1間及第二公共輸入端子IN2-第二公共輸出端子OUT2間成為導通狀態，分別形成信號路徑。
另一方面，使將點P的信號、即反轉信號0V輸入柵極電極的第二開關元件SW2及第三開關元件SW3斷開。因此，第一公共輸入端子IN1-第二公共輸出端子OUT2間及第二公共輸入端子IN2-第一公共輸出端子OUT1間被阻斷。在控制端子Ctl上施加0V時，其反向動作。
在這樣的DPDT中，可將第一RF埠和第二RF埠互換使用。此時，從公共輸入端子向公共輸出端子的高頻信號的路徑構成反向。
圖2是將上述DPDT集成在化合物半導體襯底的一個晶片上的平面圖。構成電路的各元件的圖案配置與第一電路圖的配置大致相同。FET也可以為MESFET(Metal Semiconductor Field Effect Transistor金屬半導體場效應電晶體)、GaAs JFET(Junction FET鎵砷結型場效應管)、HEMT(High ElectronMobility Transistor高電子移動度電晶體)中的任一種，在此，主要使用HEMT進行說明。
HEMT的襯底結構是在例如半絕緣性GaAs襯底上層積了緩衝層、電子供給層、溝道(電子渡越)層、蓋層等的結構。另外，在HEMT中，通過由到達緩衝層的絕緣化區域60進行分離，形成動作區域100、控制電阻CR、負載電阻R1及輸入電阻Ri等傳導區域。傳導區域在此例如為n型雜質區域。
第一開關元件SW1～第四開關元件SW4是分別將三個FET串聯連接的FET組。各開關元件SW1～SW4的柵極電極分別經由柵極取出部T與控制電阻CR連接。另外，與第一公共輸入端子IN1、第二公共輸入端子IN2、第一公共輸出端子OUT1、第二公共輸出端子OUT2連接的第一公共輸入端子焊盤I1、第二公共輸入端子I2、第一公共輸出端子焊盤O1、第二公共輸出端子焊盤O2設於襯底的周邊。由虛線包圍的邏輯電路L如圖2所示，配置與E-FET及各端子對應的焊盤V、G、C、負載電阻R1、輸入電阻Ri、電容Cr、Ci等。邏輯電路L的結構及動作如上述，其詳細結構在此省略說明。
另外，由於各開關元件為相同的結構，故下面對第一開關元件SW1進行說明。
FET1-1、FET1-2、FET1-3分別利用第一層金屬層即與襯底歐姆接觸的歐姆金屬層(AuGe/Ni/Au)形成第一源極電極13及第一漏極電極14。另外，圖2中由於歐姆金屬層與第一布線金屬層30重疊而未作圖示。
第二層金屬層是柵極金屬層(例如Pt/Mo)20，形成柵極布線電極GE。柵極布線電極GE具有梯形的圖案。即，柵極布線電極GE由以等間隔配置成長方形的多個柵極電極17、柵極布線21以及連結部22構成，將相鄰的柵極電極17的一端與連結部22連接，使另一端通過柵極布線21連接，形成梯形的圖案。
第三層金屬層是第一布線金屬層(Ti/Pt/Au)30，與歐姆金屬層重疊，形成源極布線電極SE及漏極布線電極DE。另外，形成電容Ci、Cr的下部電極、焊盤的下部電極及布線。
第四層金屬層是第二布線金屬層(Ti/Pt/Au)40，如陰影所示，形成各電極焊盤(V、G、C、I1、I2、O1、O2)、電容Ci、Cr的上部電極及布線。源極布線電極SE為梳狀，與第一源極電極13重疊的源極布線電極SE的各梳齒(下面稱作第二源極電極15)通過源極布線13連接。源極布線31也通過第一布線金屬層30形成，即，第二源極電極15和源極布線31連續而構成源極布線電極SE。
漏極布線電極DE為梳狀，與第一漏極電極14重疊的漏極布線電極DE的各梳齒(下面稱作第二漏極電極16)通過漏極布線32連接。漏極布線32也通過第一布線金屬層30形成，即第二漏極電極16和漏極布線32連續而構成漏極布線電極DE。第一布線金屬層30也形成各焊盤的下部電極。
即，源極布線電極SE、漏極布線電極DE僅由第一布線金屬層30形成，但各焊盤通過將第一布線金屬層30及第二布線金屬層40兩層層積而形成。
另外，通過第一布線金屬層30、第二布線金屬層40形成將第一開關元件SW1～第四開關元件SW4和邏輯電路L連接的所希望圖案的布線。布線具有經由絕緣膜與單層的第一布線金屬層30及第二布線金屬層40的被構圖區域交叉的區域。
在動作區域100上，FET1-1是將從左側延伸的三個第一布線金屬層30與第一公共輸入端子焊盤I1連接的第二源極電極15，在其之下具有由歐姆金屬層形成的第一源極電極13。另外，從右側延伸的三個第一布線金屬層30是FET1-1的第二漏極電極16，在其之下具有第一漏極電極14。該兩電極配置成是梳齒咬合的形狀，在其間配置有五個柵極電極17。
在FET1-2中，從左側延伸的三個第二漏極電極16與FET1-1的第二漏極16連接。在此，該電極未通過高頻信號的通過點，通常不必導出外部，因此未設有焊盤。另外，從右側延伸的四個第二源極電極15與FET1-3的第二源極電極15連接。該電極也同樣未通過高頻信號的通過點，通常不必導出外部，因此未設有焊盤。在該兩電極之下具有歐姆金屬層。它們被配置成使梳齒咬合的形狀，並在其間將柵極電極17配置成六個梳狀。
多級串聯連接FET的開關MMIC與FET1級的開關MMIC相比，由於FET組在OFF時能夠耐受大的電壓振幅，因而構成高輸出的開關MMIC。此時，在將FET串聯連接時，成為連接部的FET的源極電極或漏極電極通常不必導出外部，因而不必設置焊盤。
FET1-3中，從左側延伸的三個第一布線金屬層30是第二源極電極15，在其之下具有第一源極電極13。另外，從右側延伸的梳狀的四個第一布線金屬層30是與第一公共輸出端子焊盤O1連接的第二漏極電極16，在其之下具有第一漏極電極14。該兩電極被配置成使梳齒咬合的形狀，在其間配置有六個柵極電極17。
各FET1-1、FET1-2、FET1-3的多個柵極電極17通過連結部22將其一端分別匯聚。另外，柵極電極17的另一端通過柵極布線21分別匯聚，與柵極取出部T連接。柵極取出部T經由控制電阻CR與控制端子焊盤C連接。這樣，在本實施例中，在柵極布線21的延長線上存在柵極取出部T，但在連結部22的延長線上不存在柵極取出部T。
控制電阻CR如上所述利用由絕緣化區域60分離的傳導區域(雜質區域)構成。在本實施例中由高電阻體構成控制電阻CR。高電阻體是將HEMT結構的蓋層除去，僅以具有下層的高薄膜電阻值的半導體層為電阻層的結構。控制電阻CR為了防止高頻信號的洩漏而必須為高的電阻值，但通過由高電阻體構成，能夠以短距離提高電阻值。另一方面，負載電阻R1及輸入電阻Ri為了得到精度優良的電阻值，而利用未將HEMT結構的蓋層除去的傳導區域構成。
另外，在各焊盤I1、I2、O1、O2周邊，為了防止高頻信號的洩漏，提高絕緣，而如點劃線所示配置周邊傳導區域70。另外，在各焊盤-各FET間、各焊盤-源極(漏極)布線電極間、電阻-電阻間也同樣形成有周邊傳導區域70。周邊傳導區域70例如為n型的高濃度雜質區域。
另外，在第一開關元件SW1及第二開關元件SW2和邏輯電路L之間也配置周邊傳導區域70，提高絕緣。這些周邊傳導區域70也由絕緣化區域60分離。周邊傳導區域70與近接的焊盤、及源極(漏極)布線電極等的金屬層直流連接，或為浮置電位。
圖3是圖2的例如FET1-1的動作區域100附近的放大圖。圖3(A)是平面圖，圖3(B)是圖3(A)的a-a線剖面圖。
如圖3(A)所示，在動作區域100上長方形地配置第一源極電極13、第一漏極電極14，使其分別與源極區域及漏極區域(在此未圖示)接觸。另外，與它們重疊而配置長方形的第二源極電極15、第二漏極電極16。第二源極電極15通過源極布線31與相鄰的第二源極電極15連接，構成梳狀的源極布線電極SE。同樣，第二漏極電極16通過漏極布線32與相鄰的第二漏極電極16連接，構成梳狀的漏極布線電極DE。
各柵極電極17形成具有規定的柵極長度的長方形，配置於第二源極電極15及第二漏極電極16之間。另外，與柵極電極17相鄰的柵極電極17的一端(前端)由連結部22相互連接，另一端與柵極布線21連接。
即，柵極布線電極GE由柵極電極17、柵極布線21及連結部22而構成梯形的圖案。在FET1-1中，連結部22配置於第二漏極電極16的一端附近，第二漏極電極16的另一端與漏極布線32連接。一側的柵極布線21配置於第二源極電極15的一端附近，第二源極電極15的另一端與源極布線31連接。即，連結部22配置於接近並相鄰的源極布線31和第二漏極電極16之間，柵極布線21配置於接近並相鄰的漏極布線32和第二源極電極15之間。柵極電極21及連結部22的寬度在任何區域都為3μm～5μm。
第二源極電極15在交叉部CP經由絕緣膜(未圖示)與連結部22交叉。另外，第二漏極電極16在交叉部CP經由絕緣膜(未圖示)與柵極配線21交叉。
在這此省略圖示，但在FET1-2上，漏極布線電極DE和源極布線電極SE的配置與FET1-1相反。即，在FET1-2中，柵極電極17的連結部22配置於第二源極電極15的一端附近，柵極布線21配置於第二漏極電極16的一端附近。即，連結部22配置於接近並相鄰的漏極布線32和第二源極電極15之間，柵極布線21配置於接近並相鄰的源極布線31和第二漏極電極16之間。
而且，在交叉部CP，第二源極電極15經由絕緣膜與柵極布線21交叉。另外，在交叉部CP，第二漏極電極16和連結部22經由絕緣膜交叉。FET1-3與FET1-1相同(參照圖2)。
圖3(B)是圖3(A)的a-a線剖面圖。襯底130中，在半絕緣性GaAs襯底131上層積非摻雜的緩衝層132，在緩衝層132上層積n+型AlGaAs層的第一電子供給層133a、襯墊層134、非摻雜InGaAs層的溝道(電子渡越)層135、襯墊層134、第二電子供給層(n+型AlGaAs層)133b、第一非摻雜層141、第二非摻雜層142、第三非摻雜層143、穩定層144、蓋層137。
緩衝層132是未添加雜質的高電阻層，其膜厚為數千左右。
電子供給層133具有第一電子供給層133a及第二電子供給層133b兩層，其分別配置於溝道層135的下層及上層。另外，在溝道層135和各電子供給層133之間分別配置襯墊層134。
電子供給層133是n+型AlGaAs層，使用帶隙比溝道層135大的材料。另外，電子供給層133的n+型AlGaAs層的n型雜質(例如Si)的雜質濃度與HEMT的接通電阻Ron及夾斷電壓相關，在本實施例中為3.3×1018cm-3左右。
通過這樣的結構，從電子供給層133的施主雜質產生的電子向溝道層135側移動，形成成為電流通路的溝道。其結果是，電子和施主離子以異質結界面為界，空間性分離。電子渡越溝道層135，但由於在溝道層135內不存在施主離子，因此，庫侖散射的影響非常少，可提供高電子移動度。
另外，在溝道層135的上下配置第一電子供給層133a及第二電子供給層133b。通過這樣的雙異質結結構，可使載流子密度增大，使接通電阻Ron非常小。
第一非摻雜層141與第二電子供給層133b相接並設於其之上，二者晶格狀匹配。第一非摻雜層141是非摻雜的AlGaAs層，膜厚為85。在接近溝道層135的部分產生少量結晶變形的情況時，不能再現性良好地得到良好的HEMT的特性。但是，第一非摻雜層141由於為與接近溝道層135的第二電子供給層133b相同的AlGaAs層，故在接近溝道層135的部分完全消除產生結晶變形的要素。
第二非摻雜層142與第一非摻雜層141相接並設於其之上，與第一非摻雜層141晶格狀匹配。第二非摻雜層142是非摻雜的InGaP層，膜厚為20。或者，第二非摻雜層142作為與其之上相接的第三非摻雜層143的蝕刻阻擋層而起作用。
第三非摻雜層143與第二非摻雜層142相接並設於其之上，與第二非摻雜層142晶格狀匹配。第三非摻雜層143是非摻雜的AlGaAs層，膜厚為145。在第三非摻雜層143的表面設置柵極電極17。AlGaAs層與InGaP層相比，結晶成長穩定。因此，通過在AlGaAs層表面形成柵極電極17，也具有可使HEMT特性穩定的效果。
設計第一非摻雜層141～第三非摻雜層143的合計厚度，以能夠得到構成開關元件的HEMT(D-FET)的規定耐壓和接通電阻。
穩定層144與第三非摻雜層143相接並設於其之上，與第三非摻雜層143晶格狀匹配。另外，穩定層144也與其上層的蓋層137晶格狀匹配。穩定層144是不易氧化故耐外部化學應力強且在可靠性上穩定的非摻雜InGaP層或摻雜InGaP層，其膜厚為100。
本實施例的開關電路裝置在形成柵極電極17之前的製造工序中，具有將成為蓋層137的蝕刻掩模的氮化膜51的一部分由等離子蝕刻除去的工序。因此，在蓋層137的下層配置化學性穩定的InGaP層(穩定層144)。在等離子蝕刻時，動作區域100的表面將穩定層144露出，由此可保護動作區域100不受等離子損傷。穩定層144的厚度若為100，則可充分保護動作區域100不受等離子損傷。雖然穩定層144受到等離子損傷，但由於在形成柵極電極17時將穩定層144除去，故可在清潔的第三非摻雜層143上形成柵極電極17。另外，穩定層144也作為其上層的蓋層137的蝕刻阻擋層起作用，由與蓋層137相同的圖案進行蝕刻。
這樣，由於構成為將分別成為蝕刻阻擋層的InGaP層和AlGaAs層重複層積的結構，從而可任意且再現性好地實現規定的耐壓。
另外，通過使InGaP層與GaAs層及非摻雜AlGaAs層晶格狀匹配，可避免結晶的變形，且可防止裂紋等結晶缺陷。
另外，通過使穩定層(InGaP層)144與GaAs層及非摻雜AlGaAs層晶格狀匹配，可避免結晶的變形，且可防止裂紋等結晶缺陷。
成為蓋層的n+型GaAs層137層積於最上層。蓋層137的厚度大於或等於600，雜質濃度大於或等於2×1018cm-3，優選膜厚為1000左右，雜質濃度大於或等於3×1018cm-3。
HEMT的動作區域100利用達到緩衝層132的絕緣化區域60與如圖3(A)的細線所示的其它區域分離。在此，HEMT的外延結構含有蓋層137。由於蓋層137的雜質濃度為1～5×1018cm-3左右的高濃度，故配置有蓋層137的區域在功能上稱作高濃度雜質區域。
下面，HEMT的動作區域100是指，由絕緣化區域60分離並配置有HEMT的第一源極電極13、第二源極電極15、第一漏極電極14、第二漏極電極16及柵極電極17的區域的半導體層。即，以包含電子供給層133、溝道(電子渡越)層135、襯墊層134、第一非摻雜層141～第三非摻雜層143、穩定層144、蓋層137等的構成HEMT的各半導體層的全部合計的區域為動作區域100。
絕緣化區域60是沒有完全電絕緣，而通過離子注入雜質(B+)，在外延層上設置載流子阱並將其絕緣化了的區域。即，在絕緣化區域60中，雖然作為外延層而存在有雜質，但通過進行用於絕緣化的雜質(B+)注入而鈍化。
在動作區域100上，如圖3(B)所示，通過將添加有高濃度雜質的蓋層137部分除去，設置源極區域137s及漏極區域137d。在源極區域137s及漏極區域137d上連接由歐姆金屬層10形成的第一源極電極13、第一漏極電極14。第一源極電極13、第一漏極電極14及其周圍的蓋層137由氮化膜51(第一氮化膜511～第四氮化膜514)覆蓋。第一源極電極13、第一漏極電極14經由設於氮化膜51上的接觸孔與利用第一布線金屬層30設於其上層的第二源極電極15、第二漏極電極16接觸。
另外，通過蝕刻將動作區域100的一部分蓋層137除去，根據耐壓及接通電阻使例如第三非摻雜層143露出，形成柵極電極17。柵極電極17及在其周圍露出的第三非摻雜層143由第三氮化膜513、第四氮化膜514覆蓋。第四氮化膜514是第一布線金屬層30和第二布線金屬層40(未圖示)的層間絕緣膜。
柵極電極17通過進行熱處理將柵極金屬層20(例如Pt/Mo)的最下層金屬(Pt)的一部分埋入動作區域100表面。埋入的Pt(下面將該區域稱作埋入部17b)也是柵極電極17的一部分，作為柵極電極17起作用。埋入部17b的底部位於第三非摻雜層143內。即，含有埋入部17b的柵極電極17與第三非摻雜層143形成肖脫基結。
這樣，在本實施例中，採用將Pt的一部分埋入動作區域100表面的埋入電極結構。由此，可使埋入部17b的底部端形成彎曲形狀。
如上所述，在柵極電極17的形成工序中，蒸鍍柵極金屬層20之前的穩定層144受到等離子損傷。在該狀態下，當在穩定層144上形成並埋入柵極電極17時，用於埋入的熱處理耗費時間。另外，當穩定層144為InGaP層而在InGaP層上形成埋入部17b時，埋入部17b不會成為具有規定曲率半徑的連續的曲線。因此，在本實施例中，將穩定層144除去，在清潔的第三非摻雜層143表面蒸鍍柵極金屬層20。由此，以短時間的熱處理結束埋入。另外，埋入部17b的端部，即肖脫基結端部的形狀構成具有規定曲率半徑的連續的曲線。因此，在對柵極電極17施加反向偏壓時，電場強度分散。即，通過使電場集中緩和，可減弱最大電場強度，從而可得到大的耐壓。
另外，埋入部17b位於第三非摻雜層143內，但無論埋入部17b的底部位於第一非摻雜層141～第三非摻雜層143中的哪一層，從柵極電極17到電子供給層133(第二電子供給層133b)之間也不存在添加了雜質的層。即，實質上與在與電子供給層133連續的第一非摻雜層141上設有柵極電極17的情況是等效的。
這樣，以雙異質結結構，利用在與電子供給層133連續的非摻雜層上設有柵極電極17的結構，可使電子供給層的雜質濃度提高到3.3×1018cm-3。即，HEMT在確保規定耐壓的同時，可實現非常低的接通電阻。由此，在Vp＝-0.8V時，具有19V的耐壓，並且作為柵極寬度每1mm的接通電阻，以柵壓Vg＝0V實現接通電阻Ron＝1.3Ω/mm。該接通電阻值作為開關用HEMT是極低的。
第一非摻雜層141、第三非摻雜層143是AlGaAs層，第二非摻雜層142、穩定層144是InGaP層。InGaP層和AlGaAs層由於其蝕刻選擇比高，故可利用溼式蝕刻容易地使所希望的層露出。
即，第二非摻雜層142成為使第一非摻雜層141露出時的蝕刻停止層。另外，第三非摻雜層143為通過選擇蝕刻除去受到等離子損傷的穩定層144，在清潔的非摻雜層上形成柵極電極17而設置。
柵極布線21及連結部22與柵極電極17同樣，也通過蒸鍍柵極金屬層20形成。
圖4是柵極布線21及連結部22附近的剖面圖，圖4(A)是圖3(A)的b-b線剖面圖，圖4(B)是圖3(A)的c-c線剖面圖。
如圖4(A)及圖3(A)所示，柵極布線21和漏極布線電極DE(詳細地說，為第二漏極電極16)在交叉部CP經由氮化膜51(第三氮化膜513)交叉。第二漏極電極16在動作區域100上與第一漏極電極14重疊。
柵極布線21和第二漏極電極16沿相互正交的方向延伸。柵極布線21與柵極電極17相同，設於蝕刻蓋層137及穩定層144而露出的第三非摻雜層143上，其一部分被埋入第三非摻雜層143內。
柵極布線21利用達到緩衝層132的絕緣化區域60與動作區域100分離，以在其周圍配置如圖3(A)的點劃線所示的傳導區域(高濃度雜質區域)、即包含蓋層137的襯底130。柵極布線21和其周圍的傳導區域(下面稱作周邊傳導區域70)以流過直流電流的狀態連接(下面直流地連接)。由此，使柵極布線21的絕緣提高。
在此，HEMT的柵極電極17及柵極布線21(連結部22也相同)蒸鍍在第三非摻雜層143上。即，簡單地說，在進行使柵極電極17、柵極布線21的形成區域露出的光刻工序後，對成為掩模的氮化膜進行0.3μm左右的等離子蝕刻，對蓋層137進行0.3μm左右的側蝕刻。然後，將受到損傷的穩定層144除去，在第三非摻雜層143上蒸鍍柵極金屬層20，形成柵極電極17、柵極布線21。
即，柵極布線21的正下方配置第一非摻雜層141～第三非摻雜層143，柵極布線21直流連接的周邊傳導區域70是包含配置於周圍的蓋層137的襯底130。即，柵極布線21未與周邊傳導區域70直接粘固，但若稍微分開0.3μm左右的距離，則能夠充分地直流連接。
另外，在開關MMIC中，電阻也通過傳導區域(雜質區域)形成，另外，在各焊盤的周邊，為提高絕緣，也形成周邊傳導區域(雜質區域)70(參照圖2)。而且，這些圖案分別如圖3(C)所示，由絕緣化區域60分離。
另外，圖示省略，連結部22和源極布線電極SE(第二源極電極15)的交叉部CP的剖面圖與圖4(A)的柵極布線21和漏極布線電極DE的交叉部CP的結構相同。
如圖4(B)及圖3(A)所示，在本實施例中，在接近並相鄰的漏極布線電極DE和源極布線電極SE之間配置柵極布線電極GE。更詳細地說，在第二漏極電極16及第一漏極電極14的一端、和接近的源極布線31之間配置連結部22。之後，將第一層的第一漏極電極14和第二層的漏極布線電極DE(第二漏極電極16及漏極布線32)總稱為漏極電極D。同樣，將第一層的第一源極電極13和第二層的源極布線電極SE(第二源極電極15及源極布線31)總稱為源極電極S。
由於在漏極電極D和源極布線31(源極電極S)中傳送高頻信號，故存在有於它們接近的位置洩漏高頻信號的問題。但是，在本實施例中，通過配置於它們之間的柵極電極17的連結部22，可防止漏極電極D-源極布線31(源極電極S)間洩漏的高頻信號，可降低三次高諧波電平。另外，剖面圖由於為與圖4(B)相同的結構因而省略，但在源極電極S的一端和接近的漏極布線32(漏極電極D)之間配置柵極布線21(柵極布線電極GE)(參照圖3(A))。由此，可防止在源極電極S和漏極布線32(漏極電極D)間洩漏高頻信號，可降低三次高諧波電平。
再次參照圖3進行說明。各柵極電極17以均等的間隔形成，其一端(前端)延伸到動作區域100以外，與連結部22連接，將多個柵極電極17匯聚。另外，柵極電極17的另一端與柵極布線21連接，將多個柵極電極17匯聚。
如上所述，第二源極電極15、第二漏極電極16及柵極電極17的一端分別為不由源極布線31、漏極布線32、柵極布線21連接一側的端部。另外，與第二源極電極15及第二漏極電極16分別重疊的第一源極電極13及第一漏極電極14也同樣。
即，與第一源極電極13重疊的第二源極電極15的一端配置於動作區域100之外。另外，與第一漏極電極14重疊的第二漏極電極16的一端也配置於動作區域100之外。另外，第二源極電極15的另一端及第二漏極電極16的另一端也配置於動作區域100之外。
第二源極電極15的另一端通過源極布線31與其它第二源極電極15的另一端連接。第二漏極電極16的另一端通過漏極布線32與其它第二漏極電極16的另一端連接。漏極布線32與第一源極電極13及第二源極電極15的一端接近，源極布線31與第一漏極電極14及第二漏極電極16的一端接近。
在圖3(A)的例如FET1-1中，連結部22配置於漏極電極D的一端和相對的源極電極S(源極布線31)之間。同樣，柵極布線21配置於源極電極S的一端和相對的漏極電極D(漏極布線32)之間。由此，一個漏極電極D的梳齒及一個源極電極S的梳齒由柵極布線電極GE完全包圍。而且，在漏極電極D和源極電極S之間可實現必須配置柵極布線電極GE(柵極電極17、連結部22、柵極布線21種的任一個)的圖案。
另外，在FET1-2中，源極電極S及漏極電極D與FET1-1相反。即，在FET1-2中，在源極電極S的前端和對向的漏極電極D之間配置連結部22，在漏極電極D的前端和對向的源極電極S間配置柵極布線22。
FET1-3與FET1-1相同。在此，FET1-1及FET1-2相互連接，使漏極布線32共用，FET1-2及FET1-3的源極相互連接，使源極布線31共用。
即，根據本實施例，即使在任何FET中也可以在源極電極S-漏極電極D間配置柵極布線電極GE。
因此，由於源極電極S-漏極電極D間的會洩漏高頻信號的任何路徑必須由柵極布線電極GE將其間阻斷，故可防止源極電極S-漏極電極D間的高頻信號的洩漏。
特別是由於源極電極S及漏極電極D的梳齒的前端由柵極布線電極GE完全包圍，故作為防止高頻信號的洩漏，降低三次高諧波電平的圖案是有利的，可提高成為最大線形功率的標準的Pin0.1dB。
在多級連接有FET的大功率開關MMIC中，已知在使源極電極及漏極電極相鄰並直接相對的位置，高頻信號的漏洩在FET溝道層外產生，使高諧波電平增大。
即，圖18中，在使源極電極215-漏極電極216相鄰並直接相對的由實線包圍的Y區域，在源極電極215-漏極電極216間產生高頻信號的洩漏。在斷開側的開關元件中，高頻信號幾乎不會通過FET的溝道層(圖18中為動作區域300)，但在斷開側的Y區域，高頻信號的漏洩路徑在FET的溝道層外形成。因此，存在有不能確保輸出信號的失真電平如同設計的值一樣，三次高諧波電平比規定值高的問題。
但是，在本實施例中，在FET溝道層(動作區域100)之外的任何區域，都在源極電極S-漏極電極D間配置有柵極布線電極GE，因此可阻止在源極電極S-漏極電極D間高頻電流經由襯底流過，可防止高頻信號的洩漏。
再次如圖4(B)所示，對防止高頻信號的洩漏的機構進行說明。
如圖4(B)所示，漏極電極D的一端(前端)及源極電極S(源極布線31)配置於動作區域100之外(絕緣化區域60上)。而且，在絕緣化區域60上的漏極電極D及源極布線31中通過高頻信號。
在此，在圖4(B)中，考慮在源極布線31及漏極電極D間不配置柵極布線電極GE的情況(圖18的Y區域)。高頻信號經由氮化膜51向絕緣化區域60傳送。絕緣化區域60與氮化膜51相同，作為電介質通過高頻信號。即，此時在源極布線31-漏極電極D間產生高頻信號的洩漏。
另外，在該狀態下，由於將源極布線31-漏極電極D直接相對配置，故在源極布線31-漏極電極D間存在直接的電場。因此，流過高頻信號的漏洩電流。本實施例情況的由多級連接有FET的開關元件得到的大功率的開關MMIC而使高頻信號的振幅增大，高頻漏洩電流的振幅也大。
因此，如現有(圖18)的Y區域，在將漏極布線232和源極電極215的梳齒前端相對配置的情況下，產生了高頻信號的洩漏。
另一方面在本實施例中，在源極布線31-漏極電極D間配置柵極電極17的連結部22。因此，可由連結部22(柵極布線電極GE)阻斷源極布線31-漏極電極D間的高頻信號的洩漏。下面對其機制進行說明。
第一，柵極布線電極GE經由5KΩ～10KΩ的控制電阻CR與控制端子Ctl連接(參照圖2)。在控制端子Ctl上施加控制信號，但由於控制信號為DC信號，故控制端子成為高頻信號的GND電位。另外，也與柵極布線電極GE連接邏輯電路L的點P的情況相同。
在接通側的FET中，柵極電極17與動作區域100表面直接相接而形成肖脫基結。即，受到流過FET的溝道層的高頻電流的影響，柵極電極17的電位產生高頻振動。但是，在斷開側的FET中，在溝道層中未流過電流，因此，動作區域100表面的電位幾乎不會產生高頻振動。即，柵極電極17不如接通側FET那樣高頻振動，而可看成與控制端子Ctl幾乎相同的高頻信號的GND電位。
因此，通過在斷開側的FET的源極電極S(源極布線31)-漏極電極D間配置連結部22，平面圖案的配置作為源極電極S-高頻信號，構成GND電位-漏極電極D。
在未配置連結部22的情況下，在源極電極S-漏極電極D間存在直接的高頻信號的電場，但通過在其間夾著作為高頻信號的GND電位，使它們之間的直接的電場大幅度減弱。因此，可阻止它們之間經由襯底流過高頻電流，可防止高頻信號的洩漏。特別是在多級連接有FET的大功率開關MMIC中，高頻信號的振幅大，因此，由於在源極電極S-漏極電極D間產生強的高頻信號的電場，故在不配置連結部22的情況下流過大的高頻電流。在本實施例中，即使為多級連接的大功率開關MMIC，也可以防止高頻信號的洩漏。
該機構在柵極布線21側也是同樣的。即，在柵極布線21側，如圖3(A)所示，可由柵極布線21防止漏極布線32(漏極電極D)-源極電極S間的高頻信號的洩漏。
這樣，根據本實施例，由於在源極電極S-漏極電極D間會洩漏高頻信號的任何路徑中都必在其間配置柵極布線電極GE，故可防止源極電極S-漏極電極D間的高頻信號的洩漏。
第二，在動作區域10以外的部分，柵極布線電極GE與襯底直接相接，形成肖脫基結。因此，可將經由絕緣化區域60洩漏的高頻信號直接吸收，可進一步大幅度防止源極電極S-漏極電極D間的高頻信號的洩漏。
以上兩個機制在柵極布線21及連結部22處於動作區域100內的情況也相同地作用。即，通過夾著處於動作區域100內的柵極布線21及連結部22，可防止源極電極S-漏極電極D間的高頻信號的洩漏。
特別是在開關MMIC為DPDT的情況下，也存在信號的輸入輸出反向，將第一RF埠及第二RF埠互換使用的情況。在本實施例中，即使在高頻信號的搬運成為反向路徑的情況下，也可以將目前在源極電極S-漏極電極D間形成的高頻信號的漏洩路徑的任一個完全阻斷。即，即使任何RF埠的端子焊盤成為高頻信號的振幅最大的輸入端子焊盤，也可以完全防止高頻信號的漏洩，因此能夠得到如設計一樣的Pino.1dB和失真特性(三次高諧波電平)。
具體地說，例如圖18中，目前從公共輸入端子焊盤I輸入之後的振幅最大的高頻信號可通過FET1-1或FET1-2的柵極布線221防止其洩漏。即，在任意斷開側的FET中，可對配置柵極布線221的部分最低限地防止源極S-漏極電極D間的高頻信號的洩漏。
但是，相反從公共輸出端子焊盤O1或O2輸入例如高頻信號的情況，在FET1-3或FET2-3的任一斷開側的FET中，在輸入振幅最大的高頻信號之後的部分產生大的高頻信號的洩漏。輸入振幅最大的高頻信號之後的部分是指相當於Y區域的源極電極S-漏極電極D間。
在本實施例中，由於在相當於Y區域的位置也配置柵極布線電極GE(連結部22)，故即使從輸入端子焊盤或輸出端子焊盤的任一端子焊盤輸入高頻信號，也可以通過柵極布線電極GE防止源極電極S-漏極電極D間的高頻信號的洩漏，大幅度改善三次高諧波電平。
在此，為了防止高頻信號的洩漏，如圖3(A)所示，最好相對源極電極S-漏極電極D間的漏洩路徑不中途阻斷柵極布線電極GE，而連續地進行配置。但是，在這樣的閉環形的情況中，存在不能形成正確的圖案的情況。柵極布線電極GE利用柵極金屬層20的提離而形成。即，使提離時的抗蝕劑除去液滲入不需要的柵極金屬層20下的抗蝕劑內，將柵極金屬層20與抗蝕劑一起除去。此時，若柵極布線電極GE連續，則存在抗蝕劑除去液不能充分滲入的情況。
即，如圖3所示，在通過提離進行閉環形的柵極布線電極GE的圖案形成時，由於抗蝕劑除去液不從環的外側進入環的內側，故通常存在不容易進行提離的問題。但是，在本實施例中，能夠進行提離並且可形成正確的圖案。
圖7是例如在圖3(B)所示的剖面蒸鍍柵極金屬層20後的柵極電極17附近的剖面圖。只要為開關MMIC的情況，由於柵極電極17連接大於或等於5KΩ～10KΩ左右的控制電阻CR，故即使柵極電極17的電阻值某種程度地增大，也沒有問題。即，可減薄柵極金屬層20的即使蒸鍍膜厚d(100左右)。這樣，當減薄蒸鍍膜厚d時，柵極金屬層20在抗蝕掩模PR的邊緣必定不連續。因此，由於使抗蝕劑除去液從不連續的部分充分滲入(箭頭)柵極金屬層20下的抗蝕劑PR，故即使為閉環形狀也完全沒有問題，可進行提離。
其次，對二次高諧波進行說明。
在圖18所示的現有的圖案中，考慮第二開關元件SW2接通，第一開關元件SW1斷開的情況。在從公共輸入端子焊盤I輸入的高頻信號向斷開的FET1-1洩漏時，首先，如箭頭所示使其在源極布線231之上從A點通過B點。然後，在從A點到B點傳送信號期間產生相位偏差。
漏到FET1-1中的高頻信號傳入FET1-3中。即使FET1-1～FET1-3斷開，從公共輸入端子焊盤I輸入的高頻信號經由各FET的柵極電極下擴展的耗盡層電容而與絕緣量相應而進行衰減，向輸出端子焊盤O1洩漏。即，圖18的A點和B點的相位偏差就這樣成為FET1-3的漏極布線232上的A』點和B』點的相位偏差。而且，具有A』點和B』點不同的相位的信號在FET1-3的漏極布線232上合成，從輸出端子焊盤O1輸出。
這樣，在從公共輸入端子焊盤I輸入的高頻信號經由斷開的第二開關元件SW2向輸出端子焊盤O1洩漏時，當在第二開關元件SW2內部產生相位的偏差時，開關MMIC的二次高諧波電平增大。另一方面，在本實施例的圖2中，考慮第一開關元件SW1斷開的情況。在從公共輸入端子焊盤I1輸入的高頻信號向斷開的FET1-1洩漏時，首先，如箭頭所示在源極布線31上從C點通過D點。然後，在從C點到D點傳送信號時產生相位的偏差。漏向FET1-1的高頻信號向FET1-3傳送。
在此，由於本實施例的柵極布線電極GE形成為梯形，故與現有圖18的梳狀柵極布線電極G1』不同，使柵極布線電極GE整體的相位一致。在斷開的FET1-1～FET1-3中，經由各FET的柵極電極17下擴展的耗盡層電容洩漏高頻信號。但是，由於使柵極布線電極GE整體的相位一致，故在信號向FET1-1～FET1-3洩漏的過程中，將C點和D點的相位誤差修正並使其一致。
因此，FET1-3的漏極布線32上的C』點和D』點的相位沒有偏差。即，在從輸入端子焊盤I1輸入的高頻信號經由斷開的第一開關元件SW1向輸出端子焊盤O1洩漏時，由於在第一開關元件SW1內部沒有產生相位偏差，故開關元件MMIC的二次高諧波電平不會增大。
例如在圖18所示的現有圖案中，在交叉部CP』，柵極電極221和源極電極215或漏極電極216經由配置於它們之間的氮化膜(未圖示)交叉。但是，從試驗結果判斷為，在圖18的柵極電極G1』(柵極布線221及柵極電極217)的圖案中，二次高諧波電平變差。
考慮如下因素為主要原因之一，例如在第一開關元件SW1為斷開側的開關元件時，在交叉部CP』，通過源極電極215或漏極電極216的高頻信號經由氮化膜向柵極布線221洩漏。
圖5表示用於與本實施例的柵極布線電極GE的圖案比較的其它柵極布線電極G2』的圖案。圖5是將一個柵極布線電極G2』折曲並具有在源極布線電極SE』-漏極布線電極DE』間延伸的圖案(下面為曲折形狀)的開關MMIC之一例。
此時，不存在源極布線電極SE』或漏極布線電極DE』與柵極布線電極G2』的交叉部。因此，如後述那樣，可知二次高諧波電平低，在開關MMIC中多採用曲折形狀的柵極布線電極G2』的圖案。
但是，該圖案存在對從外部施加於柵極-漏極間或柵極-源極間的靜電耐抗性極弱的問題。其理由是，在這樣的柵極布線電極G2』的圖案的情況下，施加於控制端子Ctl上的靜電能量集中在動作區域100上的柵極布線電極G2』的始點ST(距控制電阻CR最近的部分)。因此，由於這樣的柵極布線電極G2』在低靜電電壓下將柵極布線電極G2』的始點ST部分破壞，故結果，作為開關MMIC使靜電破壞電壓低，是在可靠性上不理想的圖案。
圖6表示本實施例的柵極布線電極GE和圖18及圖15所示的現有結構的柵極布線電極G1』、G2』的各圖案的二次高諧波的輸入功率依存性。實線v、w是圖18的圖案的情況，實線v是柵極布線寬度dg＝5μm、實線w是柵極布線寬度dg＝1μm的情況。點M是圖5的曲折形狀的圖案，如圖18，是構成開關MMIC的情況。實線x是圖3所示的本實施例的情況，是柵極布線寬度dg＝5μm的情況。另外，在此特別是為了進行29dBm的輸入功率的比較，故在曲折形狀的情況下僅表示點M。
輸入功率為29dBm的二次高諧波電平是如現有結構(圖18)的梳狀的柵極布線電極G1』的圖案，其在柵極布線寬度dg＝5μm的情況下為-51dBc(圖6的實線v)，在柵極布線寬度dg＝1μm的情況下為-62dBc(圖6的實線w)。即，通過縮窄柵極布線寬度dg，如箭頭所示，改善10dBc左右。
另一方面，在圖5的曲折形狀的柵極布線電極G2』的圖案的情況下，29dBm的輸入功率的二次高諧波電平為-75dBc(點M)，作為二次高諧波電平達到要求的電平。這是由於，如上所述在柵極布線電極G2』和源極布線電極SE』及漏極布線電極DE』間不存在交叉部。
通過這些數據可知，在開關MMIC中採用的FET中，源極布線電極SE』或漏極布線電極DE』和柵極布線電極G1』、G2』之間的寄生電容越小，二次高諧波電平越低。即，使二次高諧波失真不良的原因之一是，在FET中通過源極布線電極或漏極布線電極的高頻信號經由氮化膜向柵極布線電極(柵極布線)洩漏。
即，作為開關MMIC整體，通過降低交叉部CP』的面積，使寄生電容降低，可改善二次高諧波電平。但是，在現有的開關MMIC中，由於柵極布線的電阻值不會變得過大，故柵極布線寬度的最小值為1μm左右，其以上程度的細徑化不能實現。另外，即使使柵極布線的寬度細徑化至1μm，二次高諧波的改善也不能達到足夠的電平。
具體地說，在輸入功率為29dBm時，柵極布線寬度為1μm時的二次高諧波電平為-62dBc。但是，在CDMA(Code Division Multiole Access碼分復用接入)方式的攜帶電話終端需要防止通信的幹擾，其所使用的開關MMIC在輸入29dBm左右的功率時，要求小於或等於-75dBc的二次高諧波電平。即，在圖18的柵極布線電極G1』的情況下，即使將柵極布線寬度dg縮窄到例如1μm而使寄生電容降低，所要求的電平也是不夠的。另外，在梳狀圖案的情況下，柵極布線寬度dg的縮小以1μm左右為限界值，難以進行其以上的細徑化。
另一方面，在二次高諧波電平表示足夠低的值的曲折形的柵極布線電極G2』的圖案中，存在如上述的抗靜電破壞弱的問題，不能用於要求高可靠性的製品中。
另一方面，根據本實施例，如實線x所示的輸入功率為29dBm的二次高諧波電平為-82dBc。這比曲折形狀的柵極布線電極G2』的圖案低，這樣的可得到非常好的電平的理由如上文所述。
在本實施例中，柵極布線寬度dg為3μm～5μm。即，為了使在交叉部CP的電容降低，即使不採用使柵極布線寬度dg細徑化的方法，也可以通過使柵極布線寬度dg＝5μm，降低如實線x所示的二次高諧波電平。即，作為不使柵極電阻增大，另外不會引起伴隨細徑化的構圖不良等，使輸入功率29dbm的二次高諧波電平為-82dBc，對於CDMA攜帶電話終端所採用的開關MMIC而言，能夠實現充分的二次高諧波電平。
另外，在本實施例中，通過柵極布線21將多個柵極電極17匯聚。由此，可使施加於控制端子Ctl上的靜電能量經由柵極布線21在FET整體上等分。因此，可實現使對靜電破壞的耐性足夠高，且比曲折形狀低的二次高諧波。
以上對FET1-1進行了說明，但FET1-2、FET1-3也完全相同。
這樣，根據本實施例，由於可降低二次高諧波、三次高諧波二者，故可得到按照設計的失真特性。在開關MMIC中，當不能降低二次高諧波和三次高諧波二者時，不能得到規定的失真特性。即，由使二次高諧波和三次高諧波任一方降低的對策不能得到規定的失真特性。在開關MMIC中，將如本實施例的這兩個對策組合對失真特性改善是非常有效的。
圖8表示第二實施例。第二實施例是使第一實施例的交叉部CP的電容降低的例子。圖8(A)是FET1-1的放大平面圖，圖8(B)是圖8(A)的d-d線剖面圖。另外，圖8(A)的e-e線剖面圖中，由於圖8(B)中為以柵極布線21為連結部22，以漏極布線電極DE為源極布線電極SE的結構，故圖示省略。另外，與第一實施例相同的結構省略說明。
柵極布線21和漏極布線電極DE(詳細地說，第二漏極電極16)在交叉部CP交叉。同樣，連結部22和源極布線電極SE(第二源極電極15)在交叉部CP交叉。如上所述，交叉部CP的電容降低對二次高諧波電平的降低是有效的(參照圖6)，但對柵極布線寬度dg的細徑化是有限的。
因此，在第二實施例中，至少在交叉部CP，在第二漏極電極16和柵極布線21之間配置如陰影線所示的第一絕緣膜510及第二絕緣膜520。下面，對第二漏極電極16和柵極布線21進行說明，但第二源極電極15和連結部22也相同。
柵極布線21和第二漏極電極16沿相互正交的方向延伸。在柵極布線21上配置相對介電常數大的第一絕緣膜510和相對介電常數小的第二絕緣膜520，且在其之上第二漏極電極16交叉。第一絕緣膜510至少為一層的例如氮化膜。下面，詳細說明第一絕緣膜510及第二絕緣膜520。
在柵極布線21(柵極電極17、連結部22也相同)周圍的蓋層137表面，在成為各掩模及鈍化膜的第一氮化膜511、第二氮化膜512、第三氮化膜513的基礎上，層積第四氮化膜514。而且，柵極布線21和在其周圍露出的第三非摻雜層143由第三氮化膜513及第四氮化膜514覆蓋。第三氮化膜513及第四氮化膜514的膜厚分別為1500左右。在本實施例中，作為一例以由第三氮化膜513及第四氮化膜514構成成為第一絕緣膜510的氮化膜510的情況為例進行說明，但如上述的第一絕緣膜510，只要由相對介電常數大於第二絕緣膜520的至少一層絕緣膜構成即可。
另外，在柵極布線21上沿柵極布線21配置膜厚2μm左右的聚醯亞胺520。即，至少在交叉部CP的柵極布線21上配置由第三氮化膜513、第四氮化膜514構成的第一絕緣膜510(氮化膜相對介電常數εs1＝7.5)，並在其之上層積第二絕緣膜520(聚醯亞胺相對介電常數εs2＝3.2)。而且，使第二漏極電極16沿與柵極布線21的延伸方向正交的方向延伸。另外，與第二漏極電極16連接的漏極布線32與柵極布線21並排延伸。
圖8中，箭頭X表示高頻信號的流向。即，在第二實施例中，通過厚且相對介電常數小的聚醯亞胺520，可使傳輸高頻信號的第二漏極電極16和柵極布線21的交叉部CP的寄生電容足夠小。由此，不謀求柵極布線寬度dg的細徑化，可防止高頻信號洩漏的產生。
在第一實施例中，如圖4(A)所示，第二漏極電極16和柵極布線21在交叉部CP經由第三氮化膜513交叉。第三氮化膜513的膜厚為1500。
即，在柵極布線21和高頻信號流過的第二漏極電極16之間僅以1500的膜厚配置相對介電常數大的第三氮化膜513。因此，其間的寄生電容變大，會產生高頻信號的洩漏。
具體地說，將第一實施例(圖3)的結構的柵極布線21-第二漏極電極16間的電容值C1和第二實施例(圖8)的結構的柵極布線21-第二漏極電極16間的電容值C2相比較。電容值C由下式寄予。
C＝ε0·εs·S/d在此，ε0真空介電常數(F/cm)，εs相對介電常數，S面積(cm2)，d厚度(cm)。另外，形成柵極布線寬度dg為1μm、柵極布線長度每100μm的電容值。
在第一實施例的情況下，柵極布線21-第二漏極電極16之間僅為第三氮化膜513。因此，電容值C1＝(8.85E-14×7.5×100E-8)/1500E-8＝44.3fF。
另一方面，在第二實施例的情況下，在柵極布線21-漏極電極16間配置第一絕緣膜(第三氮化膜及第四氮化膜)510及第二絕緣膜(聚醯亞胺)520。第一絕緣膜510的電容值C2＝(8.85E-14×7.5×100E-8)/3000E-8＝22.1fF，第二絕緣膜520的電容值C22＝(8.85E-14×3.2×100E-8)/2E-4＝1.42fF。因此，合計電容值C2＝1/(1/22.1+1/1.42)＝1.33fF。
即，根據第二實施例，電容值C2為如第一實施例那樣僅配置第三氮化膜513時的電容值C1的約3％，可使交叉部CP的寄生電容大幅度降低。
另外，圖示省略，作為第二絕緣膜520的聚醯亞胺層在例如圖2的h部分等，第一布線金屬層30和第二布線金屬層40的交叉部為了防止它們短路而配置。另外，防止短路的聚醯亞胺層520在現有結構中也可以配置。另外，第四氮化膜514是第一布線金屬層30和第二布線金屬層40的層間絕緣膜。即，第二實施例可僅通過改變形成聚醯亞胺層的掩模而實現，使聚醯亞胺層520也配置於柵極布線21及連結部上。
如上所述，通過在交叉部CP夾著相對介電常數小的第二絕緣膜520，可減小寄生電容。由此，由於可防止源極電極S-柵極布線電極GE間或漏極電極D-柵極布線電極GE間的高頻信號的洩漏，故可進一步降低二次高諧波電平。
具體地說，圖6的實線y是第二實施例的二次高諧波電平。這樣，在輸入功率29dBm中，與第一實施例相比，可降低6dB左右。
在第二實施例中，第二源極電極15、第二漏極電極16由第二布線金屬層40構成。即，參照圖3(B)，在第一實施例中第二源極電極15、第二漏極電極16由第一布線金屬層30構成，但其被改變為第二布線金屬層40。因此，在第二實施例中，第一布線金屬層30和第二布線金屬層40的作為層間絕緣膜的第四氮化膜514與圖3(B)的第三氮化膜513相同，設於第二源極電極15及第二漏極電極16之下。
參照圖3(B)的剖面圖，在第二實施例中，在動作區域100上也在第三氮化膜513上配置第四氮化膜514。即，柵極電極17和在其周圍露出的第三非摻雜層143的表面由第三氮化膜513及第四氮化膜514覆蓋。另外，第一源極電極13及第一漏極電極14由第一氮化膜511～第四氮化膜覆蓋，經由設於它們之上的接觸孔分別與第二源極電極15、第二漏極電極16接觸。
除此以外的結構與第一實施例相同。即，通過將柵極布線電極GE形成梯形的圖案並將其配置於源極電極S及漏極電極D間，可防止源極電極S-漏極電極D間的高頻信號的洩漏，並可降低三次高諧波電平。
以上，在第二實施例中，表示了相對介電常數大的第一絕緣膜510由第三氮化膜513及第四氮化膜514兩層構成的情況。但是，如上所述，第一絕緣膜510不限於該結構。即，第一絕緣膜510隻要為相對介電常數比第二絕緣膜520大的至少一層絕緣膜即可，例如也有由一層氮化膜構成的情況或由大於或等於三層的氮化膜構成的情況。另外，第一絕緣膜510不限於氮化膜，也可以為由氧化膜等其它絕緣膜構成的情況。
圖9表示第三實施例。第三實施例是將交叉部CP的電容降低的其他方式。圖9(A)是FET1-1的放大平面圖，圖9(B)是圖9(A)的f-f線剖面圖。另外，圖9(A)的g-g線剖面圖中，由於圖9(B)中以柵極布線21為連結部22，以漏極布線電極DE為源極布線電極SE的結構，故圖示省略。另外，與第一實施例、第二實施例相同的結構省略說明。
第二漏極電極16和柵極布線21在交叉部CP交叉。在交叉部CP，在第二漏極電極16和柵極布線21間如粗虛線所示配置中空部521。下面，對第二漏極電極16和柵極布線21進行說明，但第二源極電極15和連結部22也相同。
在交叉部CP的柵極布線21上配置相對介電常數大的絕緣膜510和相對介電常數小的中空部521，且第二漏極電極16交叉於其上。絕緣膜510至少為一層的例如氮化膜。下面，詳細說明絕緣膜510及中空部521。
在柵極布線21(柵極電極17、連結部22也相同)周圍的蓋層137表面，在成為各掩模及鈍化膜的第一氮化膜511、第二氮化膜512、第三氮化膜513的基礎上，層積第四氮化膜514。而且，柵極布線21和在其周圍露出的第三非摻雜層143由第三氮化膜513及第四氮化膜514覆蓋。第三氮化膜513及第四氮化膜514的膜厚分別為1500左右。在本實施例中，作為一例以由第三氮化膜513及第四氮化膜514構成絕緣膜510的情況為例進行說明，但如上述的第一絕緣膜510隻要由相對介電常數大於中空部521的至少一層絕緣膜構成即可。
絕緣膜510與柵極布線21重疊，配置於柵極布線21上，但在柵極布線21和漏極布線電極DE的交叉部CP上，在絕緣膜510上配置中空部521。中空部521是如下的所謂的空氣橋，即，在抗蝕劑膜(未圖示)上形成其它抗蝕劑膜，並且在將漏極布線電極DE蒸鍍及提離後，將該抗蝕劑膜除去，由此在漏極布線電極DE和絕緣膜510間內存有空氣。中空部521的厚度(高度)為2μm左右。即，在交叉部CP的柵極布線21上配置由第三氮化膜513、第四氮化膜514構成的絕緣膜510(氮化膜的情況相對介電常數εs1＝7.5)，並在其上配置中空部(相對介電常數εs2＝1)。而且，使第二漏極電極16沿與柵極布線21的延伸方向正交的方向延伸。另外，與第二漏極電極16連接的漏極布線32與柵極布線21並列延伸。
在圖9中，箭頭X表示高頻信號的流向。即，在第三實施例中，通過厚且相對介電常數小的中空部521，可使傳輸高頻信號的第二漏極電極16和柵極布線21的交叉部CP的寄生電容充分減小。由此，不謀求柵極布線寬度dg的細徑化，可防止高頻信號洩漏的產生。
具體地說，將第三實施例(圖9)的結構的柵極布線21-第二漏極電極16間的電容值C3及第一實施例(圖3)的結構的柵極布線21-第二漏極電極16間的電容值C1相比較。
在第三實施例的情況下，在柵極布線21-第二漏極電極16之間配置絕緣膜(第三氮化膜及第四氮化膜)510及中空部521。絕緣膜510的電容值C31＝(8.85E-14×7.5×100E-8)/3000E-8＝22.1fF，中空部520的電容值C32＝(8.85E-14×1×100E-8)/2E-4＝0.443fF。因此，合計電容值C3＝1/(1/22.1+1/0.443)＝0.434fF。
另一方面，在第一實施例的情況下，如上述的電容值C1＝(8.85E-14×7.5×100E-8)/1500E-8＝44.3fF。
即，根據第三實施例(圖3)，電容值C3為第一實施例的電容值C1的約1％，可使交叉部CP的寄生電容大幅度降低。
另外，圖示省略，但中空部520在第一布線金屬層30和第二布線金屬層40的交叉部，為了防止它們短路而在例如圖2的h部分配置。另外，防止短路的中空部521在以往是進行配置的，在第三實施例中，可僅通過改變形成中空部的掩模，使中空部521也配置於柵極布線21及連結部上而實施。
如上所述，通過在交叉部CP夾著相對介電常數小的中空部521，可減小寄生電容。由此，由於可防止源極電極S-柵極布線電極GE間或漏極電極D-柵極布線電極GE間的高頻信號的洩漏，故可進一步降低二次高諧波電平。
具體地說，與第二實施例相同，圖6的實線y是本實施例的二次高諧波電平。這樣，在輸入功率29dBm中，與第一實施例相比，可降低6dB左右。
另外，動作區域100與第二實施例相同，除此以外的結構與第一實施例相同。即，通過將柵極布線電極GE形成梯形的圖案並配置於源極電極S及漏極電極D之間，防止源極電極S-漏極電極D間的高頻信號的洩漏，可降低三次高諧波電平。
在第三實施例中表示了相對介電常數大的絕緣膜510由第三氮化膜513及第四氮化膜514兩層構成的情況。但是，如上所述，絕緣膜510不限於該結構。即，絕緣膜510隻要是至少一層絕緣膜即可，例如也有由一層氮化膜構成的情況或由大於或等於三層構成的情況。另外，絕緣膜510不限於氮化膜，也可以為由氧化膜等其它絕緣膜構成的情況。
這樣，在本實施例中，將柵極布線電極GE的一部分配置於源極布線電極SE及漏極布線電極DE之間。第一～第三實施例中，作為柵極布線電極GE的一部分，將連結部22或柵極布線21配置於源極布線電極SE及漏極布線電極DE之間。
參照圖10及圖11說明第四實施例。第四實施例中，作為柵極布線GE的一部分，將柵極電極17的一端折曲而設置折曲部，並將折曲部配置於源極布線電極SE及漏極布線電極DE之間。另外，與第一實施例～第三實施例相同的結構省略說明。
圖10是圖2的例如FET1-1的動作區域100的放大平面圖。
在動作區域100上配置第一源極電極13、第一漏極電極14並使它們分別與源極區域及漏極區域(在此未作圖示)接觸。另外，與它們重疊並配置第二源極電極15、第二漏極電極16。第二源極電極15、第二漏極電極16分別與源極布線31、漏極布線32連接。
各柵極電極17形成具有規定的柵極長度的長方形，沿第一方向延伸。另外，其一端(前端)延伸到動作區域100外並向第二方向折曲，構成折曲部17a。另外，一個柵極電極17的另一端通過柵極布線21與另一個柵極電極17的另一端連接並捆束。即，第四實施例的柵極布線電極GE由柵極電極17、折曲部17a、柵極布線21構成。
在FET1-1中，柵極布線21及源極電極S(第一源極電極13及第二源極電極15)的一端(前端)配置於動作區域100上，折曲部17a及漏極電極D(第一漏極電極14及第二漏極電極16)的一端(前端)配置於動作區域100外。另外，第一源極電極13的另一端配置於動作區域100外，第一漏極電極14的另一端配置於動作區域100上。但是，柵極布線21也可以配置於如第一～第三實施例的動作區域100外。另外，也可以使源極電極S(第一源極電極13及第二源極電極15)的一端(前端)、漏極電極D(第一漏極電極14及第二漏極電極16)的一端(前端)、第一源極電極13的另一端及第一漏極電極14的另一端位於動作區域100上，還可以使它們位於動作區域100外。
在FET1-1中，在接近的源極電極S的一端(前端)和漏極電極D(漏極布線32)之間配置柵極布線21。另外，在接近的漏極電極D的一端(前端)和源極電極S(源極布線31)之間配置柵極電極17的折曲部17a。折曲部17a在漏極電極D的一端附近沿其一端的寬度進行配置。其延伸方向是與柵極電極17的延伸方向垂直的方向。
另外，相鄰的兩個折曲部17a沿相對的方向延伸並且相互不同地配置。而且，在源極電極S(源極布線31)及漏極電極D之間使其一部分重疊。
另外，在FET1-2中，第二源極電極15及第二漏極電極16與FET1-1相反。即，在FET1-2的動作區域100上，沿第二源極電極15的一端，在其附近配置折曲部17a。折曲部17a與FET1-1中相同，使相鄰的兩個柵極電極17的折曲部17a相對，將它們重合配置。而且，折曲部17a配置於源極電極S(第一源極電極13及第二源極電極15)的一端和漏極電極D(漏極布線32)之間。漏極電極D(第一漏極電極14及第二漏極電極16)的一端配置於柵極布線20的附近。
FET1-3與FET1-1相同。在此，將FET1-1及FET1-2的漏極相互連接，使漏極布線32共用，將FET1-2及FET1-3的源極相互連接，使源極布線31共用。
這樣，在本實施例中，在柵極電極17的一端設置折曲部17a，並通過柵極布線21將柵極電極17的另一端與其它柵極電極17的另一端連接。而且，將折曲部17a以包圍源極電極S或漏極電極D的一端的方式從兩側相互不同地重疊而配置。
由此，可實現在第二源極電極15和漏極布線32、及源極布線31和第二漏極布線31之間必須配置柵極布線電極GE的圖案。
在動作區域100上，高頻信號在圖中箭頭的路徑中運送。即，在現有結構(圖18中)的作為高頻信號的漏洩路徑的Y區域，在源極電極S-漏極電極D間配置有柵極布線電極GE(曲折部17a)。
由此，可阻止在Y區域的源極電極S-漏極電極D間經由襯底流過高頻電流，可防止高頻信號的洩漏，因此可使三次高諧波電平降低。
同樣，在FET1-1的溝道層外的X區域，在源極電極S-漏極電極D間配置有柵極布線電極GE(柵極布線21)。因此，在X區域不會產生高頻信號的洩漏。
由此，在FET1-1的溝道層外(動作區域100以外)，在X區域及Y區域，也在源極電極S-漏極電極D間配置有柵極布線電極GE，因此可阻止在源極電極S-漏極電極D間經由襯底洩漏高頻信號，可使三次高諧波電平降低。
圖11是圖10的剖面圖，圖11(A)是圖10的i-i線剖面圖，圖11(B)是圖10的j-j線剖面圖。
如圖11(A)所示，第一漏極電極14及第二漏極電極16的一端和源極布線31配置於動作區域100之外。
而且，在絕緣化區域60上的第一漏極電極14及第二漏極電極16和源極布線31上通過高頻信號。
在圖11(A)中，在未配置柵極布線電極GE(曲折部17a)的情況下，流過源極布線31的高頻信號經由氮化膜51向絕緣化區域60傳送。絕緣化區域60作為與氮化膜51相同的電介質通過高頻信號。此時，第二漏極電極16與其下層的第一漏極電極14連接。而且，第一漏極電極14的前端與絕緣化區域60肖脫基連接。因此，在源極布線31-第一漏極電極14之間流過大的高頻漏洩電流。即，在源極電極S-漏極電極D間產生高頻信號的洩漏。
另外，由於在該狀態下源極電極S-漏極電極D直接相對配置，故在源極電極S-漏極電極D間存在直接的電場。因此，流過高頻信號的漏洩電流。本實施例的情況由於為多級連接有FET的開關元件得到的大功率的開關MMIC，故高頻信號的振幅大，且高頻漏洩電流的振幅也大。
在本實施例中，如圖11(A)所示在源極布線31和漏極電極D的一端間配置柵極電極17的曲折部17a。曲折部17a由於在此與未圖示的柵極電極17同時形成，故其形成於第一非摻雜層141上，但曲折部17a與動作區域100外的絕緣化區域60直接相接，形成肖脫基結。因此，可將洩漏到絕緣化區域60上的高頻信號直接吸收，且可進一步大幅度防止源極布線31-漏極電極D間的高頻信號的洩漏。
另外，如圖11(B)所示，漏極布線32和源極電極S(第一源極電極13及第二源極電極15)的一端間也同樣，由於在其間配置有柵極布線21，故可防止高頻信號的洩漏。因此，可由柵極布線電極GE將源極電極S-漏極電極D間的高頻信號的洩漏阻斷。其機制已在上文中敘述。
另外，圖示省略，但柵極布線21處於動作區域100之外的情況也相同。
為了防止高頻信號的洩漏，最好使曲折部17a相對源極電極S-漏極電極D間的漏洩路徑不中途阻斷，而是連續地配置。
因此，在第四實施例中，相對一個第二源極電極15(第二漏極電極16也相同)使兩個折曲部17a沿相對的方向延伸並相互不同地配置。由此，在以提離而形成柵極電極17及曲折部17a的圖案的情況下，由於從相互不同的圖案間隙滲入抗蝕劑除去液，故可容易地提離。另外，通過使兩個曲折部17a的一部分相對源極電極S-漏極電極D間的漏洩路徑重合配置，從而可將源極電極S-漏極電極D的直線漏洩路徑全部阻斷，可完全防止高頻信號的洩漏。
另外，在第四實施例中，表示了由相同的圖案形成一個柵極電極17(曲折部17a)和其它柵極電極17(曲折部17a)的情況。但不限於此，也可以為相對的曲折部17a的長度不同的圖案。或者，也可以為在相鄰的柵極電極17上，使一個柵極電極17a的折曲部17a進一步延伸並不在相鄰的柵極電極17上設置曲折部的圖案。無論任何情況，曲折部17a相互都不連接，若配置曲折部17a，使其阻斷高頻信號的漏洩路徑，則可防止高頻信號的洩漏，且柵極布線電極GE的提離也容易。
圖12是表示第五實施例的平面圖。第五實施例由於僅柵極電極17及折曲部17a的圖案不同，除此以外與第四實施例相同，故有關重複處的說明省略。
圖12與圖10相同，是圖2的例如FET1-1的動作區域100的放大平面圖。在第五實施例中，使柵極電極17的一端(前端)延伸而設置曲折部17a，並使柵極電極17的一端延伸到柵極布線21附近。
即，柵極電極17以柵極布線21為始點，在圖12中，包圍第二漏極電極16的前端，再次沿柵極布線21方向延伸。第二漏極電極16的前端由曲折部17a及柵極電極17完全包圍。與第四實施例不同，使另一端與柵極布線21連接的柵極電極17例如與各第二漏極電極對應設置。但是，通過使前端進一步從曲折部17a延伸到柵極布線21附近，在動作區域100上使其成為柵極電極17。即，為在動作區域100上，在第一源極電極13和第一漏極電極14間分別配置有柵極電極17的第四實施例相同的結構。
曲折部17a及柵極電極17的一部分、柵極電極17前端、第二源極電極15(第一源極電極13)的前端、第二漏極電極16(第一漏極電極14)的前端配置於動作區域100之外。另外，柵極布線21也配置於動作區域100之外，在柵極布線21之下配置用於提高絕緣的周邊傳導區域70。此時，也可以將曲折部17a及第二漏極電極16(第一漏極電極14)的前端配置於動作區域100內。
由此，可在漏極電極D的一端-源極布線31間及源極電極S的一端-漏極布線32間分別配置曲折部17a及柵極布線21。因此，在源極電極S-漏極電極D間的高頻信號的任一傳送路徑中，由於也在其間配置有柵極布線電極GE，故可防止源極電極S-漏極電極D間的高頻信號的洩漏。
特別是，由於漏極電極D的一端(前端)由柵極布線電極GE大致完全包圍，故作為防止高頻信號的洩漏的圖案是有利的。
另外，柵極電極17的一端(前端)與柵極布線21分開。因此，在以提離形成柵極電極17的圖案時，由於抗蝕劑除去液從柵極電極17的前端和柵極布線21的間隙滲入，故可容易地提離。
圖13是表示本發明第六實施例的圖，是圖2的例如FET1-1的動作區域100的放大平面圖。
第六實施例由於僅柵極電極17的圖案不同，除此以外與第四及第五實施例相同，因此，有關重複處的說明省略。
在第六實施例中，為了將相互相對的曲折部17a相互連接的圖案，即，柵極布線電極GE為閉環狀。具體地說，以柵極布線21為始點SP，在此包圍第二漏極電極16的前端，再次使其沿柵極布線21方向延伸，在終點EP與柵極布線21連接。始點SP和終點EP夾著一個第二漏極電極16配置於其兩側。由此，第二源極電極15或第二漏極電極16的前端由曲折部17a及柵極電極17完全包圍。
與第一實施例的圖案不同的是，在第一實施例中，柵極電極的一端全部由連結部22連接，但在本實施例中是由曲折部17a將兩個柵極電極17連接的圖案。
曲折部17a及柵極電極17的一部分、源極電極S的一端、漏極電極D的一端配置於動作區域100之外。另外，柵極布線21也配置於動作區域100之外，在柵極布線21之下配置用於提高絕緣的周邊傳導區域70。另外，柵極布線電極GE、源極電極S的一端、漏極電極D的一端也可以全部配置於動作區域100內。
由此，可在源極電極S-漏極電極D間配置柵極布線電極GE。因此，可防止源極電極S-漏極電極D間的高頻信號的洩漏。
特別是，由於漏極電極D的一端(第一漏極電極14及第二漏極電極16的一端)由柵極電極17及曲折部17a完全包圍，故作為防止高頻信號的洩漏的圖案是有利的。
在以提離形成這種環狀的柵極電極17的圖案時，由於抗蝕劑除去液不從環的外側向環的內側進入，故通常存在不易提離的問題。但是，在第六實施例中，由與第一實施例相同的理由而可進行提離。
參照圖14及圖15說明本發明的第七實施例。第七實施例在第四～第六實施例的基礎上，使如第二實施例的交叉部CP的電容降低。另外，對已述的結構省略詳細的說明。
圖14是圖2的例如FET1-1的動作區域100的放大平面圖，柵極布線電極GE的圖案與第六實施例的相同。
在此，第二漏極電極16和柵極布線21在交叉部CP交叉。在柵極布線21上配置第一絕緣膜(在此未作圖示)，進而在其上層沿柵極布線21配置第二絕緣膜520。
圖14的k-k線剖面圖由於與第二實施例的圖8(B)相同，故省略說明。第二源極電極15、第二漏極電極16由第二布線金屬層40構成。而且，在柵極布線21上配置相對介電常數大的第一絕緣膜510和相對介電常數小的第二絕緣膜520，使第二漏極電極16交叉於其上。第一絕緣膜510至少是一層的例如氮化膜。
由此，可使交叉部CP的電容降低，且與柵極布線電極GE的圖案相同的第六實施例相比較，可使二次高諧波電平降低。
即，在第六實施例中，與現有的結構(圖10)相同，在輸入功率為29dBm，柵極布線寬度為dg＝1μm的情況下，為-62dBc(圖6的實線w)，但在第七實施例中，改善為-75dBc(圖6的實線z)。但是，在第七實施例中，由於如第二實施例的柵極布線電極GE不是梯形，故不能使柵極布線電極GE整體的相位一致。即，二次高諧波電平不能達到第二實施例及第三實施例的電平。
另外，由於在接近配置的源極電極S-漏極電極D間配置柵極布線電極GE，故可防止源極電極S-漏極電極D間的高頻信號的洩漏，且可使三次高諧波電平降低。
圖15表示第七實施例的其它柵極布線電極GE的圖案。即，圖15(A)是第四實施例(圖10)的柵極布線電極GE的圖案，是配置有第一絕緣膜510及第二絕緣膜520的情況。
另外，圖15(B)是第五實施例(圖12)的柵極布線電極GE的圖案，是配置有第一絕緣膜510及第二絕緣膜520的情況。
無論怎樣，在交叉部CP，通過在第一絕緣膜510上夾著相對介電常數小的第二絕緣膜520，都可使寄生電容降低。由此可防止源極電極S-柵極布線電極GE間或漏極電極D-柵極布線電極GE間的高頻信號的洩漏，故可使二次高諧波電平降低。進而，在源極電極S-漏極電極D間的高頻信號會洩漏的任何路徑中都必須在其間配置柵極布線電極GE。由此，可防止源極電極S-漏極電極D間的高頻信號的洩漏，且可使三次高諧波電平降低。
這樣，由於可使二次高諧波、三次高諧波二者降低，故可得到同設計一樣的失真特性。在開關MMIC中，當不能使二次高諧波和三次高諧波二者降低時，則不能得到規定的失真特性。即，由使二次高諧波和三次高諧波任意一方降低的對策，不能得到規定的失真特性。在本實施例中，在交叉部CP上夾著相對介電常數小的第二絕緣膜520，進而配置曲折部17a。由此，可得到規定的失真特性。即，在開關MMIC中，將該兩個對策組合對改善失真特性是非常有效的。
在第七實施例中，表示了由第三氮化膜513及第四氮化膜514這兩層構成相對介電常數大的第一絕緣膜510的情況。但是，如上所述第一絕緣膜510不限於該結構。即，第一絕緣膜510隻要為相對介電常數大於第二絕緣膜520的至少一層絕緣膜即可，也有例如由一層氮化膜構成的情況或由大於或等於三層的氮化膜構成的情況。另外，第一絕緣膜510不限於氮化膜，也可以為由氧化膜等其它絕緣膜構成的情況。
參照圖16及圖17說明第八實施例。第八實施例是通過在交叉部CP設置中空部，使電容降低的情況。
圖16是圖2的例如FET1-1的動作區域100的放大平面圖，柵極布線電極GE的圖案與第六實施例相同。另外，圖17表示第八實施例的其它柵極布線電極GE的圖案，圖17(A)是第四實施例(圖10)的柵極布線電極GE的圖案，圖17(B)是第五實施例(圖12)的柵極布線電極GE的圖案。
在此，第二漏極電極16和柵極布線21在交叉部CP交叉。在交叉部CP，在柵極布線21上配置絕緣膜(在此未作圖示)，進而在其上配置如粗虛線所示的中空部521。
圖16的1-1線剖面圖由於與第三實施例的圖9(B)相同，故說明省略。第二源極電極15、第二漏極電極16由第二布線金屬層40構成。而且，在柵極布線21上配置相對介電常數大的絕緣膜510和相對介電常數小的中空部521，並使第二漏極電極16在其上交叉。絕緣膜510是至少一層的例如氮化膜。
由此，可使交叉部CP的電容降低，與柵極布線電極GE的圖案相同的第六實施例相比，可使二次高諧波電平降低。
即，在第六實施例中，與現有結構(圖10)相同，在輸入功率為29dBm，柵極布線寬度dg＝1μm的情況下，為-62dBc(圖6的實線w)，但在第八實施例中，改善為-75dBc(圖6的實線z)。即，如第二實施例，由於柵極布線電極GE不是梯形，故不能使柵極電極布線電極GE整體的相位一致。即，二次高諧波電平不能達到第二實施例及第三實施例的電平。
另外，由於在接近配置的源極電極S-漏極電極D間配置柵極布線電極GE，故可防止源極電極S-漏極電極D間的高頻信號的洩漏，且可使三次高諧波電平降低。
另外，圖示省略，但FET也可以為GaAs MESFET，在該情況下，在非摻雜的GaAs襯底上通過進行離子注入而形成雜質區域。
例如動作區域100是通過離子注入而形成的n型雜質區域，源極區域137s及漏極區域137d是通過離子注入而形成的n+型雜質區域。另外，用於提高絕緣的周邊傳導區域70是通過與源極區域137s及漏極區域137d同時進行離子注入而形成的n+型雜質區域，控制電阻(高電阻體)是通過與動作區域100同時進行離子注入而形成的n型雜質區域。
另外，也可以在非摻雜的GaAs襯底上層積具有規定的雜質濃度的外延層，通過將其由絕緣化區域分離而形成上述的雜質區域。
進而，以在動作區域100上的源極電極S及漏極電極D上使第一源極電極13及第二源極電極15和第一漏極電極14及第二漏極電極16分別重疊的情況為例進行了說明，但也可以不在動作區域100上配置第二源極電極15、第二漏極電極16。即，在連結部22及曲折部17a的附近不存在第二源極電極15的一端而僅存在第一源極電極13的一端，也可以為不存在第二漏極電極16的一端不存在而僅存在第一漏極電極14的一端。
以上以具有邏輯電路的DPDT開關MMIC為例進行了說明，但開關電路裝置的結構不限於上述例，也可以如SP3T、SP4T、DP4T、DP7T，為輸入埠及輸出埠不同的開關電路裝置，另外，既可以具有邏輯電路，也可以不具有邏輯電路。另外，也可以在斷開側輸出端子上連接防止高頻信號洩漏的分路FET。
權利要求
1.一種化合物半導體開關電路裝置，在化合物半導體襯底上集成開關元件，將第一RF埠和第二RF埠與控制端子連接，其特徵在於，所述開關元件具有FET，其由源極電極、柵極電極及漏極電極構成；源極布線電極，其與所述源極電極重疊一部分，並且將該源極電極及其它源極電極連接；漏極布線電極，其與所述漏極電極重疊一部分，並且將該漏極電極及其它漏極電極連接；柵極布線電極，其含有所述柵極電極，在所述第一RF埠及所述第二RF埠間的高頻模擬信號的傳輸路徑中，在近接的所述源極布線電極和所述漏極布線電極間配置有沿與所述柵極電極不同的方向延伸的所述柵極布線電極的一部分。
2.如權利要求1所述的化合物半導體開關電路裝置，其特徵在於，所述柵極布線電極的一部分是將沿第一方向延伸的所述柵極電極的一端向第二方向折曲的折曲部。
3.如權利要求1所述的化合物半導體開關電路裝置，其特徵在於，所述柵極布線電極的一部分是將所述柵極電極的一端和其它柵極電極的一端連接的連結部。
4.如權利要求1所述的化合物半導體開關電路裝置，其特徵在於，所述柵極布線電極的一部分是將所述柵極電極的另一端和其它柵極電極的另一端連接的柵極布線。
5.如權利要求1所述的化合物半導體開關電路裝置，其特徵在於，所述源極布線電極及所述漏極布線電極分別含有源極布線及漏極布線，所述柵極布線電極的一部分與所述源極布線及所述漏極布線平行配置。
6.如權利要求1所述的化合物半導體開關電路裝置，其特徵在於，所述柵極布線電極的一部分和所述源極布線電極及所述漏極布線電極在交叉部經由絕緣膜交叉。
7.如權利要求6所述的化合物半導體開關電路裝置，其特徵在於，至少在所述交叉部，所述第一柵極布線電極的一部分分別由相對介電常數大的第一絕緣膜及相對介電常數小的第二絕緣膜覆蓋。
8.如權利要求7所述的化合物半導體開關電路裝置，其特徵在於，所述第一絕緣膜的膜厚比所述第二絕緣膜薄。
9.如權利要求7所述的化合物半導體開關電路裝置，其特徵在於，所述第一絕緣膜是氮化膜。
10.如權利要求7所述的化合物半導體開關電路裝置，其特徵在於，所述第二絕緣膜是聚醯亞胺。
11.如權利要求6所述的化合物半導體開關電路裝置，其特徵在於，至少在所述交叉部，在所述源極布線電極及所述漏極布線電極和所述絕緣膜之間分別設有中空部。
12.如權利要求11所述的化合物半導體開關電路裝置，其特徵在於，所述絕緣膜的膜厚比所述中空部的厚度薄。
13.如權利要求11所述的化合物半導體開關電路裝置，其特徵在於，所述絕緣膜為氮化膜。
14.如權利要求1所述的化合物半導體開關電路裝置，其特徵在於，所述開關元件通過將FET多級串聯連接而構成。
15.如權利要求1所述的化合物半導體開關電路裝置，其特徵在於，所述化合物半導體襯底通過在非摻雜化合物半導體襯底上層積含有如下層的半導體層而構成，即該半導體層含有緩衝層、第一電子供給層、溝道層、第二電子供給層、與該第電子供給層晶格狀匹配的第一非摻雜層、與該第一非摻雜層晶格狀匹配的第二非摻雜層、與該第二非摻雜層晶格狀匹配的第三非摻雜層、與該第三非摻雜層晶格狀匹配的穩定層、與該穩定層晶格狀匹配的蓋層。
全文摘要
一種化合物半導體開關電路裝置。在開關MMIC中，在將源極電極及漏極電極近接配置的位置產生高頻信號的洩漏，存在有失真特性不良的問題。本發明的開關電路裝置使柵極布線電極形成為梯形圖案。另外，在開關MMIC的全部源極電極－漏極電極間配置柵極布線電極。進而在柵極布線電極和源極電極或漏極電極的交叉部，在它們之間配置相對介電常數大的氮化膜、和相對介電常數小的聚醯亞胺或中空部。由此，將交叉部的電容降低，可使二次高諧波電平降低。另外，由於可防止漏極電極－源極電極間的高頻信號的洩漏，故可使三次高諧波電平降低，且可大幅提高開關MMIC的失真特性。
文檔編號H03K17/00GK1855719SQ20061007464
公開日2006年11月1日 申請日期2006年4月21日 優先權日2005年4月28日
發明者淺野哲郎, 榊原幹人, 日下佑一, 石原秀俊 申請人:三洋電機株式會社