一種pwm信號上電掉電保護電路的製作方法

2023-05-20 20:33:41 2

一種pwm信號上電掉電保護電路的製作方法
【專利摘要】本發明公開了一種PWM信號上電掉電保護電路，包括滯環比較電路、與門電路、第一電源監控電路、第二電源監控電路和緩衝電路，所述與門電路分別與滯環比較電路、第一電源監控電路、第二電源監控電路和緩衝電路相連；本發明設有電源監控和比較電路，可隨時監控電路供電的情況，在電路上電時，電壓低於設定的閾值時，限制了PWM信號的輸出，同時在電路掉電時，設置的三極體不導通，禁止PWM信號從緩衝模塊輸出，實現封鎖PWM信號，從而保護半導體器件，當電路上電時，各級電平達到一定限制，才能解鎖PWM信號，避免了初始上電或某一級電平掉電給半導體開關器件造成的損壞，延長了半導體開關器件的使用壽命，節約了產品的成本。
【專利說明】-種PWM信號上電掉電保護電路

【技術領域】
[0001] 本發明公開了一種PWM信號上電掉電保護電路，屬於電路設計【技術領域】。

【背景技術】
[0002] 隨著電力電子技術的迅猛發展和成熟，電力系統中有源濾波產品應用日益增多。 而PWM信號是對半導體開關器件的導通和關斷進行控制的，使輸出端得到一系列幅值相等 而寬度不相等的脈衝，用這些脈衝來代替正弦波或其他所需要的波形。按一定的規則對各 脈衝的寬度進行調製，既可改變逆變電路輸出電壓的大小，也可改變輸出頻率。
[0003] PWM是一種對模擬信號電平進行數字編碼的方法。通過高解析度計數器的使用，方 波的佔空比被調製用來對一個具體模擬信號的電平進行編碼。PWM信號仍然是數字的，因為 在給定的任何時刻，滿幅值的直流供電要麼完全有（0N)，要麼完全無（OFF)。電壓或電流源 是以一種通（0N)或斷（OFF)的重複脈衝序列被加到模擬負載上去的。通的時候即是直流 供電被加到負載上的時候，斷的時候即是供電被斷開的時候。
[0004] 脈衝寬度調製是一種模擬控制方式，其根據相應載荷的變化來調製電晶體基極或 M0S管柵極的偏置，來實現電晶體或M0S管導通時間的改變，從而實現開關穩壓電源輸出的 改變。這種方式能使電源的輸出電壓在工作條件變化時保持恆定，是利用微處理器的數字 信號對模擬電路進行控制的一種非常有效的技術。
[0005] 目前常用的PWM信號上電保護是在主控晶片的PWM信號輸出處加上拉或下拉電 阻，沒有考慮到主控晶片在上電過程中其PWM信號輸出電平是不確定的，掉電保護主要是 將掉電反饋信號輸入到主控晶片，近而控制PWM信號的輸出，該方法處理PWM信號時間響應 慢，上電掉電時沒有PWM信號封鎖措施。這樣在初始上電的PWM信號各級電平轉換時，有可 能會出現各個電平上電時序的不同，而造成初始上電時半導體開關器件的短時直通，對半 導體開關器件造成損壞。而在掉電時，如未加PWM信號保護也有可能造成對半導體開關器 件的損壞。
[0006] 而半導體開關器件是有源濾波產品逆變輸出的關鍵執行部件，直接影響著有源濾 波產品的性能參數乃至有源濾波產品的壽命，同時半導體開關器件的售價相對於其他元器 件來說較高，所以對半導體開關器件的保護不僅能夠為企業節省成本，提高經濟效益，同時 又能提高有源濾波產品的性能參數及其使用壽命，節能減排，為客戶創造更大利益。
[0007] 現有應用的電路中，電路在初始上電或是某一級電平掉電給半導體開關器件會造 成一定的損傷，這種損傷的程度會決定了半導體的使用壽命，半導體器件可能在掉電一開 始就出現不能工作的問題，也有可能會在日後的正常工作中停止工作，這種不可預防的壽 命停止會給企業帶來一定的損失，當某個關鍵的半導體器件損壞的時候，往往會造成無法 挽回的巨大損失，因此需要研製開發出一種PWM信號上電掉電保護電路，來解決現有技術 存在的問題和不足。


【發明內容】

[0008] 本發明所要解決的技術問題是：針對現有技術的缺陷，提供一種PWM信號上電掉 電保護電路，設有電源監控和比較電路，可隨時監控電路供電的情況，在電路上電時，電壓 低於設定的閾值時，限制了 PWM信號的輸出，同時在電路掉電時，設置的三極體不導通，禁 止PWM信號從緩衝模塊輸出，實現封鎖PWM信號，從而保護半導體器件，當電路上電時，各級 電平達到一定限制，才能解鎖PWM信號，避免了初始上電或某一級電平掉電給半導體開關 器件造成的損壞，延長了半導體開關器件的使用壽命，節約了產品的成本。
[0009] 本發明為解決上述技術問題採用以下技術方案： 一種PWM信號上電掉電保護電路，包括滯環比較電路、與門電路、第一電源監控電路、 第二電源監控電路和緩衝電路，所述與門電路分別與滯環比較電路、第一電源監控電路、第 二電源監控電路和緩衝電路相連； 所述滯環比較電路中設置有電源轉換晶片；所述與門電路設置有與門晶片；所述滯環 比較電路中設置有第一、第二運算放大器；所述第一、第二電源監控電路中分別設置有第 一、第二電源監控晶片；所述緩衝電路中設置有第一、第二緩衝晶片和DSP晶片。
[0010] 作為本發明的進一步優選方案，所述的電源轉換晶片的信號為TPS3801K33DCK。 [0011] 作為本發明的進一步優選方案，所述與門晶片的型號為74HC21D，所述三極體的型 號為 MMBT4124。
[0012] 作為本發明的進一步優選方案，所述第一電源監控晶片和第二電源監控晶片的型 號均為ADM708AR。
[0013] 作為本發明的進一步優選方案，所述第一運算放大器和第二運算放大器的型號為 均 0P2177AR。
[0014] 作為本發明的進一步優選方案，所述第一緩衝晶片和第二緩衝晶片的型號均為 SN74HC245DW。
[0015] 作為本發明的進一步優選方案，所述DSP晶片的型號為TMS320F2812PGFA。
[0016] 作為本發明的進一步優選方案，所述滯環比較電路還包括比較器、第一電阻、第二 電阻、第三電阻、第四電阻； 所述與門電路還包括第十四電阻、第十五電阻、第十六電阻、三極體； 所述第一電源監控電路還包括第五電阻、第六電阻； 所述第二電源監控電路還包括第七電阻、第八電阻、第九電阻、第十電阻、第十一電阻、 第十二電阻、第十三電阻； 所述電源轉換晶片的輸入端分別連接5V電壓的輸入端、第一電阻的一端； 所述第一電阻的另一端分別連接第二電阻的一端、比較器的反相輸入端，所述第二電 阻的另一端接地； 所述電源轉換晶片的輸出端分別連接3. 3V的電壓、第三電阻的一端； 所述第三電阻的另一端分別連接第四電阻的一端、比較器的正相輸入端； 所述第四電阻的另一端分別連接比較器的輸出端、與門晶片的第一引腳； 所述與門晶片的第二引腳連接第一電源監控晶片的第四引腳； 所述與門晶片的第四引腳連接第二電源監控晶片的第四引腳； 所述與門晶片的第五引腳連接第十六電阻的一端，所述第十六電阻的另一端連接5V 電壓； 所述與門晶片的輸出端連接第十四電阻的一端，所述第十四電阻的另一端連接三極體 的基極； 所述第一電源監控晶片的第九引腳分別連接第五電阻的一端、第六電阻的一端；所述 第五電阻的另一端連接15V電壓，所述第六電阻的另一端接地； 所述第二電源監控晶片的第五引腳分別連接第十二電阻的一端、第十三電阻的一端； 所述第十二電阻的另一端接地，所述第十三電阻的另一端連接15V電壓； 所述第二電源監控晶片的第九引腳分別連接第一運算放大器的輸出端、第十一電阻的 一端； 所述第一運算放大器的正相輸入端連接第九電阻的一端，所述第九電阻的另一端接 地； 所述第一運算放大器的反相輸入端分別連接第十電阻的一端、第十一電阻的另一端； 所述第十電阻的另一端連接第二運算放大器的輸出端，所述第二運算放大器的輸出端 還與第二運算放大器的反相輸入端相連； 所述第二運算放大器的正相輸入端分別連接第七電阻的一端、第八電阻的一端； 所述第七電阻的另一端接負15V電壓，所述第八電阻的另一端接地； 所述三極體的集電極分別連接第十五電阻的一端、第一緩衝晶片的輸出使能端、第二 緩衝晶片的輸出使能端； 所述DSP晶片的第一輸出端連接第一緩衝晶片的第一輸入端；所述DPS晶片的第二輸 出端連接第一緩衝晶片的第二輸入端；所述DSP晶片的第三輸出端連接第一緩衝晶片的第 三輸入端；所述DSP晶片的第四輸出端連接第一緩衝晶片的第四輸入端；所述DSP晶片的 第五輸出端連接第一緩衝晶片的第五輸入端；所述DSP晶片的第六輸出端連接第一緩衝芯 片的第六輸入端； 所述DSP晶片的第七輸出端連接第二緩衝晶片的第一輸入端；所述DPS晶片的第八輸 出端連接第二緩衝晶片的第二輸入端；所述DSP晶片的第九輸出端連接第二緩衝晶片的第 三輸入端；所述DSP晶片的第十輸出端連接第二緩衝晶片的第四輸入端；所述DSP晶片的 第十一輸出端連接第二緩衝晶片的第五輸入端；所述DSP晶片的第十二輸出端連接第二緩 衝晶片的第六輸入端； 第一電源監控模塊中的第一電源監控晶片的第五引腳和第九引腳分別連接直流5V電 壓和直流15V電壓，當5V電壓上電達到4. 4V，同時15V電壓上電達到12. 25V時，第一電源 監控晶片輸出為高電平，在此之前，第一電源監控晶片輸出一直未低電平，這時，電源轉換 晶片的電源輸入端為直流5V電壓，電源轉換晶片上電後，當電源轉換晶片的輸出端的電壓 大於2. 5V，比較器的輸出為高電平，由電源轉換晶片、比較器、第一電阻、第二電阻、第三電 阻、第四電阻組成的滯環比較器的2個電壓閾值分別為2. 5V、3.0V，所以在電源轉換晶片輸 出電壓大於2. 5V後，比較器的輸出一直為高電平； 第二電源監控晶片的正15V電壓和負15V電壓上電分別達到10. 83V和-10. 83V時，第 二電源監控晶片的輸出為高電平，在此之前一直為低電平； 第一緩衝晶片和第二緩衝晶片由B組輸入端接收到的信號允許進入到A組端進行輸 出，第一緩衝晶片A組和第二緩衝晶片的A組輸出的信號輸入到驅動電路中，驅動半導體開 關，DSP產生的PWM信號分別輸入到第一緩衝晶片的B組輸入端和第二緩衝晶片的的B組 輸入端，當允許PWM信號從第一緩衝晶片、第二緩衝晶片的A組輸出到B組，當比較器、第 一電源監控晶片、第二電源監控晶片的輸出均為高電平後，與門晶片的輸出也為高電平，這 時，三極體導通，第一緩衝晶片和第二緩衝晶片的輸出使能端使能，第一緩衝晶片和第二緩 衝晶片則允許PWM信號從第一緩衝晶片、第二緩衝晶片的B組輸出到A組，上述提到的直流 5V、3. 3V、直流15V、正15V、負15V電壓中有一個電平掉電，並達到設定的閾值，與門晶片的 輸出為低電平，三極體不能導通，第一緩衝晶片和第二緩衝晶片的輸出使能端為高電平，禁 止PWM信號從第一緩衝晶片、第二緩衝晶片的B組輸出到A組，則驅動電路不工作，半導體 開關不能工作。
[0017] 本發明採用以上技術方案與現有技術相比，具有以下技術效果： 第一：本發明設有電源監控和比較電路，可隨時監控電路供電的情況，在電路上電時， 電壓低於設定的閾值時，限制了 PWM信號的輸出； 第二：本發明在電路掉電時，設置的三極體不導通，禁止ΠΜ信號從緩衝模塊輸出，實 現封鎖PWM信號，從而保護半導體器件； 第三：本發明當電路上電時，各級電平達到一定限制，才能解鎖PWM信號，避免了初始 上電或某一級電平掉電給半導體開關器件造成的損壞，延長了半導體開關器件的使用壽 命，節約了產品的成本。

【專利附圖】

【附圖說明】
[0018] 圖1是本發明的電路模塊示意圖； 圖2為本發明的電路結構不意圖； 其中，R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12、R13、R14、R15、R16、U1、U2A、U3A、 U4、U5、U6A、U6B、U7、U8、U9、Q1分別表示第一電阻、第二電阻、第三電阻、第四電阻、第五電 阻、第六電阻、第七電阻、第八電阻、第九電阻、第十電阻、第十一電阻、第十二電阻、第十三 電阻、第十四電阻、第十五電阻、第十六電阻、電源轉換晶片、比較器、與門晶片、第一電源監 控晶片、第二電源監控晶片、第一運算放大器、第二運算放大器、第一緩衝晶片、第二緩衝芯 片、DSP晶片、三極體。

【具體實施方式】
[0019] 下面詳細描述本發明的實施方式，所述實施方式的示例在附圖中示出，其中自始 至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參 考附圖描述的實施方式是示例性的，僅用於解釋本發明，而不能解釋為對本發明的限制。
[0020] 本【技術領域】技術人員可以理解的是，除非特意聲明，這裡使用的單數形式"一"、 "一個"、"所述"和"該"也可包括複數形式。應該進一步理解的是，本發明的說明書中使用 的措辭"包括"是指存在所述特徵、整數、步驟、操作、元件和/或組件，但是並不排除存在或 添加一個或多個其他特徵、整數、步驟、操作、元件、組件和/或它們的組。應該理解，當我們 稱元件被"連接"或"耦接"到另一元件時，它可以直接連接或耦接到其他元件，或者也可以 存在中間元件。此外，這裡使用的"連接"或"耦接"可以包括無線連接或耦接。這裡使用 的措辭"和/或"包括一個或更多個相關聯的列出項的任一單元和全部組合。
[0021] 本【技術領域】技術人員可以理解的是，除非另外定義，這裡使用的所有術語(包括技 術術語和科學術語）具有與本發明所屬領域中的普通技術人員的一般理解相同的意義。還 應該理解的是，諸如通用字典中定義的那些術語應該被理解為具有與現有技術的上下文中 的意義一致的意義，並且除非像這裡一樣定義，不會用理想化或過於正式的含義來解釋。
[0022] 下面結合附圖對本發明的技術方案做進一步的詳細說明： 一種PWM信號上電掉電保護電路，如圖1所不，一種PWM信號上電掉電保護電路，包括 滯環比較電路、與門電路、第一電源監控電路、第二電源監控電路和緩衝電路，所述與門電 路分別與滯環比較電路、第一電源監控電路、第二電源監控電路和緩衝電路相連； 所述滯環比較電路中設置有電源轉換晶片；所述與門電路設置有與門晶片；所述滯環 比較電路中設置有第一、第二運算放大器；所述第一、第二電源監控電路中分別設置有第 一、第二電源監控晶片；所述緩衝電路中設置有第一、第二緩衝晶片和DSP晶片。
[0023] 作為本發明的進一步優選方案，所述的電源轉換晶片的信號為TPS3801K33DCK。
[0024] 作為本發明的進一步優選方案，所述與門晶片的型號為74HC21D，所述三極體的型 號為 MMBT4124。
[0025] 作為本發明的進一步優選方案，所述第一電源監控晶片和第二電源監控晶片的型 號均為ADM708AR。
[0026] 作為本發明的進一步優選方案，所述第一運算放大器和第二運算放大器的型號為 均 0P2177AR。
[0027] 作為本發明的進一步優選方案，所述第一緩衝晶片和第二緩衝晶片的型號均為 SN74HC245DW。
[0028] 作為本發明的進一步優選方案，所述DSP晶片的型號為TMS320F2812PGFA。
[0029] 本發明的電路結構示意圖如圖2所示，作為本發明的進一步優選方案，所述滯環 比較電路還包括比較器、第一電阻、第二電阻、第三電阻、第四電阻； 所述與門電路還包括第十四電阻、第十五電阻、第十六電阻、三極體； 所述第一電源監控電路還包括第五電阻、第六電阻； 所述第二電源監控電路還包括第七電阻、第八電阻、第九電阻、第十電阻、第十一電阻、 第十二電阻、第十三電阻； 所述電源轉換晶片的輸入端分別連接5V電壓的輸入端、第一電阻的一端； 所述第一電阻的另一端分別連接第二電阻的一端、比較器的反相輸入端，所述第二電 阻的另一端接地； 所述電源轉換晶片的輸出端分別連接3. 3V的電壓、第三電阻的一端； 所述第三電阻的另一端分別連接第四電阻的一端、比較器的正相輸入端； 所述第四電阻的另一端分別連接比較器的輸出端、與門晶片的第一引腳； 所述與門晶片的第二引腳連接第一電源監控晶片的第四引腳； 所述與門晶片的第四引腳連接第二電源監控晶片的第四引腳； 所述與門晶片的第五引腳連接第十六電阻的一端，所述第十六電阻的另一端連接5V 電壓； 所述與門晶片的輸出端連接第十四電阻的一端，所述第十四電阻的另一端連接三極體 的基極； 所述第一電源監控晶片的第九引腳分別連接第五電阻的一端、第六電阻的一端；所述 第五電阻的另一端連接15V電壓，所述第六電阻的另一端接地； 所述第二電源監控晶片的第五引腳分別連接第十二電阻的一端、第十三電阻的一端； 所述第十二電阻的另一端接地，所述第十三電阻的另一端連接15V電壓； 所述第二電源監控晶片的第九引腳分別連接第一運算放大器的輸出端、第十一電阻的 一端； 所述第一運算放大器的正相輸入端連接第九電阻的一端，所述第九電阻的另一端接 地； 所述第一運算放大器的反相輸入端分別連接第十電阻的一端、第十一電阻的另一端； 所述第十電阻的另一端連接第二運算放大器的輸出端，所述第二運算放大器的輸出端 還與第二運算放大器的反相輸入端相連； 所述第二運算放大器的正相輸入端分別連接第七電阻的一端、第八電阻的一端； 所述第七電阻的另一端接負15V電壓，所述第八電阻的另一端接地； 所述三極體的集電極分別連接第十五電阻的一端、第一緩衝晶片的輸出使能端、第二 緩衝晶片的輸出使能端； 所述DSP晶片的第一輸出端連接第一緩衝晶片的第一輸入端；所述DPS晶片的第二輸 出端連接第一緩衝晶片的第二輸入端；所述DSP晶片的第三輸出端連接第一緩衝晶片的第 三輸入端；所述DSP晶片的第四輸出端連接第一緩衝晶片的第四輸入端；所述DSP晶片的 第五輸出端連接第一緩衝晶片的第五輸入端；所述DSP晶片的第六輸出端連接第一緩衝芯 片的第六輸入端； 所述DSP晶片的第七輸出端連接第二緩衝晶片的第一輸入端；所述DPS晶片的第八輸 出端連接第二緩衝晶片的第二輸入端；所述DSP晶片的第九輸出端連接第二緩衝晶片的第 三輸入端；所述DSP晶片的第十輸出端連接第二緩衝晶片的第四輸入端；所述DSP晶片的 第十一輸出端連接第二緩衝晶片的第五輸入端；所述DSP晶片的第十二輸出端連接第二緩 衝晶片的第六輸入端； 第一電源監控模塊中的第一電源監控晶片的第五引腳和第九引腳分別連接直流5V電 壓和直流15V電壓，當5V電壓上電達到4. 4V，同時15V電壓上電達到12. 25V時，第一電源 監控晶片輸出為高電平，在此之前，第一電源監控晶片輸出一直未低電平，這時，電源轉換 晶片的電源輸入端為直流5V電壓，電源轉換晶片上電後，當電源轉換晶片的輸出端的電壓 大於2. 5V，比較器的輸出為高電平，由電源轉換晶片、比較器、第一電阻、第二電阻、第三電 阻、第四電阻組成的滯環比較器的2個電壓閾值分別為2. 5V、3. 0V，所以在電源轉換晶片輸 出電壓大於2. 5V後，比較器的輸出一直為高電平； 第二電源監控晶片的正15V電壓和負15V電壓上電分別達到10. 83V和-10. 83V時，第 二電源監控晶片的輸出為高電平，在此之前一直為低電平； 第一緩衝晶片和第二緩衝晶片由B組輸入端接收到的信號允許進入到A組端進行輸 出，第一緩衝晶片A組和第二緩衝晶片的A組輸出的信號輸入到驅動電路中，驅動半導體開 關，DSP產生的PWM信號分別輸入到第一緩衝晶片的B組輸入端和第二緩衝晶片的的B組 輸入端，當允許PWM信號從第一緩衝晶片、第二緩衝晶片的A組輸出到B組，當比較器、第 一電源監控晶片、第二電源監控晶片的輸出均為高電平後，與門晶片的輸出也為高電平，這 時，三極體導通，第一緩衝晶片和第二緩衝晶片的輸出使能端使能，第一緩衝晶片和第二緩 衝晶片則允許PWM信號從第一緩衝晶片、第二緩衝晶片的B組輸出到A組，上述提到的直流 5V、3. 3V、直流15V、正15V、負15V電壓中有一個電平掉電，並達到設定的閾值，與門晶片的 輸出為低電平，三極體不能導通，第一緩衝晶片和第二緩衝晶片的輸出使能端為高電平，禁 止PWM信號從第一緩衝晶片、第二緩衝晶片的B組輸出到A組，則驅動電路不工作，半導體 開關不能工作。
[0030] 上面結合附圖對本發明的實施方式作了詳細說明，但是本發明並不限於上述實施 方式，在本領域普通技術人員所具備的知識範圍內，還可以在不脫離本發明宗旨的前提下 做出各種變化。
【權利要求】
1. 一種PWM信號上電掉電保護電路，其特徵在於：包括滯環比較電路、與門電路、第一 電源監控電路、第二電源監控電路和緩衝電路，所述與門電路分別與滯環比較電路、第一電 源監控電路、第二電源監控電路和緩衝電路相連； 所述滯環比較電路中設置有電源轉換晶片；所述與門電路設置有與門晶片；所述滯環 比較電路中設置有第一、第二運算放大器；所述第一、第二電源監控電路中分別設置有第 一、第二電源監控晶片；所述緩衝電路中設置有第一、第二緩衝晶片和DSP晶片。
2. 根據權利要求1所述的一種PWM信號上電掉電保護電路，其特徵在於：所述的電源 轉換晶片的信號為TPS3801K33DCK。
3. 根據權利要求2所述的一種PWM信號上電掉電保護電路，其特徵在於：所述與門芯 片的型號為74HC21D，所述三極體的型號為MMBT4124。
4. 根據權利要求3所述的一種PWM信號上電掉電保護電路，其特徵在於：所述第一電 源監控晶片和第二電源監控晶片的型號均為ADM708AR。
5. 根據權利要求4所述的一種PWM信號上電掉電保護電路，其特徵在於：所述第一運 算放大器和第二運算放大器的型號為均0P2177AR。
6. 根據權利要求5所述的一種PWM信號上電掉電保護電路，其特徵在於：所述第一緩 衝晶片和第二緩衝晶片的型號均為SN74HC245DW。
7. 根據權利要求6所述的一種PWM信號上電掉電保護電路，其特徵在於：所述DSP芯 片的型號為 TMS320F2812PGFA。
8. 根據權利要求7所述的一種PWM信號上電掉電保護電路，其特徵在於：所述滯環比 較電路還包括比較器、第一電阻、第二電阻、第三電阻、第四電阻； 所述與門電路還包括第十四電阻、第十五電阻、第十六電阻、三極體； 所述第一電源監控電路還包括第五電阻、第六電阻； 所述第二電源監控電路還包括第七電阻、第八電阻、第九電阻、第十電阻、第十一電阻、 第十二電阻、第十三電阻； 所述電源轉換晶片的輸入端分別連接5V電壓的輸入端、第一電阻的一端； 所述第一電阻的另一端分別連接第二電阻的一端、比較器的反相輸入端，所述第二電 阻的另一端接地； 所述電源轉換晶片的輸出端分別連接3. 3V的電壓、第三電阻的一端； 所述第三電阻的另一端分別連接第四電阻的一端、比較器的正相輸入端； 所述第四電阻的另一端分別連接比較器的輸出端、與門晶片的第一引腳； 所述與門晶片的第二引腳連接第一電源監控晶片的第四引腳； 所述與門晶片的第四引腳連接第二電源監控晶片的第四引腳； 所述與門晶片的第五引腳連接第十六電阻的一端，所述第十六電阻的另一端連接5V 電壓； 所述與門晶片的輸出端連接第十四電阻的一端，所述第十四電阻的另一端連接三極體 的基極； 所述第一電源監控晶片的第九引腳分別連接第五電阻的一端、第六電阻的一端；所述 第五電阻的另一端連接15V電壓，所述第六電阻的另一端接地； 所述第二電源監控晶片的第五引腳分別連接第十二電阻的一端、第十三電阻的一端； 所述第十二電阻的另一端接地，所述第十三電阻的另一端連接15V電壓； 所述第二電源監控晶片的第九引腳分別連接第一運算放大器的輸出端、第十一電阻的 一端； 所述第一運算放大器的正相輸入端連接第九電阻的一端，所述第九電阻的另一端接 地； 所述第一運算放大器的反相輸入端分別連接第十電阻的一端、第十一電阻的另一端； 所述第十電阻的另一端連接第二運算放大器的輸出端，所述第二運算放大器的輸出端 還與第二運算放大器的反相輸入端相連； 所述第二運算放大器的正相輸入端分別連接第七電阻的一端、第八電阻的一端； 所述第七電阻的另一端接負15V電壓，所述第八電阻的另一端接地； 所述三極體的集電極分別連接第十五電阻的一端、第一緩衝晶片的輸出使能端、第二 緩衝晶片的輸出使能端； 所述DSP晶片的第一輸出端連接第一緩衝晶片的第一輸入端；所述DPS晶片的第二輸 出端連接第一緩衝晶片的第二輸入端；所述DSP晶片的第三輸出端連接第一緩衝晶片的第 三輸入端；所述DSP晶片的第四輸出端連接第一緩衝晶片的第四輸入端；所述DSP晶片的 第五輸出端連接第一緩衝晶片的第五輸入端；所述DSP晶片的第六輸出端連接第一緩衝芯 片的第六輸入端； 所述DSP晶片的第七輸出端連接第二緩衝晶片的第一輸入端；所述DPS晶片的第八輸 出端連接第二緩衝晶片的第二輸入端；所述DSP晶片的第九輸出端連接第二緩衝晶片的第 三輸入端；所述DSP晶片的第十輸出端連接第二緩衝晶片的第四輸入端；所述DSP晶片的 第十一輸出端連接第二緩衝晶片的第五輸入端；所述DSP晶片的第十二輸出端連接第二緩 衝晶片的第六輸入端； 第一電源監控模塊中的第一電源監控晶片的第五引腳和第九引腳分別連接直流5V電 壓和直流15V電壓，當5V電壓上電達到4. 4V，同時15V電壓上電達到12. 25V時，第一電源 監控晶片輸出為高電平，在此之前，第一電源監控晶片輸出一直未低電平，這時，電源轉換 晶片的電源輸入端為直流5V電壓，電源轉換晶片上電後，當電源轉換晶片的輸出端的電壓 大於2. 5V，比較器的輸出為高電平，由電源轉換晶片、比較器、第一電阻、第二電阻、第三電 阻、第四電阻組成的滯環比較器的2個電壓閾值分別為2. 5V、3. 0V，所以在電源轉換晶片輸 出電壓大於2. 5V後，比較器的輸出一直為高電平； 第二電源監控晶片的正15V電壓和負15V電壓上電分別達到10. 83V和-10. 83V時，第 二電源監控晶片的輸出為高電平，在此之前一直為低電平； 第一緩衝晶片和第二緩衝晶片由B組輸入端接收到的信號允許進入到A組端進行輸 出，第一緩衝晶片A組和第二緩衝晶片的A組輸出的信號輸入到驅動電路中，驅動半導體開 關，DSP產生的PWM信號分別輸入到第一緩衝晶片的B組輸入端和第二緩衝晶片的的B組 輸入端，當允許PWM信號從第一緩衝晶片、第二緩衝晶片的A組輸出到B組，當比較器、第 一電源監控晶片、第二電源監控晶片的輸出均為高電平後，與門晶片的輸出也為高電平，這 時，三極體導通，第一緩衝晶片和第二緩衝晶片的輸出使能端使能，第一緩衝晶片和第二緩 衝晶片則允許PWM信號從第一緩衝晶片、第二緩衝晶片的B組輸出到A組，上述提到的直流 5V、3. 3V、直流15V、正15V、負15V電壓中有一個電平掉電，並達到設定的閾值，與門晶片的 輸出為低電平，三極體不能導通，第一緩衝晶片和第二緩衝晶片的輸出使能端為高電平，禁 止PWM信號從第一緩衝晶片、第二緩衝晶片的B組輸出到A組，則驅動電路不工作，半導體 開關不能工作。
【文檔編號】H03K17/08GK104104370SQ201410309437
【公開日】2014年10月15日 申請日期:2014年6月30日 優先權日:2014年6月30日
【發明者】鄭靜, 花躍學, 仇志凌, 張東, 芮國強, 溫小林, 張明, 李剛 申請人:南京亞派科技實業有限公司