直接變頻接收機的製作方法

2023-05-06 17:55:01

專利名稱：直接變頻接收機的製作方法
技術領域：
本發明主要涉及數字無線通信的直接變頻接收機。
對於數字無線通信中的移頻鍵控(FSKFrequency Shift Key-ing)方式的接收機，近年來正在研究一種直接變頻接收機以適合集成電路化結構。如，特開昭55-14701號公報中記載了直接變頻接收機的一種結構。下面，參照圖9簡單說明已有技術的FSK接收機。
圖16中，由天線1接收到的FSK信號作為經信號放大器2振幅放大後的FSK信號101同時供給混頻器102、103。本振(本地振蕩器的簡稱)104產生近似等於FSK信號101載波的頻率，其輸出經90度移相分配器105移相，分配成相位相互差90°的2個信號分別加給混頻器102、103。在該例中，取供給混頻器102的信號相位比供給混頻器103的信號相位超前90°。混頻器102的輸出信號經低通濾波器106的頻帶限制獲得同相基帶信號(I信號)108。而混頻器103的輸出信號經低通濾波器107的頻帶限制獲得正交基帶信號(Q信號)109。I信號108與Q信號109相互相位正交，且由FSK信號的上下移頻產生的相位延遲存在相互反向的關係。
這裡，相對於I信號108而言，Q信號109的相位超前時的數據為「High」(1)，滯後時數據為「Low」(0)。I信號108、Q信號109分別用限幅放大器110、111限幅放大，獲得數位化的I信號(數字I信號)112和數位化的Q信號(數字Q信號)113。然後，數字Q信號113輸入D觸發器電路901的D輸入端，而數字I信號112輸入時鐘輸入端，D觸發器電路901的輸出信號經低通濾波器902頻帶限制，濾除噪聲等引起的部分信號變動，從而獲得最終的解調輸出。
直接變頻接收機，因具有適合集成電路化的小型、輕巧的結構，正不斷地用於移動通信的終端。目前，由於無線移動通信中的通信容量要求越來越大，所以需要進行通信數據速率高速比、通信頻率窄帶化。在FSK調製信號中，把數據速率與FSK頻率偏移的比值定義為調製指數，以往主要使用調製指數為5以上的FSK調製形式，而現今則使用3以下調製指數的高速FSK調製形式。
在上述已有的直接變頻接收機結構中，因只能用數字I信號的上升沿判別數據，所以在出現數字I信號的上升沿之前，即使二進位位數據發生變化也不能檢測數據的變化。因此，數據判別發生遲後。再有，因噪聲等影響，使數字I信號發生變動，並使數據判別出錯的情況下，則會在下一數字I信號的上升沿出現之前，判別結果一直出錯，因而存在經低通濾波器的最終輸出結果錯誤概率高的問題。上述問題，調整指數越小越嚴重。
在已有技術例所示的直接變頻接收機結構中，對2以下調製指數的高速、窄帶的FSK形式進行解調時，因I、Q信號間相位檢測中的延遲，很難進行正確解調。
另外，在上述本振信號發生頻率漂移情況下，也會因相位檢測中的延遲而使接收特性大為劣化，因此存在信號源中要求頻率準確度高的問題。
本發明是為了解決上述問題，其目的在於，通過I、Q兩信號符號變化時進行數據判別，儘可能減小由原數據變化點進行判別的延遲，並減小噪聲引起數據變動的影響，從而提高調製指數低的FSK信號的接收靈敏度。
本發明再一目的在於提供這樣一種直接變頻接收機，該接收機能接收已有技術數字式解調系統不能接收的高速FSK信號，同時提高了對本振信號頻率漂移的容許能力，能用數字電路元器件實現構成要素，容易集成化，且集成電路(IC)化的接收機小巧且價格亦低。
為實現上述目的，本發明的直接變頻接收機具有生成與FSK信號載波大致相等頻率的本地振蕩器；對本地振蕩器輸出進行移相分配輸出相互相位差90°的同相信號和正交信號的90°相位分配器；將FSK信號和同相信號進行混頻的第一混頻器；對第一混頻器輸出進行頻帶限制的第一低通濾波器；對第一低通濾波器的輸出進行限幅放大的第一限幅放大器；對FSK信號和正交信號進行混頻的第二混頻器；對第二混頻器的輸出進行頻帶限制的第二低通濾波器；對第二低通濾波器的輸出進行限幅放大的第二限幅放大器；對第一限幅放大器的輸出和第二限幅放大器的輸出進行「異」運算後輸出的第一「異」電路；將第一「異」電路的輸出作為時鐘輸入並將第一限幅放大器的輸出作為D輸入的第一D觸發器電路；對第一「異」電路的輸出進行反相後輸出的第一反相電路；將第一反相電路輸出作為時鐘輸入並將第二限幅放大器的輸出作為D輸入的第二D觸發器電路；對第一限幅放大器的輸出和第二D觸發器電路的Q端輸出進行「異」運算後輸出的第二「異」電路；對第二限幅放大器的輸出和第一D觸發器電路的Q端輸出進行「異」運算後輸出的第三「異」電路；對第二「異」電路和第三「異」電路的輸出進行「異」運算後輸出的第四「異」電路。
又，本發明的結構也可有對第四「異」電路的輸出進行頻帶限制的第三低通濾波器。
又，本發明也可作成取消第一反相電路、第二D觸發器電路、第二「異」電路和第三「異」電路的結構。
又，本發明也可作成模擬處理數字電路進行的處理的結構。
又，本發明的結構也可設有將第一「異」電路的輸出進行F/V(頻率-電壓)變換的F/V變換手段，以及對F/V變換手段的輸出與閾值的大小進行判別的閾值判別電路。
本發明的直接變頻接收機還可這樣構成即根據I、Q信號的正交性，由取入I信號符號變化點上的Q信號的符號，使Q信號相移90°後的信號與I信號的符號進行比較，獲得第1解調結果；同樣，由取入Q信號符號變化點上的I信號的符號，使I信號相移90°後的信號與Q信號的符號進行比較，獲得第2解調結果；將上述第1、第2解調結果經過按優先順序輸出解調結果的優先信號判定手段，獲得最終解調結果。上述直接變頻接收機與已有結構的相比，縮短了符號判別中產生的延遲時間。
按照本發明的上述結構，用90°移相分配器對與接收到的FSK信號的載波信號頻率大致相等的本振輸出進行移相，並分配成相互差90°相位的同相信號和正交信號，一路用第一混頻器對同相信號和FSK信號進行混頻，並用第一低通濾波器進行頻帶限制，獲得同相基帶信號(I信號)，再經第一限幅放大器形成數字I信號。又在另一路中，用第二混頻器對正交信號和FSK信號進行混頻，並在第二低通濾波器中進行頻帶限制，獲得正交基帶信號(Q信號)後，經第二限幅放大器形成數字Q信號。用第一「異」電路輸出數位化後的I信號和Q信號「異」運算後的信號。
在第一D觸發器電路中，用第一「異」電路的輸出作為時鐘信號，保持並輸出數字I、Q信號從相同符號變為不同符號時的I信號。
又在第二D觸發器電路中，用第一「異」電路的反相輸出作為時鐘信號，保持並輸出數字I、Q信號從不同符號變為相同符號時的Q信號。
在第二、三、四「異」電路的組合中，當數字I、Q信號從同符號變為不同符號時，若變化的是I信號，則判斷為I信號相位超前Q信號，第四「異」電路輸出為0，若不是，則輸出1。
又，當I信號、Q信號從不同符號變為同符號時，若變化後的是Q信號，則判斷為Q信號相位遲後I信號，第四「異」電路輸出為Low(0)，若不是，則輸出為High(1)。根據情況，用第三低通濾波器所得輸出的頻帶，濾除噪聲等引起的部分輸出變動，從而能解調接收到的FSK信號。
本發明通過上述結構，縮短了符號判別中的檢測延遲時間，所以能以更高的速率接收窄頻帶的FSK信號。而且，與已有技術的FSK接收機相比，本發明的接收機具有更高的靈敏度，且對於本振頻率漂移有較大的容許能力。
再有，本發明中的優先信號判定手段適用於已有的2路結構的直接變頻接收機中的解調信號合成部，因此能很容易獲得上述效果。
另外，本發明的結構比較簡單，能用數位訊號處理電路來實現，所以能容易將解調器整體集成電路化，同時使接收機小型化並省電。
下面結合附圖詳細說明本發明的實施例。
圖1為本發明第1實施例中的直接變頻接收機的電路系統圖；圖2為上述實施例中的各部分波形圖；圖3為上述實施例中符號變化與解調輸出的對應圖；圖4為本發明第2實施例中直接變頻接收機的電路系統圖；圖5為第2實施例中各部分波形圖；圖6為本發明第3實施例中直接變頻接收機的電路系統圖；圖7為第3實施例中各部分的波形圖；圖8為本發明第4實施例中直接變頻接收機的電路系統圖；圖9為本發明第5實施例直接變頻接收機的主要組成部分連線圖；圖10為本發明第5實施例直接變頻接收機主要部分的波形圖；圖11表示本發明第5實施例直接變頻接收機中作為主要部件的邊沿檢測手段結構的電路系統圖；圖12表示本發明第5實施例直接變頻接收機中作為主要部件的邊沿檢測手段的又一結構電路系統圖；圖13為本發明第6實施例直接變頻接收機主要組成部分連線圖；圖14為本發明第7實施例直接變頻接收機的主要組成部分連線圖；圖15表示本發明第7實施例直接變頻接收機中作為主要部件的優先信號判定手段結構的電路系統圖；圖16為已有技術的直接變頻接收機的概示圖。
實施例1下面，參照


本發明第1實施例。
圖1中，101為FSK信號，102、103為混頻器，104為本地振蕩器(下面簡稱為「本振」)，105為90°移相分配器，106、107為低通濾波器，108為I信號，109為Q信號，110、111為限幅放大器，112為數位化後的I信號，113為數位化後的Q信號，以上與已有技術例結構相同。
114、115、116、117為輸出兩個輸入的「異」運算結果的「異」電路、118、119為D觸發器電路，該電路在時鐘輸入信號上升時保持D輸入狀態並作為Q輸出；120為輸出輸入信號的反相信號的反相電路；121為濾除高頻成分的低通濾波器；122為解調輸出端。又，也可作成不設低通濾波器的結構。
在如上構成的直接變頻接收機中，從接收到的FSK信號101獲得數字I信號112和數字Q信號113的基本動作與已有技術例的相同。
下面參照圖2，說明用所得的數字I信號112和數字Q信號113進行解調的動作。
用「異」電路114對數字I信號112和數字Q信號113進行「異」運算，然後一方面供給D觸發器電路118的時鐘輸入，另一方面供給反相電路120進行反相運算後，供給D觸發器電路119的時鐘輸入。
D觸發器電路118取數字I信號112作為D輸入，D觸發器電路119取數字Q信號113作為D輸入。「異」電路114的輸出，當數字I信號112和數字Q信號113的符號相同時為Low(0)，不同時為High(1)。因此，在D觸發器電路118中，當數字I信號112與數字Q信號113的符號從同符號變為不同符號時，保持D輸入的數字I信號112並作為Q端輸出。又，在D觸發器電路119中，當數字I信號112和數字Q信號113的符號從不同符號變為相同符號時，保持D輸入的數字Q信號113並作為Q端輸出。
邏輯「異」電路115對D觸發器電路119的Q輸出和數字I信號進行「異」運算，並供給「異」電路117。而「異」電路116對D觸發器電路118的Q輸出和數字Q信號113進行「異」運算，然後供給「異」電路117。
這裡，先說明數字I信號112和數字Q信號113的符號開始從相同符號變為不同符號時的動作。
此時，能判斷為符號變化的信號方，其相位超前。因數字I信號112和數字Q信號113的符號從相同符號變為不同符號，所以「異」電路114的輸出變成1，D觸發器電路118的時鐘輸入上升，作為D輸入的數字I信號112從Q端輸出。這裡，D觸發器118的時鐘輸入的上升時間，與數字I、Q信號發生符號變化的時間相比，存在「異」電路114中產生的延遲，所以D輸入的變化與鎖存時間不會同時出現，Q端輸出數字I、Q信號變為不同符號後的數字I信號的符號。因此，「異」電路116因對變為符號不同後的數字I信號112和數字Q信號113進行「異」運算，所以其輸出變為1。再有，D觸發器電路119因時鐘未出現上升而仍舊保持同符號時的Q輸出。因此，「異」電路115根據從相同符號變化為不同符號時，變化的是數字I信號112還是數字Q信號113，而輸出不同。若變化的是數字I信號，則因「異」電路115的輸入為不同符號，所以輸出為1。相反，若變化了的是數字Q信號，「異」電路115的輸入信號因仍舊為同符號時的那樣雙方都未變化，所以其輸出如下文所述，成為0。
從上述可見，從同符號變化為不同符號的是數字I信號時，「異」電路117的輸入都為1，其輸出為0。這種情況與I信號相位超前Q信號時的輸出相一致。再，變化了的是數字Q信號時，「異」電路117的輸入變成1和0，其輸出為1。這種情況與Q信號相位超前I信號時的數據相一致。
下面說明數字I信號112和數字Q信號113的符號從不同符號變為相同符號時的動作。
此時能判斷為符號變化的信號方，其相位遲後。「異」電路114因符號從不同變為相同而輸出為0，經過反相電路120，D觸發器電路119的時鐘輸入上升，因而D端輸入的數字Q信號113作為Q端輸出。所以，在「異」電路115中，對構成同符號的數字I信號112和數字Q信號113進行「異」運算，其輸出為0。在D觸發器電路118中，因時鐘未上升而Q端保持其原先不同符號時的輸出。所以，「異」電路116根據從不同符號變化成相同符號的是數字I信號112還是數字Q信號113，而有不同的輸出。若變化的是數字I信號，「異」電路116因其輸入信號仍為不同符號時的那樣兩方都未變化，所以其輸出如先前所述仍為1。反之，若變化的是Q信號，則「異」電路116的輸入為相同符號，輸出為0，由上可見，從不同符號變為相同符號的是I信號時，「異」電路117的輸入一為0，一為1，所以輸出為1。這種情況與I信號相位遲後Q信號時的數據一致。若變化的是數字Q信號，則「異」電路117的輸入都為0，其輸出為0。這種情況與Q信號相位遲後I信號時的數據一致。
下面說明因噪聲等的影響而使數字I信號112和數字Q信號113兩者同時變化時的動作。數字I、Q兩信號同時變化時，因「異」電路114的輸出未變化，所在D觸發器電路118、119的Q輸出也未變化。「異」電器115、116因數字I、Q信號都變化而都反轉，但「異」電路117的輸出未變化。這樣，若在數字I信號、Q信號同時發生變化的情況下，則仍保持變化前的狀態。
如上那樣，「異」電路117的輸出，當數字I信號112的相位超前數字Q信號113時為0，遲後時為1，通過低通濾波器121濾除噪聲引起的部分變動，從而獲得解調輸出122。圖3為數字I信號112和數字Q信號113的符號變化與解調輸出的對應關係圖。
如上所述，按照本實施例，由於用數字I信號和數字Q信號的符號從同符號變為不同符號、或從不同符號變為同符號時的值獲得解調輸出，所以與已有技術例相比增加了每一符號的數據判別次數，減小了判別原數據變化點的延遲，並且因減少了噪聲等引起數據變動的影響，從而能提高調製指數低時FSK信號的接收靈敏度。
雖然本實施例是以I信號相位超前Q信號時為0，遲後時為1進行了說明，但不限於此，很容易類推到，在1和0的定義相反時，只要在「異」電路117與低通濾波器121之間設一反相電路就可以了。
實施例2下面參照

本發明第2實施例。
圖4中，與圖1結構不同點在於，除去了「異」電路115、116，D觸發器電路119和反相電路120，「異」電路117的一輸入端是數字Q信號113，而另一輸入端是D觸發器電路118的Q輸出，並且設有為濾除低通濾波器121輸出中DC成分的高通濾波器401。高通濾波器201，在本實施例中是由電容器402和電阻403構成的RC濾波器。其它結構部分與圖1的相同。
下面說明上述結構的直接變頻接收機中用數字I信號112和數字Q信號113進行解調的動作。
「異」電路114對數字I信號112和數字Q信號113進行「異」運算，當數字I信號112和數字Q信號同符號時輸出0，不同符號時輸出1。在D觸發器電路118中，「異」電路114的輸出作為時鐘輸入，且數字I、Q信號112、113的符號從同符號變為不同符號時時鐘上升，並將此時的數字I信號112作為D輸入進行保持，再輸出到Q輸出端上。
數字I信號112與數字Q信號113從同符號變為不同符號時，「異」電路117的兩輸入相互必定是不同的符號，其輸出為1。接著，數字I、O信號從不同符號變成同符號時，若變化的是數字I信號112，則因「異」電路117的兩輸入未變化，仍為不同符號，輸出仍為1。若變化的是數字Q信號113，則「異」電路117的兩輸入從不同符號變成同符號，輸出為0。因此，「異」電路117的輸出如圖5(117)所示，並通過低通濾波器121積分和高通濾波器201濾除DC分量，獲得如圖5(122)所示的解調輸出。
如上所述，按照本實施例，由於用數字I、Q信號和兩符號從同符號變成不同符號時的數字I信號的符號獲得解調輸出，所以比已有技術例增加了每一符號的數據判別次數，從而減小了判別原數據變化點的延遲，並且由於減小了噪聲引起的數據變動，從而能提高接收靈敏度。但在本實施例中，每一符號的數據判別次數為實施例1的一半，且只要是調製指數高到某種程度的FSK信號就能可靠接收，還能減少電路結構的元件。
在本實施例中，雖作成取消D觸發器電路119的結構，但並不限於此，也可取消D觸發器電路118而用D觸發器電路119來取代，並將D觸發器電路119的Q輸出加給「異」電路117的一輸入端，將數字I信號112加給另一輸入端，再設置使「異」電路117輸出反相的反相電路。
又，在本實施例中，雖用「異」電路114的輸出作為D觸發器電路的時鐘輸入，但並不限於此，也可作成這樣的結構，即設置使「異」電路114輸出反相後作為時鐘供給的反相電路，且D觸發器電路保持數字I信號112和數字Q信號113從不同符號變為同符號時的D輸入，並將其作為Q輸出。
實施例3下面參照

本發明第3實施例。
圖6中，101為FSK信號，102、103為混頻器，104為本振，105為90°移相分配器，106、107為低通濾波器，108為I信號，109為Q信號，以上結構與圖1的相同。
601、602、603、604為兩輸入信號相乘後輸出的模擬乘法器，605為保持輸出控制信號極性從負變為正時的輸入信號的保持手段，606為保持輸出控制信號極性從正變為負時的輸入信號的保持手段，607、608、609為將輸入信號延遲相當於接收的FSK信號101移頻 相位的時間的延遲電路，610為濾除高頻成分的低通濾波器。
參照圖7說明上述結構的直接變頻接收機中使用I信號108和Q信號109進行解調的動作。
I信號和Q信號，頻率都等於接收的FSK信號101的移頻，相位相互差90°，通過在模擬乘法器601中將I、Q信號相乘，其輸出端上獲得2倍移頻的頻率。延遲器607延遲一段相當於所得2倍頻率信號 相位的時間，也即相當於接收的FSK信號101移頻 相位的時間。保持手段605將延遲器607延遲的信號作為控制信號輸入，並保持控制信號的極性從負變正時的I信號108，加給模擬乘法器603。另一方面，保持手段606將延遲器607延遲的信號作為控制信號輸入，並保持控制信號的極性從正變負時的Q信號109，加給模擬乘法器602。模擬乘法器602將由延遲器608延遲與延遲器607相同時間的I信號和保持手段606的輸出相乘。另一方面，模擬乘法器603將由延遲器609延遲與延遲器607相同時間的Q信號和保持手段605的輸出相乘。模擬乘法器604將模擬乘法器602的輸出和模擬乘法器603的輸出相乘，經低通濾波器610濾除高頻成分獲得解調輸出122。
如上所述，按照本實施例，由於模擬處理實施例1中數字電路進行的解調動作，所以可不用限幅放大器110、111。
實施例4下面參照

本發明第4實施例。
圖8中，102、103為混頻器，104為本振，105為90°移相分配器，106、107為低通濾波器，108為I信號，109為Q信號，110、111為限幅放大器，112為數位化了的I信號，113為數位化了的Q信號，121為低通濾波器，114、115、116、117為「異」電路，118、119為D觸發器電路，120是反相電路，122為解調輸出，以上結構與圖1的一樣。
與圖1不同點在於，相對於4值FSK信號801設有輸出與「異」電路114輸出信號頻率成比例的電壓的頻率電壓變換手段(F/V變換手段)802，以及對F/V變換手段802的輸出進行閾值判別的閾值判別電路803。
F/V變換手段802如由檢測輸入信號上升、下降沿的邊沿檢測電路804，位於邊沿檢測部的產生一定時間寬度脈衝的脈衝波發生電路805，和對所得脈衝波積分的低通濾波器806等構成。邊沿檢測電路804可用如對輸入信號進行微小時間延遲的延遲電路807和「異」電路808構成。
在上述結構的直接變頻接收機中，通過從接收的4值FSK信號801判別移頻(頻率偏移)方向，即判別移頻是在載頻的正側還是負側，來解調1位(bit)數據。該解調的動作，與實施例1的一樣。下面說明判別接收的4值FSK信號移頻，對剩下的另1位數據進行解調的動作。
與實施例1一樣，所得數字I信號112和數字Q信號113的頻率相同，相位相差90°。「異」電路114利用「異」運算，等價進行數字I信號112和數字Q信號113相乘的運算，其輸出中含有FSK信號801 2倍移頻的頻率成分。因此，通過用F/V變換手段802將移頻量變換成電壓，用閾值判別電路803對移頻量進行閾值判別，從而獲得對應於移頻量的1位解調輸出809。
下面說明F/V變換手段802的動作。「異」電路114的輸出一方面經延遲電路807延遲微小時間後供給「異」電路808、另一方面直接供給「異」電路808。「異」電路808在「異」電路114輸出符號變化時輸出微小時間的1。也即檢測「異」電路114輸出的邊沿。脈衝波發生電路805在檢測到邊沿時刻上產生一定時間寬度的脈衝，經低通濾波器806積分，獲得與脈衝波密度成比例的電壓。因此，「異」電路114輸出的頻率變換成電壓。
如上所述，按照本實施例，通過對應於移頻方向的1位數據判定和對應於移頻量的1位數據解調，能夠對4值FSK信號進行解調。
在本實施例中，雖然說明了4值FSK信號的解調，但不限於此，很容易類推到，只要變更閾值判定電路就能進行多值FSK信號的解調。
按照如上所述的本發明，由於用數位化了的I、Q信號從同符號變為不同符號或從不同符號變為同符號時的值獲得解調輸出，所以比已有技術增加每一符號的數據判別次數，減小了判別原有數據變化點的延遲，且因減小了噪聲引起數據變動的影響，所以能提高接收調製指數低的FSK信號時的接收靈敏度。
實施例5下面，參照圖9、圖10說明本發明第5實施例。圖9為本發明第5實施例直接變頻接收機的主要部分電路系統圖。
圖9中，1是天線，2是被接收信號的放大器，3是放大器2振幅放大後的FSK信號，4是產生與接收FSK信號3載波大致相等頻率的本振信號5的本地振蕩器(簡稱本振」)，6是對本振信號5相移90°的90°移相器，7是對接收FSK信號3和本振信號5的輸出信號進行混頻的第1信號混頻手段，8是對接收FSK信號3和90度移相器6的輸出信號進行混頻的第2信號混頻手段，9、10是限制第1、2信號混頻手段7、8輸出信號頻帶僅提取所需要的FSK調製分量的低通濾波器，11、12是經低通濾波器9、10提取後的I、Q基帶信號，13、14是將I、Q基帶信號11、12二值化後輸出信號15、16的第1、2限幅放大器，17是檢測信號16的符號變化點的第1邊沿檢測手段，18是輸出信號19的D型觸發器，它將信號15作為其數據輸入，而將邊沿檢測手段17的檢測信號作為其時鐘輸入，20是從信號19和信號16「異」運算獲得解調結果21的第1″異″運算電路。
圖10中，(a)為發送信號，(b)-(g)為在上述結構接收機內部解調過程中的各信號波形例，分別對應於圖9中所示的(b)-(g)點。
下面說明上述結構中的動作。
首先，放大器2放大接收天線1接收到的FSK調製信號的振幅，供給混頻器7、8。這裡，第1本振4產生的與FSK調製信號載波大致相等頻率的本振信號5在混頻器7中與FSK信號一同混頻後，經低通濾波器9限制頻帶，獲得僅包含FSK調製分量的信號11。
該信號11通常稱為I信號。再有本振信號5經90度移相器6相移90度後，同樣用混頻器8與FSK調製信號3混頻，經低通濾波器10限制頻帶，獲得具有與信號11相同的FSK調製分量的信號12。通常信號12稱為Q信號。
圖10(a)為發送信號，圖10(b)、10(c)分別為I信號11、Q信號12的信號波形例。已知I信號11和Q信號12相位相互正交，它們的相位滯後關係具有隨發送信號的符號變化而反轉的特性。
I信號11和上述Q信號12相位正交。因此，它們的二值化後的信號15、16(圖10(d)(e))通常也保持90°的相位差，信號16的符號變化點，與上述信號15的符號變化點相比，在偏離90°的時刻上發生。因此，通過在信號16的符號變化點上取入信號15的符號，可得信號15的虛擬90°相位滯後的二值信號19。也即，邊沿檢測手段17檢測信號16符號變化點時產生窄脈衝，作為第1觸發器18的時鐘信號，藉此在信號16的符號變化點上取入信號15作為輸出，從而獲得信號15的虛擬90度相位滯後信號19。
這裡，在Q信號12比I信號11滯後90度時，將信號15的90度滯後信號19(圖10(f))與信號16構成同相，這樣在第1「異」運算電路20中的相位比較結果21(圖10(g)為零。反之，在Q信號12比I信號11超前90度時，信號16比將信號15延遲90度的信號19超前180度，兩者反相，所以此時第1「異」運算電路20中的相位比較結果21為1。通過這些運算，能檢測因發送數據符號變化產生的I、Q信號間的相位關係，如上所述，該結果能檢測發送信號的符號變化，也即能進行解調。
下面，參照圖11、圖12說明用於接收機結構的邊沿檢測手段17的具體電路例。
圖11為邊沿檢測手段17的第1實施例電路圖。
圖11中，40為「異」運算電路，41為電阻元件，42為電容元件。「異」運算電路40的兩輸入端中，一端加邊沿檢測手段17的輸入信號，另一端經電容元件42接地。「異」運算電路40的輸入端之間設有電阻元件41，它與電容42構成信號延遲電路。按照該結構，當邊沿檢測手段17的輸入信號發生符號變化時，則由電阻元件41和電容元件42延遲的信號加給「異」運算電路40設有電阻和電容元件的輸入端，而另一輸入端上符號變化不會產生延遲。
因此，在延遲時間中，上述「異」運算電路40的兩輸入端符號不同，從而產生邊沿檢出的信號。
圖12為邊沿檢測手段第2實施例的電路圖。
圖12中，43為「異」運算電路，42為偶數個信號反相電路。圖12實施例用偶數個信號反相電路42替換了圖11中的邊沿檢測手段17中由電阻和電容元件構成的延遲電路，其動作與圖11結構例的相同。
通常由集成電路構成電容元件往往比較困難，所以採用圖12的邊沿檢測手段容易集成電路化。
實施例6下面，參照圖13說明本發明第6實施例。圖13為本發明第6實施例直接變頻接收機主要部分的電路系統圖。
圖13中，1是天線，2是接收信號的放大器，3是經放大器2振幅放大後的接收FSK信號，4是產生本振信號5的本地振蕩器，該信號5的頻率與接收FSK信號3載波頻率大致相等。6是將本振信號5的相位相移90度的90度移相器，7是對接收信號3和本振信號5的輸出信號進行混頻的第1信號混頻手段，8是將接收FSK信號3與90度移相器6的輸出信號相混頻的第2信號混頻手段，9、10是限制第1、2信號混頻手段7、8輸出信號頻帶並僅提取所需FSK調製分量的低通濾波器，11、12為經低通濾波器輸出的I、Q基帶信號，13、14是輸出將I、Q基帶信號11、12二值化後的信號15、16的第1、2限幅放大器，17是檢測信號16的符號變化點的第1邊沿檢測手段，18是將信號15作為數據輸入將邊沿檢測手段17的檢測信號作為時鐘輸入並輸出信號19的D型觸發器，20是根據信號19和信號16的「異」運算獲得解調結果21的第1「異」運算電路，上面的結構與圖9的相同。
圖13中與圖9的不同點在於新設有檢測信號15符號變化點的第2邊沿檢測手段23；將信號16作為數據輸入將第2邊沿檢測手段23的輸出信號作為時鐘輸入的D型觸發器24；獲得D型觸發器24輸出信號和信號15的「異」運算結果27的第2「異」運算電路；將信號21作為「+」輸入、信號27作為「-」輸入，獲得最終解調結果29的加減運算電路28。
圖13所示第6實施例的解調動作大致與圖9結構的相同，下面，用圖10說明其不同點。
在第5實施例中，由於用D型觸發器18檢測Q信號(圖10(e))符號變化點上的I信號(圖10(d))的符號，所以能獲得將I信號(圖10(d))虛擬延遲90度的信號(圖10(f))，通過與Q信號(圖10(e))比較獲得解調結果(圖10(g))。
也即，在圖9結構中僅檢測Q信號符號變化點上的I信號和Q信號的相位關係。這當中，I信號和Q信號是相位相差90度的同一頻率的信號，因而能通過將第5實施例中所述的I信號和Q信號交錯，在I信號符號變化點上檢測I信號和Q信號的相位關係。這樣，能夠檢測I信號和Q信號交互產生的符號變化點上的各個相位關係，因此可使相位檢測中的延遲時間減少約一半。
圖13構成中，除第5實施例中的動作外，還有，邊沿檢測手段23檢測到I信號11的符號變化點時產生窄脈衝，作為第2觸發器24的時鐘輸入，在二值化的I信號15(圖10(d))的符號變化點上取入二值化後的Q信號16(圖10(e))作為輸出，從而獲得將信號16(圖10(e))虛擬延遲90度的信號25(圖10(h))。然後，用信號25(圖10(h))和信號15(圖10(d))的「異」運算電路26進行符號比較，獲得第2解調結果27(圖10(i))。
也即，Q信號12比I信號11滯後90度時，將Q信號12二值化後的信號16虛擬延遲90度，形成信號25，它比將I信號11二值化後的信號15延遲180度，相位相反，在第2「異」運算電路26中的相位比較結果27為1。
反之，在Q信號12比I信號11超前90度時，將信號11延遲90度的信號與信號16同相，此時，第2「異」運算電路26中的相位比較結果27為零。通過這些運算，能檢測隨發送數據符號變化的I、Q信號間的相位關係。
然而，由此獲得的第2解調結果27中的正負關係與第1解調結果21相反，因此在加減運算電路28中取相反符號後合成，獲得最終解調結果29(圖10(j))。
用上述結構進行解調，在I信號11和Q信號12交互發生的符號變化點上不斷更新解調結果，因此與實施例1中情況相比，I信號11和Q信號12中的相位檢測次數大約增加一倍，所以解調中的相位檢測延遲、即解調誤差大致減少一半。
由於解調誤差的減少關係到直接接收靈敏度的提高，所以能改善接收靈敏度。再有，因減小了解調中相位檢測的延遲量，從而能接收高速率的FSK信號。
實施例7下面，參照圖14說明本發明第7實施例。圖14為採用本發明第7實施例FSK解調器的接收機主要部分電路系統圖。
圖14中，1為天線，2為接收信號的放大器，3是經放大器2振幅放大後的接收FSK信號，4是產生本振信號5的本地振蕩器，該信號頻率與接收FSK信號3的載波頻率大致相等，6是將本振信號5相移90度的90度移相器，7是對接收FSK信號3和本振信號5的輸出信號混頻的第1混頻手段，8是對接收FSK信號3和90度移相器6的輸出信號混頻的第2混頻手段，9、10是限制第1、2混頻手段7、8輸出信號帶寬僅輸出所需FSK調製分量的低通濾波器，11、12是低通濾波器9、10輸出的I、Q基帶信號，13、14是輸出將I、Q基帶信號11、12二值化後的信號15、16的第1、2限幅放大器，17是檢測信號16符號變化點的第1邊沿檢測手段，18是將信號15作為數據輸入將邊沿檢測手段17的檢測信號作為時鐘輸入並輸出信號19的第1D型觸發器，20是利用信號19和信號16的「異」運算獲得第1解調結果21的第1「異」運算電路，23是檢測信號15中符號變化點的第2邊沿檢測手段，24是將信號16作為數據輸入將第2邊沿檢測手段23的輸出信號作為時鐘輸入的第2D型觸發器，26是對第2D型觸發器24的輸出信號25和信號15進行「異」運算後獲得第2解調結果27的第2「異」運算電路，以上結構與圖13的相同。
圖14結構中與圖13結構的不同點在於，代替加減運算電路28的有將第2解調結果27的符號反相的符號反相電路30，和按照第1解調結果21和符號反相電路30的輸出信號中優先(早到)順序輸出信號的優先(早到)信號判定手段31，而且獲得最終解調結果32。
圖14所示第7實施例中的解調動作大體上與圖13結構相同，下面用圖10說明其不同點。
如第6實施例中說明的那樣，第1解調結果21(圖10(g))和第2解調結果27(圖10(i)反相，在此，用上述符號反相電路30將第2解調結果27反相，使之具有一致性，並隨同第1解調結果21加給優先信號判定手段31。第1解調結果和第2解調結果會使解調結果交替變化，所以發送信號中符號變化時，先檢測一個，再檢測另一個。因此，在發送符號變化後僅檢測第1、2解調結果中的一個時，因解調結果相反而在第6實施例最終解調結果中出現符號不確定區域。
設置優先信號判定手段31是為了抑制在上述解調結果中產生符號不確定區，當兩輸入信號符號相同時輸出與輸入信號相同符號的信號。然而當兩輸入信號中一個符號發生變化時，則檢測到符號變化的信號佔先使輸出符號變化。通過這一動作使圖10(j)所示第6實施例獲得的最終解調結果符號變化點上的符號不確定區消失，因而減小了解調結果中的判定延遲。
圖15是優先信號判定手段31具體電路結構實施例。
圖15中，45是將優先信號判定手段的兩輸入信號作為輸入信號、對任一個輸入信號中的符號變化進行檢測的「異」運算電路，46是對「異」運算電路45的輸出信號進行反相的符號反相電路，47是將優先信號判定手段31的兩輸入信號中的任一個作為數據輸入而將符號反相電路46的輸出信號作為時鐘輸入的D型觸發器，48是將「異」運算電路45的輸出信號作為一輸入的「異」運算電路，它用於當檢測出優先信號判定手段31兩輸入信號中任一個符號變化時將D型觸發器47的輸出信號反相。
圖15所示(g)、(i)信號，如上所述，一個信號接著另一個信號發生符號變化。圖15中，圖示了(g)信號符號變化後(i)信號符號發生變化時的情況。下面按照(g)、(i)信號的變化順序說明動作。
1)接在(g)信號符號之後(i)信號變化時，「異」運算電路45的輸出信號(k)變成0，符號反相電路46的輸出信號變成1。此時D型觸發器47因時鐘輸入端上輸入上升脈衝而輸出數據輸入的符號作為輸出信號(l)。然後，由於「異」運算電路48的輸入信號(k)為0，其輸出信號(m)中輸出與輸入信號(l)相同符號的信號。也就是說與輸入(g)和(i)符號相同。
2)僅發生(g)信號符號變化時，「異」45的輸出信號(k)變為1，而「異」運算電路48輸出與輸入信號(l)的符號相反的信號。也就是說與變化後的(g)信號符號相同。接在(g)信號之後發生(i)信號變化的情況如1)中所述。
根據以上動作，輸出(g)、(i)信號中先變化的信號的符號。因此，圖15(m)中所示優先信號判定手段31的輸出信號由於不存在圖10(j)所示解調結果中的符號不確定區，所以解調結果中的解調誤差也小。
在接收調製指數5以上速度比較慢的FSK信號情況下，第6、第7實施例所述結構在性能上沒有大的差別。然而，在接收像調製指數在3以下的高速FSK信號時，若不用本實施例所示結構，則會導致性能劣化。
再有，如上所述因減小了解調中的延遲誤差，所以也有利於對本振信號頻率漂移的容許能力。
如上所述，按照本發明，在直接變頻接收機結構中，能接收已有數字式解調方式所不能的高速FSK信號。同時能提高對本振信號頻率漂移的容許能力。再有，組成要素能用數字電路元件實現，所以容易集成化，且IC化的接收機小巧、價格低，工業應用價值大。
權利要求
1.一種直接變頻接收機，具有頻偏受調製的移頻調製信號，產生與該移頻調製信號的載波大致相等頻率的本地振蕩器，對所述本地振蕩器輸出信號進行分配、相移成相互相位差90°、並輸出相位相對超前信號(同相信號)和相位相對遲後信號(正交信號)的90°移相分配器，對上述移頻調製信號與上述同相信號進行混頻的第1混頻器，對上述第1混頻器輸出信號進行頻帶限制使同相基帶信號分量通過的第1低通濾波器，對上述同相基帶信號限幅放大後作為數位訊號輸出的第1限幅放大器，對上述移頻調製信號和上述正交信號進行混頻的第2混頻器，對上述第2混頻器輸出信號進行頻帶限制使正交基帶信號分量通過的第2低通過濾波器，對上述正交基帶信號限幅放大後作為數位訊號輸出的第2限幅放大器；其特徵在於，還具有對上述第1限幅放大器輸出和上述第2限幅放大器輸出進行「異」運算後輸出的第1「異」電路；取上述第1「異」電路輸出為時鐘輸入，取上述第1限幅放大器輸出為其D端輸入，並當時鐘輸入上升時保持D端輸入狀態作為Q端輸出的第1D觸發器電路；反相輸出上述第1「異」電路輸出的第1反相電路；取上述第1反相電路輸出為時鐘輸入，取上述第2限幅放大器輸出為D端輸入，並當時鐘輸入上升時保持D端輸入狀態作為Q端輸出的第2D觸發器電路；對上述第1限幅放大器輸出和上述第2D觸發器電路Q端輸出進行「異」運算後輸出的第2「異」電路；對上述第2限幅放大器的輸出和上述第1D觸發器電路Q端輸出進行「異」運算後輸出的第3「異」電路；對上述第2「異」電路輸出和上述第3「異」電路輸出進行「異」運算後輸出的第4「異」電路。
2.如權利要求1所述的接收機，其特徵在於，可進一步設置對第4「異」電路輸出進行頻帶限制，濾除噪聲等引起的部分符號變動後作為解調輸出的第3低通濾波器。
3.如權利要求1所述的接收機，其特徵在於，可進一步去除第2D觸發器電路、第1反相電路、第二「異」電路和第3「異」電路，將第2限幅放大器的輸出加給第4「異」電路輸入端的一端，將第1D觸發器電路的Q端輸出加給上述輸入端的另一端，並可進一步設置對上述第4「異」電路輸出進行積分的第4低通濾波器，和設置濾除上述第4低通濾波器輸出中DC成分的高通濾波器。
4.如權利要求3所述的接收機，其特徵在於，可進一步設置第2反相電路，第1「異」電路的輸出供給上述第2反相電路以取代它供給第1D觸發器電路的時鐘輸入；上述第2反相電路的輸出供給第1D觸發器電路的時鐘輸入。
5.如權利要求1所述的接收機，其特徵在於，可設置將第1低通濾波器輸出與第2低通濾波器輸出相乘後輸出的第1模擬乘法器和將上述第1模擬乘法器輸出延遲一段相當於移頻調製信號移頻 相位的時間的第1延遲電路，來替代第1限幅放大器、第2限幅放大器和第1「異」電路；設置第1保持手段來替代第1D觸發器電路，該第1保持手段在上述第1延遲電路輸出的極性從負變正時保持並輸出第1低通濾波器的輸出；設置第2保持手段來替代第1反相電路和第2D觸發器電路，該第2保持手段在上述第1延遲電路輸出的極性從正變負時保持並輸出第2低通濾波器的輸出；設置第2延遲電路和第2模擬乘法器來替代第2「異」電路，所述第2延遲電路對所述第1低通濾波器的輸出延遲一段與上述第1延遲電路的延遲時間相同的時間，所述第2模擬乘法器將所述第2保持手段的輸出和所述第2延遲電路的輸出相乘並輸出；設置第3延遲電路和第3模擬乘法器來替代第3「異」電路，所述第3延遲電路對所述第2低通濾波器的輸出延遲一段與所述第1延遲電路的延遲時間相同的時間，所述第3模擬乘法器將所述第1保持手段的輸出和所述第3延遲電路的輸出相乘後輸出；設置第4模擬乘法器和第5低通濾波器來代替第4「異」電路，所述第4模擬乘法器將所述第2模擬乘法器的輸出和所述第3模擬乘法器的輸出相乘並輸出，所述第5低通濾波器濾除第4模擬乘法器輸出中的高頻成分。
6.如權利要求1所述的接收機，其特徵在於，可進一步包含輸出與第1「異」電路輸出信號的頻率成比例的電壓的頻率電壓變換手段，和判別上述頻率電壓變換手段輸出與閾值的大小的閾值判別電路，通過在所述電壓比較電路中將與所述頻率電壓變換手段輸出的移頻調製信號的移頻成比例的電壓進行閾值判別，進行多值移頻調製信號的解調。
7.如權利要求6所述的接收機，其特徵在於，作為頻率電壓變換手段可進一步包含檢測第1「異」電路輸出信號的上升、下降沿的邊沿檢測手段；由上述邊沿檢測手段檢測到的邊沿產生一定時間寬度脈衝波的脈衝波發生手段；對上述脈衝波發生手段產生的脈衝波進行積分的第6低通濾波器。
8.一種直接變頻接收機，它具有產生與接收FSK調製信號載波頻率基本相等頻率的本振信號的本地振蕩器；對上述本振信號產生與其頻率相同、相位偏移90度的信號的90度移相器；對上述本振信號和上述接收FSK調製信號混頻的第1信號混頻器；對上述90度移相器移相上述本振信號後的信號和上述接收FSK調製信號混頻的第2信號混頻器；濾除第1信號混頻器輸出信號中的高頻分量，提取作為調製分量的I基帶信號的第1低通濾波器；以同樣方式從第2信號混頻器的輸出信號中提取Q基帶信號的第2低通濾波器；將上述I基帶信號變換為二值信號的第1限幅放大器；將上述Q基帶信號變換為二值信號的第2限幅放大器；其特徵在於，檢測上述第2限幅放大器輸出信號中符號變化點的第1邊沿檢測手段；將上述第1邊沿檢測手段的輸出信號作為時鐘輸入，將上述第1限幅放大器的輸出信號作為數據輸入，在上述Q基帶信號變化點上檢測出上述I信號，從而產生對上述I信號產生虛擬滯後90度相位的信號的第1D型觸發器；將上述第1D型觸發器的輸出信號和上述第2限幅放大器的輸出信號作為輸入，並在其輸出獲得解調符號判定結果的第1「異」運算電路。
9.如權利要求8所述的接收機，其特徵在於，所述接收機可進一步添加檢測第1限幅放大器輸出信號中符號變化點的第2邊沿檢測手段；將上述第2邊沿檢測手段的輸出信號作為時鐘輸入，將第2限幅放大器的輸出信號作為數據輸入，在I基帶信號變化點上檢測出Q基帶信號，從而產生對該Q基帶信號虛擬滯後90度相位的信號的第2D型觸發器；將上述第2D型觸發器的輸出信號和上述第1限幅放大器的輸出信號作為輸入的第2「異」運算電路；將第1「異」運算電路的輸出信號作為「+」端輸入，將第2「異」運算電路的輸出信號作為「-」端輸入，並從上述「+」端輸入信號中減去「-」端輸入後，輸出所得解調符號判定結果的加減運算電路。
10.如權利要求9所述的接收機，其特徵在於，可進一步設置使第2「異」運算電路的輸出信號符號反相的第1符號反相電路，以及將第1「異」運算電路和上述第1符號反相電路的輸出信號作為輸入，並按優先順序輸出這些輸入信號中符號有變化的信號的優先信號判定手段，來替代上述加減運算電路。
11.如權利要求10所述的接收機，其特徵在於，所述優先信號判定手段可具有將上述優先信號判定手段的兩輸入信號作為輸入信號，檢測出任一輸入信號中符號變化的第3「異」運算電路，使上述第3「異」運算電路輸出信號的符號反相的第2符號反相電路，將上述優先信號判定手段的兩輸入信號中的任一信號作為數據輸入，將第2符號反相電路的輸出信號作為時鐘輸入的第3D型觸發器；設有將上述第3D型觸發器的輸出信號和上述第3「異」運算電路的輸出信號作為輸入，當檢測出上述優先信號判定手段兩輸入信號中任一方有符號變化時使上述第3D型觸發器的輸出信號反相的第4「異」運算電路，並將上述第4「異」運算電路的輸出信號作為上述優先信號判定手段的輸出信號。
12.如權利要求8、9、10的任一權利要求所述的接收機，其特徵在於，所述邊沿檢測手段可具有第5「異」運算電路，所述邊沿檢測手段的輸入信號加給上述第5「異」運算電路兩輸入端中的任一端，其另一輸入端通過電容元件接地，並在上述第5「異」運算電路兩輸入端之間設置電阻元件，使上述第4「異」運算電路輸入信號中的一輸入信號具有延遲，當上述邊沿檢測手段的輸入信號中產生符號變化時，獲得窄脈衝的輸出信號。
13.如權利要求8、9、10的任一權利要求所述的接收機，其特徵在於，上述邊沿檢測手段可具有第6「異」運算電路，所述邊沿檢測手段的輸入信號加給上述第6「異」運算電路兩輸入端中的一端，在上述第6「異」運算電路兩輸入端之間設有偶數個符號反相電路，使上述第6「異」運算電路輸入信號的一信號具有延遲，當上述邊沿檢測手段的輸入信號發生符號變化時，獲得窄脈衝的輸出信號。
全文摘要
一種直接變頻接收機，用D觸發器鎖存數字I、Q信號從同符號變為不同符號時的數字I信號，用另一D觸發器鎖存從不同符號變為同符號時的數字Q信號，將上述兩觸發器Q端輸出與數字I、Q信號「異」運算，獲得解調輸出。或用邊沿檢測手段檢測數字Q信號符號變化點供給D觸發器的時鐘輸入，將數字I信號供給其數據輸入，檢出邊沿時取入數字I信號，再將D觸發器Q端輸出和數字Q信號供給「異門」，獲得解調輸出。該接收機有高靈敏度、高速接收優點。
文檔編號H04L27/152GK1136741SQ95120068
公開日1996年11月27日 申請日期1995年11月8日 優先權日1994年11月10日
發明者安倍克明, 三村政博, 長谷川誠, 渡邊和紀, 橫崎克司 申請人:松下電器產業株式會社