金屬層間介電結構的製作方法
2023-11-09 06:56:07 1
專利名稱：金屬層間介電結構的製作方法
技術領域：
本發明是有關於一種金屬層間介電結構的氧化物蓋層，特別有關於一種以高密度電漿-源射頻(HDP-SRF)的化學氣相沉積方法所製作的氧化物蓋層，可解決金屬層的伸張應力過大而導致氧化物蓋層產生裂縫缺陷的問題。
對於尺寸大於0.4μm的半導體元件而言，電路的RC時間延遲是由前段製程所決定，其包括有CMOS的驅動電容和負載電阻(load resistance)。但是，隨著元件尺寸縮小至0.35μm以下，前段製程的RC時間延遲會隨之減少，而後段製程所引發的RC時間延遲會隨之增加。為了改善這個問題，一種方式是以銅線取代傳統鋁線來降低金屬層的電阻值，另一種方式是使用低介電常數的介電質來製作IMD層，其可以有效降低電容值。目前在0.35μm以下的CMOS電路製程中，已被整合使用的低介電常數的介電質材料是氟摻雜的二氧化矽(fluorinatedSiO2，FSG)，其整體介電常數約為3.5，可籍由HDPCVD或PECVD製程填補0.35微米以下的金屬線之間的隙縫。但是FSG內的氟離子的穩定性不佳，因此會在FSG層表面上沉積一氧化物蓋層，以防止氟離子擴散所導致的插塞的阻值變高及導線腐蝕的問題。
請參閱
圖1，其顯示一般的IMD結構的剖面示意圖。於前段製程製作完成之後，一半導體矽基底10內包含有未顯示元件及電路，並覆蓋有一介電層12。而於後段製程中，先在介電層12的表面上定義形成複數個第一金屬層14I，其材質可採用AlCu，可做為第一層內連導線。然後於介電層12以及第一金屬層14I的整個表面上均勻覆蓋一富含矽的氧化物(silicon-rich oxide，SRO)層16，隨後利用HDPCVD方法沉積一HDP-FSG層18，可填滿第一金屬層14I之間的空隙。跟著，利用PECVD方法沉積一PE-FSG層20，可補償HDP-FSG層18表面的凸起與凹陷的不平整。最後，藉由CMP方法將PE-FSG層20表面平坦化直至達到IMD結構所需的厚度，再利用PECVD製程於PE-FSG層20表面上沉積一氧化物蓋層22，便大致製作完成IMD結構。後續可於IMD結構的平坦表面上製作複數個第二金屬層14II，以作為第二層內連導線。
然而，在上述IMD結構中，金屬層14具有極高的伸張應力(tensile stress)，約達+3～5E9 dyne/cm2，而HDP-FSG層18的壓縮應力僅達8E8 dyne/cm2，PE-FSG層20的壓縮應力僅達-1.5E9 dyne/cm2，氧化物蓋層22的壓縮應力僅達-7E8 dyne/cm2。由此可知，IMD結構中的堆疊氧化物結構的總壓縮應力遠小於金屬層14的伸張應力，因此非常容易在氧化物蓋層22產生裂縫(crack)問題，尤其是在小間隙的金屬層14附近，上述的各個氧化層(16、18、20、22)越容易發生裂縫現象。而且，隨著半導體矽基底10表面上的IMD結構堆疊數目增加，內連導線的堆疊層數也隨之增加時，所有金屬層14所產生的伸張應力的累積值，將會遠大於所有氧化層(16、18、20、22)的壓縮應力累積值，而且如此慢慢逐層增加的淨應力，最後會導致嚴重的氧化層裂縫問題。
有鑑於此，為了改善氧化層的裂縫缺陷，公知一種方法是採用以SiH4為反應氣體的PECVD製程來製作氧化物蓋層22，其可使氧化物蓋層22的壓縮應力提高至-1.83E9dyne/cm2，不過仍無法改善裂縫缺陷。另一種方法是採用TEOS為反應氣體的PECVD製程來製作氧化物蓋層22，其可使氧化物蓋層22的壓縮應力提高至-2.87E9 dyne/cm2，其可改善裂縫現象，但卻會因介電層12的氟擴散現象而發生氣泡(bubble)問題。
本發明是一種金屬層間介電結構，其特徵在於包括有複數個金屬層，是定義形成於一半導體基底表面上；一金屬層間介電層，覆蓋該金屬層以及該半導體基底的表面至一預定高度；以及一氧化物蓋層，覆蓋該金屬層間介電層的表面；其中該金屬層間介電層以及該氧化物蓋層的壓縮應力的總值相當於該金屬層的伸張應力。
所述的金屬層間介電結構，其中該金屬層是由AlCu材料所構成。
所述的金屬層間介電結構，其中該金屬層間介電層包含有一由高密度電漿化學氣相沉積方法形成的氟摻雜的二氧化矽(HDP-FSG)層，覆蓋該金屬層以及該半導體基底的表面至一預定高度；以及一由電漿強化式化學氣相沉積方法形成的氟摻雜的二氧化矽(PE-FSG)層，覆蓋該HDP-FSG層至一預定高度。
所述的金屬層間介電結構，其中該氧化物蓋層的製作方法源於一高密度電漿化學氣相沉積(HDPCVD)設備中進行一高密度電漿—源射頻(HDP-SRF)製程，其電源僅採用源射頻產生器。
所述的金屬層間介電結構，其中該高密度電漿-源射頻(HDP-SRF)的源射頻產生器之功率為1300-3100w。
所述的金屬層間介電結構，其中該高密度電漿-源射頻(HDP-SRF)的氣體源SiH4的流量為82-15sccm。
所述的金屬層間介電結構，其中該高密度電漿-源射頻(HDP-SRF)的氣體源O2的流量為150-27sccm。
所述的金屬層間介電結構，其中該氧化物蓋層的壓縮應力可達-4E9--3E9dyne/cm2。
所述的金屬層間介電結構，另包含有一富含矽氧化物(SRO)層，覆蓋該複數個金屬層以及該半導體基底的表面。
所述的金屬層間介電結構，其中該氧化物蓋層的內部具有許多的懸浮鍵(dangling bond)，足以截留擴散的氟離子，且可使該氧化物蓋層具有極高的壓縮應力，足以防止裂縫缺陷以及氣泡問題。
本發明使用高密度電漿-源射頻(HDP-SRF)方法形成氧化物蓋層，相對於以前的各種氧化物蓋層的一個特徵，可大幅提高氧化物蓋層的壓縮應力，以解決常見的裂縫缺陷以及氣泡問題。
本發明使用高密度電漿-源射頻(HDP-SRF)方法形成氧化物蓋層，相對於以前的各種氧化物蓋層的另一特徵，可使氧化物蓋層內部具有更多的懸浮鍵(dangling bond)，足以截留擴散的氟離子。
圖2是本發明IMD結構的剖面示意圖；圖3是本發明HDP-SRF製程所使用的HDPCVD設備的示意圖。
符號說明半導體矽基底10；介電層12；第一金屬層14I；SRO層16；HDP-FSG層18；PE-FSG層20；氧化物蓋層22；第二金屬層14II；本發明技術半導體矽基底30；介電層32；第一金屬層34I；SRO層36；HDP-FSG層38；PE-FSG層40具體實施方式
請參閱圖2，其顯示本發明IMD結構的剖面示意圖。於前段製程製作完成之後，一半導體矽基底30內包含有未顯示元件及電路，並覆蓋有一介電層32。而於後段製程中，先於介電層32的表面上定義形成複數個第一金屬層34I，其材質可採用AlCu，可做為第一層內連導線。然後，於介電層32與第一金屬層34I的整個表面上均勻覆蓋一富含矽之氧化物(silicon-rich oxide，SRO)層36，隨後利用HDPCVD方法沉積一HDP-FSG層38，可填滿第一金屬層34 I之間的空隙。跟著，利用PECVD方法沉積一PE-FSG層40，可補償HDP-FSG層38表面的凸起與凹陷的不平整，並可提供IMD結構所需的厚度。後續可利用CMP製程，將PE-FSG層40的表面平坦化。最後，於一HDPCVD設備中進行高密度電漿-源射頻(HDP-SRF)製程，於PE-FSG層40表面上沉積一具有高壓縮應力的氧化物蓋層42，便大致製作完成IMD結構。後續可於IMD結構的平坦表面上製作複數個第二金屬層34II，以作為第2層內連導線。
請參閱圖3，其顯示本發明HDP-SRF製程所使用的HDPCVD設備的示意圖。一HDPCVD設備50包含有一反應腔體52、一氣體傳輸系統54、一排氣系統56、一製程控制系統58、一偏壓射屏(bias radio frequency，BRF)產生器60以及一源射頻(source radio frequency，SRF)產生器62。在進行HDP-SRF製程時，關閉偏壓射屏產生器60，僅開啟使用源射頻產生器62，在較佳實施例的製程條件為源射頻產生器62的功率為1300-3100w，氣體源SiH4的流量為82-15sccm，氣體源O2的流量為150-27sccm。經過實驗結果得知，當HDP-SRF製程的氣體源SiH4的流量為76-86sccm時，氧化物蓋層42的壓縮應力可達-4E9--3E9dyne/cm2，可使氧化物蓋層42內部具有更多的懸浮鍵(dangling bond)，足以截留擴散的氟離子，而且可以使氧化物蓋層42具有極高的壓縮應力，足以防止裂縫缺陷以及氣泡等問題。
以上所述，僅為本發明較佳的具體實施方式
，然其並非用以限定本發明，任何熟悉此技藝的人在本發明揭露的技術範圍內，可輕易想到的變化或替換，都應涵蓋在本發明的保護之內。因此本發明的保護範圍應該以權利要求書的保護範圍為準。
權利要求
1.一種金屬層間介電結構，其特徵在於包括有複數個金屬層，定義形成於一半導體基底表面上；一金屬層間介電層，覆蓋該金屬層以及該半導體基底的表面至一預定高度；以及一氧化物蓋層，覆蓋該金屬層間介電層的表面；其中該金屬層間介電層以及該氧化物蓋層的壓縮應力的總值相當於該金屬層的伸張應力。
2.如權利要求1所述的金屬層間介電結構，其中該金屬層是由AlCu材料所構成。
3.如權利要求1所述的金屬層間介電結構，其中該金屬層間介電層包含有一由高密度電漿化學氣相沉積方法形成的氟摻雜的二氧化矽(HDP-FSG)層，覆蓋該金屬層以及該半導體基底的表面至一預定高度；以及一由電漿強化式化學氣相沉積方法形成的氟摻雜的二氧化矽(PE-FSG)層，覆蓋該HDP-FSG層至一預定高度。
4.如權利要求1所述的金屬層間介電結構，其中該氧化物蓋層的製作方法源於一高密度電漿化學氣相沉積(HDPCVD)設備中進行一高密度電漿-源射頻(HDP-SRF)製程，其電源僅採用源射頻產生器。
5.如權利要求4所述的金屬層間介電結構，其中該高密度電漿-源射頻(HDP-SRF)的源射頻產生器的功率為1300-3100w。
6.如權利要求4所述的金屬層間介電結構，其中該高密度電漿-源射頻(HDP-SRF)的氣體源SiH4的流量為82-15sccm。
7.如權利要求4所述的金屬層間介電結構，其中該高密度電漿-源射頻(HDP-SRF)的氣體源O2的流量為150-27sccm。
8.如權利要求1所述的金屬層間介電結構，其中該氧化物蓋層的壓縮應力可達-4E9--3E9dyne/cm2。
9.如權利要求1所述的金屬層間介電結構，另包含有一富含矽氧化物(SRO)層，覆蓋該複數個金屬層以及該半導體基底的表面。
10.如權利要求1所述的金屬層間介電結構，其中該氧化物蓋層的內部具有許多的懸浮鍵(dangling bond)，足以截留擴散的氟離子，且可使該氧化物蓋層具有極高的壓縮應力，足以防止裂縫缺陷以及氣泡問題。
全文摘要
一種金屬層間介電結構，是形成於一半導體基底表面上。半導體基底表面上包括有複數個金屬層，一金屬層間介電層，覆蓋金屬層以及半導體基底的表面至一預定高度，以及一具有高壓縮應力的氧化物蓋層，覆蓋金屬層間介電層的表面。其中，金屬層間介電層以及氧化物蓋層的壓縮應力的總值需接近於金屬層的伸張應力，以防止金屬層以及介電層的應力相差過大而造成裂縫現象。本發明使用高密度電漿－源射頻(HDP－SRF)方法形成氧化物蓋層，可大幅提高氧化物蓋層的壓縮應力，以解決常見的裂縫缺陷以及氣泡問題，另，可使氧化物蓋層內部具有更多的懸浮鍵(dangling bond)，足以截留擴散的氟離子。
文檔編號H01L21/70GK1474438SQ0212764
公開日2004年2月11日 申請日期2002年8月6日 優先權日2002年8月6日
發明者賴經綸, 王錫偉 申請人:臺灣積體電路製造股份有限公司