一種數字真隨機振蕩信號發生器的製作方法
2023-11-02 18:50:47 1
專利名稱：一種數字真隨機振蕩信號發生器的製作方法
技術領域：
本發明涉及一種用於隨機數發生器中，可以經過採樣構成熵源，進而產生高速高 熵值隨機比特流的數字真隨機振蕩信號發生器。
背景技術：
隨機數在密碼技術中有非常重要的作用，偽隨機數在安全強度較高的應用中不能 滿足要求，因此真隨機數發生器的研究受到重視，而隨機源(熵源)在隨機數發生器中對輸 出序列的特性有決定性影響。目前，公知的隨機源實現方法有放大電阻熱噪聲法、混沌電路 法、基於PN結散射噪聲的方法、振蕩採樣法等。其中，振蕩採樣法原理簡單、實現方便，可用 純數字邏輯實現，相較於模擬電路實現的方法能夠有效地節省面積和降低功耗，此外純數 字集成電路的設計可靠性要大於數模混合集成電路，因此振蕩採樣法一直受到關注。一個 高速的數字真隨機振蕩信號發生器是實現振蕩採樣隨機源的基礎，傳統的振蕩信號發生器 多採用環形振蕩電路實現，存在速率低、數據耦合等缺點，可以通過改變環形振蕩電路的傳 統結構來獲得輸出速率更高、魯棒性更強的振蕩電路。因此，設計一種高速高熵值且用純數 字實現的真隨機振蕩信號發生器是很有意義的。
發明內容
本發明的目的是針對現有技術的不足，提供一種數字真隨機振蕩信號發生器。本發明的目的是通過以下技術方案來實現的數字真隨機振蕩信號發生器包括高 速隨機振蕩電路和模式控制單元模式控制單元與高速隨機振蕩電路相連，在系統復位控 制信號有效時，模式控制單元復位，高速隨機振蕩電路停止振蕩。所述的高速隨機振蕩電路為一個多模式Fibonacci振蕩器0SC，所述的OSC包括1 個與非門附，2個選擇器M1 M2，4個異或門X廣X4，34個反相器I廣134，與非門附的兩個輸 入端分別與系統復位控制信號Reset和異或門Xl的輸出端相連，反相器Il的輸入端與與 非門W的輸出端相連，反相器Il與反相器12勹34依次相連，異或門X4的兩個輸入端分別 與反相器133、反相器134的輸出端相連，異或門X3的兩個輸入端分別與異或門X4、選擇器 M2的輸出端相連，異或門X2的兩個輸入端分別與異或門X3、選擇器Ml的輸出端相連，異或 門Xl的兩個輸入端分別與異或門X2、與非門m的輸出端相連，選擇器Ml的16個輸入端 分別與反相器1廣131 (序號為奇數)的輸出端相連，選擇器M2的16的輸入端分別與反相 器12勹32 (序號為偶數)的輸出端相連；反相器134的輸出為高速隨機振蕩電路的輸出信 號 Output0所述的模式控制單元包括與門Al、異或門)(5和6個帶復位的D型邊沿觸器D1 D6， 觸發器D6的輸出端與觸發器D5 D1依次相連，觸發器D6的輸入端D與異或門X5的輸出端 相連，觸發器Df D6的時鐘輸入端cp分別與系統輸入時鐘Clock相連，觸發器Df D6的復位端CLR分別與系統復位控制信號Reset相連，與門Al的五個輸入端分別與觸發器D2 D6的
反相輸出端S相連，異或門)(5的
三個輸入端分別與觸發器Dl、觸發器D6和與門Al的輸出端相連，觸發器D6 D3輸出的全狀 態偽隨機序列合併作為模式控制單元的一個輸出模式選擇控制信號Ctrll [3:0]，DfDl輸 出端合併作為另一個模式選擇控制信號Ctrl2[3:0]。本發明與現有技術相比具有的有益效果
1.低功耗在系統復位控制信號有效時，模式控制單元復位，高速隨機振蕩電路停止 振蕩，從而有效降低了系統的動態功耗。2.良好的隨機性和魯棒性高速隨機振蕩電路引入了複雜的反饋邏輯，相較於傳 統的奇數個反相器級聯的環形振蕩電路，因電路噪聲等因素引起的亞穩態和混亂現象將更 為顯著，其輸出數據隨機性更好，且耦合效應顯著降低；此外，模式控制單元引入了變化的 反饋邏輯，振蕩電路結構隨之變化，系統複雜度大大增強，振蕩信號發生器的輸出具有更高 的不確定性和魯棒性。3.良好的實用性本發明採用標準數字電路單元實現，結構緊湊，資源消耗小，適 合於在數字集成電路中集成；設計通用性強，有FPGA、ASIC等多種實現形式。
圖1是數字真隨機振蕩信號發生器的結構框圖； 圖2是高速隨機振蕩電路的電路原理圖3是模式控制單元的電路原理圖； 圖4是自由振蕩的Fibonacci振蕩器一般形式原理圖。
具體實施例方式下面結合附圖詳細說明本發明。如圖1所示，數字真隨機振蕩信號發生器包括高速隨機振蕩電路和模式控制單 元模式控制單元與高速隨機振蕩電路相連。在系統復位控制信號有效時，模式控制單元復 位，高速隨機振蕩電路停止振蕩；當系統復位控制信號無效時，高速隨機振蕩電路在模式控 制單元的控制下，輸出高速隨機振蕩信號。如圖2所示，所述的高速隨機振蕩電路為一個多模式Fibonacci振蕩器0SC，所述 的OSC包括1個與非門Nl，2個選擇器M1 M2，4個異或門ΧΓΧ4,34個反相器I廣134，與非 門W的兩個輸入端分別與系統復位控制信號Reset和異或門Xl的輸出端相連，反相器Il 的輸入端與與非門W的輸出端相連，反相器Il與反相器12勹34依次相連，異或門X4的兩 個輸入端分別與反相器133、反相器134的輸出端相連，異或門X3的兩個輸入端分別與異 或門X4、選擇器M2的輸出端相連，異或門X2的兩個輸入端分別與異或門X3、選擇器Ml的 輸出端相連，異或門Xl的兩個輸入端分別與異或門X2、與非門m的輸出端相連，選擇器Ml 的16個輸入端分別與反相器1廣131 (序號為奇數)的輸出端相連，選擇器M2的16的輸入 端分別與反相器12勹32 (序號為偶數)的輸出端相連；反相器134的輸出為高速隨機振蕩 電路的輸出信號Output。當系統復位控制信號有效即Reset=O時，與非門m輸出端固定為高電平，OSC停止振蕩；當系統復位控制信號無效即Reset=I時，m相當於反相器，選擇器Ml為異或門X2選 擇一條反饋路徑，此路徑與I廣131中序號為奇數的一個反相器相連，選擇器M2為異或門X3 選擇一條反饋路徑，此路徑與12勹32中序號為偶數的一個反相器相連，多模式Fibonacci 振蕩器OSC自由振蕩(自由振蕩的Fibonacci振蕩器一般形式原理圖如圖4所示)。由此， 高速隨機振蕩電路中多模式Fibonacci振蕩器OSC在模式控制單元輸出的控制信號作用下 自由振蕩，產生隨機信號輸出。如圖3所示，模式控制單元包括與門Al、異或門)(5和6個帶復位的D型邊沿觸 器DfD6，觸發器D6的輸出端與觸發器D5 D1依次相連，觸發器D6的輸入端D與異或門 X5的輸出端相連，觸發器Df D6的時鐘輸入端cp分別與系統輸入時鐘Clock相連，觸發器 DfD6的復位端CLR分別與系統復位控制信號Reset相連，與門Al的五個輸入端分別與觸
發器D2 D6的反相輸出端g相連，異或門)(5的三個輸入端分別與觸發器D1、觸發器D6和
與門Al的輸出端相連，觸發器D6 D3輸出的全狀態偽隨機序列合併作為模式控制單元的 一個輸出模式選擇控制信號Ctrll [3:0]，DfDl輸出端合併作為另一個模式選擇控制信號 Ctrl2[3:0]。當系統復位控制信號有效即Reset=O時，觸發器DfD6復位，此時狀態序列為 000000 ；當系統復位控制信號無效即Reset=I時，D1 D6構成的移位寄存器序列在Al J5所 構成的非線性反饋邏輯函數作用下，進行狀態轉換，反饋邏輯函數可表示為
因此000000的下一狀態序列為100000,100000的下一狀態序列為110000，依次類推。
在時鐘控制下，每個時鐘周期發生一次狀態轉換，其狀態轉換圖包含了所有可能狀態序列， 移位寄存器Df D6輸出長度為26的全狀態偽隨機序列。輸出模式控制信號Ctrll [3:0] 取自D6 D2的輸出端，Ctrl2[3:0]取自D4 D1的輸出端，對高速隨機振蕩電路中的多模式 Fibonacci振蕩器OSC實現模式控制，因Ctrll [3:0]和Ctrl2[3:0]本身具備偽隨機特性， 從而進一步提高了隨機振蕩信號Output的隨機性。如圖4為所示，自由振蕩的Fibonacci振蕩器一般形式包括了 r個首尾級聯的反 相器。反相器從左到右依次編號，反饋迴路由若干個異或門構成，反饋係數Ji表示對應編號 的反相器和異或門的相連情況，當開關閉合時，Ji=I,此處反相器的輸出與對應異或門輸 入相連；當開關打開時，』=ο，此處異或門不存在。由此可以構成多項式/⑴二Σ ·。^^，
其中/Q =J； = 1 ,稱為Fibonacci振蕩電路的反饋多項式。可由任意一級反相器引出此振蕩
電路的輸出。當特徵多項式若且唯若滿足式(1)條件時，Fibonacci振蕩器沒有穩定點，即 可以產生自激振蕩。/￠1-) = (l + x)h(K) and A(I) = 1(1)
其中J⑴可以被l + i整除,且AOO不能被l+χ整除。反相器級數r#2。滿足條件⑴ 的Fibonacci振蕩器的振蕩周期由多項式決定，當樹力是本原多項式時，存在一個長 度為的長周期。
上述實施例中，當Reset=I,多模式Fibonacci振蕩器OSC正常啟動工作，自由振 蕩，對應於r=35, /(χ) =1+^+^4^+I^+κ55，其中3、J分別為一個奇數和一個偶數，因此 /⑴=(l + x)h(￡) , Fibonacci振蕩器可自由振蕩，沒有穩定點。上述實施例用來解釋說明本發明，而不是對本發明進行限制，在本發明的精神和 權利要求的保護範圍內，對本發明作出的任何修改和改變，都落入本發明的保護範圍。
權利要求
1.一種數字真隨機振蕩信號發生器，其特徵在於，包括高速隨機振蕩電路和模式控制 單元模式控制單元與高速隨機振蕩電路相連。
2.根據權利要求1所述的數字真隨機振蕩信號發生器，其特徵在於，所述的高速隨機 振蕩電路為一個多模式Fibonacci振蕩器0SC，所述的OSC包括1個與非門m、2個選擇器 M1 M2、4個異或門X廣X4和34個反相器I廣134等；與非門m的兩個輸入端分別與系統復 位控制信號Reset和異或門Xl的輸出端相連，反相器Il的輸入端與與非門m的輸出端 相連，反相器Il與反相器12勹34依次相連，異或門X4的兩個輸入端分別與反相器133、反 相器134的輸出端相連，異或門X3的兩個輸入端分別與異或門X4、選擇器M2的輸出端相 連，異或門X2的兩個輸入端分別與異或門X3、選擇器Ml的輸出端相連，異或門Xl的兩個 輸入端分別與異或門X2、與非門m的輸出端相連，選擇器Ml的16個輸入端分別與反相器 ΙΓΙ31 (序號為奇數)的輸出端相連，選擇器M2的16的輸入端分別與反相器12勹32 (序號 為偶數)的輸出端相連，反相器134的輸出為高速隨機振蕩電路的輸出信號Output。
3.根據權利要求1所述的數字真隨機振蕩信號發生器，其特徵在於，所述的模式控制 單元包括與門Al、異或門X5和6個帶復位的D型邊沿觸器DfD6等，觸發器D6的輸出端 與觸發器D5 D1依次相連，觸發器D6的輸入端D與異或門X5的輸出端相連，觸發器Df D6 的時鐘輸入端cp分別與系統輸入時鐘Clock相連，觸發器DfD6的復位端CLR分別與系 統復位控制信號Reset相連，與門Al的五個輸入端分別與觸發器D2 D6的反相輸出端β相連，異或門)(5的三個輸入端分別與觸發器D1、觸發器D6和與門Al的輸出端相連，觸發器D6 D3輸出的全狀態偽隨機序列合併作為模式控制單元的一個輸出模式選擇控制信 號Ctrll [3:0]，DOl輸出端合併作為另一個模式選擇控制信號Ctrl2[3:0]。
全文摘要
本發明公開了一種數字真隨機振蕩信號發生器，它包括高速隨機振蕩電路和模式控制單元，高速隨機振蕩電路異步操作，帶有複雜的反饋網絡，具有多種操作模式；採用模式控制單元控制高速隨機振蕩電路，產生高速振蕩信號，可經採樣得到高熵值的隨機比特流。當系統復位控制信號有效時，模式控制單元復位，高速隨機振蕩電路停止振蕩，系統處於低功耗狀態。本發明使用標準數字電路單元實現振蕩電路的模式變化與功耗控制，結構緊湊，資源消耗少，適合於集成在晶片中使用。
文檔編號H03K3/02GK102130667SQ20111002048
公開日2011年7月20日 申請日期2011年1月18日 優先權日2011年1月18日
發明者周祺, 張雷雷, 沈海斌, 陳武 申請人:浙江大學