高級數據鏈路控制協議串行數據的並行傳輸方法及其系統的製作方法
2023-11-10 09:12:37
專利名稱：高級數據鏈路控制協議串行數據的並行傳輸方法及其系統的製作方法
技術領域：
本發明涉及通信領域，特別涉及高級數據鏈路控制協議中串行數據的並行傳輸技術。
背景技術：
高級數據鏈路控制協議(High-Level Data Link Control，簡稱「HDLC」)由國際標準化組織(International Standardization Organization，簡稱「ISO」)定義，是面向比特的數據鏈路協議的總稱，現代數據鏈路協議多採用HDLC或它的某種子集。
HDLC是面向位的，換句話說，數據是逐個位進行監控的。傳輸內容由二進位數據組成，沒有任何特殊的控制代碼，但幀中的信息包含一些控制和響應命令。HDLC支持全雙工傳輸，全雙工是指數據同時沿兩個方向進行傳輸，從而可以產生更高的吞吐量。
HDLC適用於點對點和點對多點(多對多或一對多)連接。HDLC的各個子集用於為X.25、綜合業務數字網(Integrated Services Digital Network，簡稱「ISDN」)和幀中繼網絡提供信令和控制數據。
在一個HDLC會話建立後，會指定一個節點，稱為主節點，用於管理數據流，其他節點指定為從節點。主節點用來發出命令，從節點用來發出響應。
目前，有三種可能的連接方法即正常響應方式(Normal Response Mode，簡稱「NRM」)，異步響應方式(Asynchronous Response Mode，簡稱「ARM」)和異步平衡方式(Asynchronous Balance Mode，簡稱「ABM」)。
正常模式是非平衡的，因為從節點只能在主節點允許其傳輸時才能傳輸。
異步平衡模式用於在雙工線路上兩臺計算機之間進行點對點連接。每一個站可以在其自身線路上發送命令和響應，並在雙工線路上接收命令和響應。
操作方式是指主節點與從節點間的關係。主節點的主要功能是啟動數據鏈路，使從節點工作，控制來自各從節點以及到各從節點的數據流，克服無法由重發解決的系統差錯，當需要時在邏輯上拆除從節點的連接。從節點是服從於主節點的，一般講它是被動的，功能也較少，對於系統差錯它沒有能力或只有小部分能力解決。所以它的設備較主節點簡單、價格較主節點便宜。HDLC中規定了三種類型的幀信息幀(I)、監控幀(S)、無編號幀(U)。每類幀中均包含若干命令和響應，它們分別由幀內的控制欄位的不同編碼來區分。
HDLC幀定義了用來在各通信系統之間傳輸數據和命令/響應消息的結構。其幀結構如圖1所示。
其中，「01111110」是幀的「標誌」欄位(FLAG)，它指示HDLC幀的開頭和結尾，是HDLC數據幀之間的空閒填充數據。當HDLC有效數據量不大時，幀與幀之間會存在大量的FLAG填充。為避免幀內數據與FLAG相同時，與FLAG相混淆，在幀內任何一部分數據分組連續存在5個「1」時，通過零位插入技術在第5個「1」之後插入一個「0」位，以保證不會將幀內數據誤認為是一個FLAG標誌。
HDLC幀中的「地址」欄位包含從節點的地址。該欄位通常為8位，但是對於具有多個不同地址的多點連接來說，8位地址可能不夠，此時可以使用擴展尋址方法，也可以在該欄位中插入一個廣播地址，以便將消息發送到多點連接中的所有節點上。
「控制位」欄位用於指示幀中信息的類型，如該HDLC幀中包含的信息是數據、命令或響應。其中，命令通常由主節點發送，響應由從節點發送。通過該控制信息，可以對已接收的幀加以確認、請求重新傳送幀或請求掛起幀以及其他命令響應。
通信會話可以通過在主節點與從節點之間建立連接來啟動。主節點將一個特殊的幀傳送到一個或多個站，從而啟動一個建立過程。從節點使用用於在會話期間進行錯誤和數據流控制的信息來響應該建立過程。一切就緒後，數據傳輸即會開始；數據傳輸結束時，主節點將發送一個幀，指示斷開此次會話連接。
如果使用HDLC協議進行通信的兩個終端之間硬體接口不同，則必須有一個數據存儲轉發單元對雙方的接口進行適配。
如圖2所示，在終端A到終端B方向上，往往存在這種情形A到C的接口是同步串口，是以1比特為單位進行數據傳輸的；C到B的接口則以多比特為單位進行傳輸。這涉及到HDLC數據串行轉並行的轉換。
現有技術實現串行轉並行的方式十分簡單，即直接將串行數據通過移位寄存器進行分組，轉換成並行的HDLC分組。圖3是以串行HDLC數據轉換為並行16比特HDLC分組為例的實現示意圖。在圖3中，從HDLC串行數據流的第1位比特開始，每16位劃分為1個分組，將劃分後的分組通過並行方式進行傳輸，實現串行至並行的轉換。
在實際應用中，存在以下問題通過現有的串行轉並行傳輸方式，對於一點到多點的連接，可能存在大量冗餘帶寬，且傳輸的並行分組中存在碎片FLAG，加大接收端的負擔。
造成這種情況的主要原因在於，在現有技術中，由於串行HDLC數據經過了插0編碼，導致了實際的HDLC幀的長度不是FLAG的整數倍。這種情況對於點到點連接一般是不會有問題的，但是對於一點到多點的連接，則可能出現FLAG碎片，影響從節點的接收。具體地說，如圖4所示，主節點接收來自上級中央處理器(Central Processing Unit，簡稱「CPU」)的串行HDLC數據，並同步將接收到的數據下發給對應的從節點1和2。主節點在向從節點1發送串行數據時，會將串行數據中屬於從節點2的數據以FLAG進行替換，由於串行HDLC數據經過了插0編碼，因此需要替換的數據不一定是FLAG的整數倍，替換後可能產生碎片FLAG，主節點將存在碎片的串行數據流劃分為並行數據分組傳輸到從節點1後，這些碎片FLAG會對接收方產生幹擾，從節點1需要對碎片FLAG進行判斷和處理，加重了從節點的負擔，且在此過程中，傳輸了大量的空閒FLAG，佔用了大量的帶寬，對於從節點1和2而言，所傳輸的HDLC數據中只有一半是所需的，使得有效帶寬減少，冗餘帶寬變大，資源的利用率較低。
發明內容
有鑑於此，本發明的主要目的在於提供一種高級數據鏈路控制協議串行數據的並行傳輸方法及其系統，使得有效降低冗餘帶寬的佔用，避免產生碎片標誌位序列，降低CPU的負載。
為實現上述目的，本發明提供了一種高級數據鏈路控制協議串行數據的並行傳輸方法，包含以下步驟從串行高級數據鏈路控制協議HDLC數據流中依次讀取發送給各從節點的HDLC幀，將所讀取的HDLC幀置於其所屬的從節點對應的緩存中；對各從節點對應的緩存中的串行HDLC幀進行分組並並行發送所述分組，如果緩存中剩餘的HDLC幀數據不足一個分組的長度則在該HDLC幀後循環填充整數個標誌位序列，並對所填充的標誌位序列與剩餘的HDLC數據一起進行分組並行發送，直至緩存中有下一個待發的HDLC幀。
其中，對所述當前需發送的串行HDLC幀進行K比特的固定長度分組，如果所分割的最後一個分組不足K比特，則在該分組後循環填充標誌位序列直至其達到K比特，並將填充後的各HDLC分組並行發送到目標從節點。
此外在所述方法中，記錄所述最後一個分組中最後一次循環填充所剩餘的標誌位序列，從所述剩餘標誌位起始，循環填充整數個標誌位序列並將所填充的標誌位序列分組並行發送，直至需發送下一個串行HDLC幀。
此外在所述方法中，如果所述循環填充的整數個標誌位序列分組後存在剩餘的標誌位序列，則在需要發送的下一個串行HDLC幀之前添加該剩餘的標誌位序列，對添加後的所述串行HDLC幀進行的並行數據流分組以及發送。
此外在所述方法中，所述標誌位序列是二進位編碼01111110。
本發明還提供了一種高級數據鏈路控制協議串行數據的並行傳輸系統，包含讀取模塊、對應於目標從節點的緩存、和所述緩存的發送控制模塊；所述讀取模塊，用於從串行HDLC數據流中依次讀取發送給各從節點的HDLC幀，並將所讀取的HDLC幀置於其目標從節點對應的緩存中；所述緩存，用於存儲發送給該緩存對應目標從節點的HDLC幀；所述緩存的發送控制模塊，用於對所述緩存中的串行HDLC幀進行分組並並行發送所述分組，如果緩存中剩餘的HDLC幀數據不足一個分組的長度則在該HDLC幀後循環填充整數個標誌位序列，並對所填充的標誌位序列與剩餘的HDLC數據一起進行分組並行發送，直至緩存中有下一個待發的HDLC幀。
其中，所述緩存的發送控制模塊對緩存的串行HDLC幀進行K比特的固定長度分組，如果所分割的最後一個HDLC分組不足K比特，則在該分組後循環填充標誌位序列直至其達到K比特。
此外在所述系統中，還包含記錄模塊，用於記錄所述發送控制模塊在所述最後一個分組中最後一次循環填充所剩餘的標誌位序列；所述發送控制模塊以所述記錄模塊記錄的剩餘標誌位為起始，循環填充整數個標誌位序列。
此外在所述系統中，所述緩存的發送控制模塊還用於在所述循環填充的整數個標誌位序列分組後存在剩餘的標誌位序列時，在需要發送的下一個串行HDLC幀之前添加該剩餘的標誌位序列。
通過比較可以發現，本發明的技術方案與現有技術的主要區別在於，從串行HDLC數據流中依次讀取發送給各從節點的HDLC幀，將所讀取的HDLC幀置於其目標從節點對應的緩存中，由各緩存發送相應從節點的HDLC幀，由於各緩存僅發送屬於其對應的從節點的HDLC幀，不再必須發送兩個HDLC之間填充的標誌位序列或其他由於速率匹配而產生的標誌位序列，減少了大量冗餘數據的傳輸，有效避免佔用冗餘的帶寬。
通過對串行HDLC幀進行K比特長度的分組，形成多個並行數據流，在存在不足K比特的剩餘數據流時，在該數據流後循環填充標誌位序列直至其達到K比特，記錄其中最後一個循環所填充的比特數，並將包括已填充的數據流在內的各並行HDLC數據流發送到目標從節點，來實現HDLC幀的串並行轉換和傳輸，使得主節點在接收和發送HDLC幀的接口的串並行類型不同時，也能正確傳輸HDLC幀。
如果循環填充的整數個標誌位序列分組後存在剩餘的標誌位序列，則在需要發送的下一個串行HDLC幀之前添加該剩餘的標誌位序列，再對添加後的串行HDLC幀進行相同的並行數據流分組以及發送，使得發送的兩個HDLC幀之間能間隔整數個標誌位序列，避免產生標誌位序列的碎片，減小接收端處理的複雜程度，降低接收端CPU的負擔。
圖1是現有技術中HDLC幀結構示意圖；
圖2是現有技術中終端接口適配的示意圖；圖3是現有技術中HDLC數據串行轉並行的示意圖；圖4是現有技術中一點對多點的連接示意圖；圖5是根據本發明第一實施方式的HDLC串行數據的並行傳輸方法流程圖；圖6是根據本發明第一實施方式的HDLC串行數據的並行傳輸方法中實例的示意圖；圖7是根據本發明第二實施方式的HDLC串行數據的並行傳輸系統結構圖。
具體實施例方式
為使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明作進一步地詳細描述。
本發明的核心在於，從串行HDLC數據流中依次讀取發送給各從節點的HDLC幀，將所讀取的HDLC幀置於其目標從節點對應的緩存中，並對各緩存中相應從節點的HDLC幀進行分組以及整數個標誌位序列(FLAG)的填充，由於各緩存僅發送屬於其對應的從節點的HDLC幀，不再必須發送兩個HDLC之間填充的FLAG或其他由於速率匹配而產生的FLAG，減少了大量冗餘數據的傳輸，且避免了碎片FLAG的產生。
下面根據發明原理對本發明第一實施方式進行說明。本發明第一實施方式主要涉及HDLC串行數據的並行傳輸方法，具體如圖5所示。
在步驟501中，主節點接收來自上級CPU的HDLC串行數據，並從串行HDLC數據流中依次讀取發送給各從節點的HDLC幀，將所讀取的HDLC幀置於其所屬從節點對應的緩存中。由於各緩存對應的支路僅發送屬於其對應的從節點的HDLC幀，且不再必須發送兩個HDLC之間填充的FLAG或其他由於速率匹配而產生的FLAG，減少了大量冗餘數據的傳輸，有效避免佔用冗餘的帶寬。
接著進入步驟502，在從節點對應的緩存收到HDLC數據幀後，通過K比特移位寄存器對該HDLC幀進行K比特的固定長度分組，形成並行的HDLC分組。通常而言，K可以是8比特的整數倍，本實施方式中以16比特為例進行說明，在本步驟中即通過16比特移位寄存器對該HDLC幀進行16比特的固定長度分組。
接著進入步驟503，在分組後判斷緩存中是否還有剩餘的不足16比特的HDLC幀數據，如果存在，則進入步驟504，在剩餘數據後循環填充FLAG，直至其達到16比特，形成一個HDLC分組，將該分組與之前的HDLC分組一起並行發送到對應從節點，其中，FLAG為01111110；反之則進入步驟505，直接將各16比特的HDLC分組發送到對應從節點。比如說，緩存中的HDLC幀(經插0編碼後)為52比特，如圖6所示，將其分為3個16比特的分組，剩餘的HDLC幀數據為4比特，即剩餘該HDLC幀尾的FLAG的後4比特1110，則在該4比特之後循環填充FLAG011111100111，使其形成一個16比特的HDLC分組1110011111100111。之後將該分組與之前劃分的3個HDLC分組並行傳輸給對應的從節點。從而實現HDLC幀的串並行轉換傳輸，使得主節點和從節點的接收HDLC幀的接口的串並行類型不同時，也能正確傳輸HDLC幀。另外對於不同從節點的支路而言，對應的緩存中待傳輸的數據量遠小於主節點接收的總數據量，因此無需採用與接收相同的速率發送各從節點的數據，從而可以適當地減小各從節點的傳輸帶寬，從而降低帶寬資源的耗費。
接著進入步驟506，記錄剩餘的FLAG位數，即記錄在循環填充FLAG時，最後一次循環填充後剩餘的FLAG位數；如果之前並未對HDLC幀數據進行循環填充，也就是說該HDLC幀為16比特的整數倍，則記錄該剩餘FLAG位數為0。針對上述案例，最後一次循環填充的部分FLAG為0111，可見所剩餘的FLAG位數為4，即1110。
接著進入步驟507，在緩存在未收到下一個HDLC幀之前，在上述HDLC分組之後，從剩餘的FLAG起始，循環填充整數個FLAG，並將所填充的FLAG形成各16比特的HDLC分組後並行發送，重新記錄分組後剩餘的FLAG位數。針對上述案例，在緩存收到下一個HDLC幀之前，在最後一個包含HDLC幀數據的分組之後，由剩餘的FLAG 1110為起始，循環填充整數個FLAG，即1110 01111110 01111110…01111110，將填充的FLAG通過移位寄存器進行分組，形成各16比特固定長度分組1110011111100111，…1110011111100111，剩餘1110。發送這些由FLAG組成的並行HDLC分組，並記錄剩餘的FLAG位數。通過記錄最後一次循環填充時剩餘的FLAG，並補充在下一個HDLC分組中，使得並行的HDLC分組還原後不會出現碎片FLAG，影響從節點的接收，使從節點能夠順利判斷並獲取其中的HDLC幀數據，降低從節點處理數據幀的負擔。
在緩存收到下一個HDLC幀時，進入步驟508，在該HDLC幀的高位補償剩餘FLAG，之後返回步驟502，對添加了剩餘FLAG的HDLC幀進行16比特長度的分組並並行發送給對應的從節點。針對上述案例，如圖6所示，在下一個HDLC幀011111100100…之前，補償剩餘FLAG 1110，得到添加後的HDLC幀1110011111100100…，之後對其進行16比特分組和並行發送。通過在下一個HDLC幀之前補償剩餘的FLAG，使得發送的兩個HDLC幀之間能間隔整數個FLAG，避免產生FLAG碎片，減小接收端處理的複雜程度，降低接收端CPU的負擔。
本發明第二實施方式主要涉及HDLC串行數據的並行傳輸系統，如圖7所示，該系統包含讀取模塊、對應於目標從節點的緩存、和緩存的發送控制模塊。讀取模塊用於從串行HDLC數據流中依次讀取發送給各從節點的HDLC幀，並將所讀取的HDLC幀置於其目標從節點對應的緩存中；由於各緩存僅存儲和發送屬於其對應的從節點的HDLC幀，不再必須發送兩個HDLC之間填充的FLAG或其他由於速率匹配而產生的FLAG，減少了大量冗餘數據的傳輸，有效避免佔用冗餘的帶寬。緩存用於存儲發送給該緩存對應目標從節點的HDLC幀；緩存的發送控制模塊，用於對緩存中的串行HDLC幀進行分組並並行發送分組，如果緩存中剩餘的HDLC幀數據不足一個分組的長度則在該HDLC幀後循環填充整數個FLAG，並對所填充的FLAG與剩餘的HDLC數據一起進行分組並行發送，直至緩存中有下一個待發的HDLC幀。
其中，緩存的發送控制模塊對緩存的串行HDLC幀進行K比特的固定長度分組，如果所分割的最後一個HDLC分組不足K比特，則在該分組後循環填充FLAG直至其達到K比特。
該系統中還包含記錄模塊，用於記錄發送控制模塊在最後一個分組中最後一次循環填充所剩餘FLAG，該記錄模塊可以單獨對應一個從節點或由各從節點共用。發送控制模塊以記錄模塊記錄的剩餘標誌位為起始，循環填充整數個FLAG，並在循環填充的整數個FLAG分組後存在剩餘FLAG時，在需要發送的下一個串行HDLC幀之前添加該剩餘的FLAG。通過記錄最後一次循環填充時剩餘的FLAG，從剩餘FLAG開始為起始在兩個HDLC幀之間填充FLAG，並在填充的FLAG存在剩餘比特時，將剩餘FLAG補充在下一個HDLC幀中，使得並行的HDLC分組還原後不會出現碎片FLAG，影響從節點的接收，且兩個HDLC幀之間保證填充整數個FLAG，使從節點在收到數據後，能夠順利判斷並獲取HDLC幀數據，降低從節點處理數據幀的負擔。
雖然通過參照本發明的某些優選實施方式，已經對本發明進行了圖示和描述，但本領域的普通技術人員應該明白，可以在形式上和細節上對其作各種改變，而不偏離本發明的精神和範圍。
權利要求
1.一種高級數據鏈路控制協議串行數據的並行傳輸方法，其特徵在於，包含以下步驟從串行高級數據鏈路控制協議HDLC數據流中依次讀取發送給各從節點的HDLC幀，將所讀取的HDLC幀置於其所屬的從節點對應的緩存中；對各從節點對應的緩存中的串行HDLC幀進行分組並並行發送所述分組，如果緩存中剩餘的HDLC幀數據不足一個分組的長度則在該HDLC幀後循環填充整數個標誌位序列，並對所填充的標誌位序列與剩餘的HDLC數據一起進行分組並行發送，直至緩存中有下一個待發的HDLC幀。
2.根據權利要求1所述的高級數據鏈路控制協議串行數據的並行傳輸方法，其特徵在於，對所述當前需發送的串行HDLC幀進行K比特的固定長度分組，如果所分割的最後一個分組不足K比特，則在該分組後循環填充標誌位序列直至其達到K比特，並將填充後的各HDLC分組並行發送到目標從節點。
3.根據權利要求2所述的高級數據鏈路控制協議串行數據的並行傳輸方法，其特徵在於，記錄所述最後一個分組中最後一次循環填充所剩餘的標誌位序列，從所述剩餘標誌位起始，循環填充整數個標誌位序列並將所填充的標誌位序列分組並行發送，直至需發送下一個串行HDLC幀。
4.根據權利要求3所述的高級數據鏈路控制協議串行數據的並行傳輸方法，其特徵在於，如果所述循環填充的整數個標誌位序列分組後存在剩餘的標誌位序列，則在需要發送的下一個串行HDLC幀之前添加該剩餘的標誌位序列，對添加後的所述串行HDLC幀進行的並行數據流分組以及發送。
5.根據權利要求1至4中任一項所述的高級數據鏈路控制協議串行數據的並行傳輸方法，其特徵在於，所述標誌位序列是二進位編碼01111110。
6.一種高級數據鏈路控制協議串行數據的並行傳輸系統，其特徵在於，包含讀取模塊、對應於目標從節點的緩存、和所述緩存的發送控制模塊；所述讀取模塊，用於從串行HDLC數據流中依次讀取發送給各從節點的HDLC幀，並將所讀取的HDLC幀置於其目標從節點對應的緩存中；所述緩存，用於存儲發送給該緩存對應目標從節點的HDLC幀；所述緩存的發送控制模塊，用於對所述緩存中的串行HDLC幀進行分組並並行發送所述分組，如果緩存中剩餘的HDLC幀數據不足一個分組的長度則在該HDLC幀後循環填充整數個標誌位序列，並對所填充的標誌位序列與剩餘的HDLC數據一起進行分組並行發送，直至緩存中有下一個待發的HDLC幀。
7.根據權利要求6所述的高級數據鏈路控制協議串行數據的並行傳輸系統，其特徵在於，所述緩存的發送控制模塊對緩存的串行HDLC幀進行K比特的固定長度分組，如果所分割的最後一個HDLC分組不足K比特，則在該分組後循環填充標誌位序列直至其達到K比特。
8.根據權利要求7所述的高級數據鏈路控制協議串行數據的並行傳輸系統，其特徵在於，還包含記錄模塊，用於記錄所述發送控制模塊在所述最後一個分組中最後一次循環填充所剩餘的標誌位序列；所述發送控制模塊以所述記錄模塊記錄的剩餘標誌位為起始，循環填充整數個標誌位序列。
9.根據權利要求7所述的高級數據鏈路控制協議串行數據的並行傳輸系統，其特徵在於，所述緩存的發送控制模塊還用於在所述循環填充的整數個標誌位序列分組後存在剩餘的標誌位序列時，在需要發送的下一個串行HDLC幀之前添加該剩餘的標誌位序列。
全文摘要
本發明涉及通信領域，公開了一種高級數據鏈路控制協議串行數據的並行傳輸方法及其系統，使得有效降低冗餘帶寬的佔用，避免產生碎片標誌位序列，降低CPU的負載。本發明中，從串行HDLC數據流中讀取下一組K個比特到移位寄存器，如果有效數據只有C個比特，C＜K，則以標誌位序列的前K－C個比特填充移位寄存器的剩餘空間，發送移位寄存器中的數據，記錄C；需要發送下一個HDLC幀時，在移位寄存器中先填以標誌位序列的後K－C+A個比特，再從串行HDLC數據流中讀取下一個HDLC幀的有效數據，其中A為標誌位序列的比特數。
文檔編號H04L12/56GK1917519SQ20061015359
公開日2007年2月21日 申請日期2006年9月13日 優先權日2006年9月13日
發明者孟慶鋒 申請人:華為技術有限公司