一種航模接收機解碼裝置的製作方法
2023-11-10 12:56:07
本發明涉及遙控航模技術領域，具體涉及一種航模接收機解碼裝置。
背景技術：
航空模型飛行器是一種模擬飛行的科技產品，其經常被當作一種智能玩具。而且，近年來，隨著科技的發展，航空模型飛行器也逐漸被賦予更多的實用功能。例如，常見的四軸飛行器，由於其結構簡單、機械穩定性好、成本低廉、性價比高，在物質運輸、航拍、測繪、地質勘探等方面都經常使用。其中航模接收機用來接收地面遙控指令信號，並對它進行解碼分析遙控指令信號，從而實現對飛機的控制。
天地飛航模接收器是一款國產的航模接收機，性價比高，深受國人的歡迎。但是現有的解碼裝置均採用模擬電路技術手段進行解碼，其核心是模擬電路的比較器，這種方法解碼精度低，容易受到電磁環境的幹擾。
技術實現要素：
本發明的發明目的在於：針對上述存在的問題，提供一種航模接收機解碼裝置，該裝置採用數字手段對其解碼，解碼精度高，解碼速度快，抗幹擾性強，同時還具備輸出緩存的特點。
為了實現上述目的，本發明採用的技術方案如下：
一種航模接收機解碼裝置，包括主控模塊，與所述主控模塊分別連接的輸入模塊、AVR JTAG ICE下載模塊和緩存模塊，與所述緩存模塊分別連接的USB Blaster下載模塊及輸出模塊；所述輸入模塊用於接收地面遙控指令信號，所述主控模塊用於對指令信號進行解碼，所述AVR JTAG ICE下載模塊用於為主控模塊下載程序，所述緩存模塊為FIFO存儲器，用於緩存主控模塊輸出的數據，所述USB Blaster下載模塊用於為緩存模塊下載程序，所述輸出模塊用於輸出所需格式的數據。
優選的，所述輸出模塊包括單片機，與所述單片機分別相連的RS232接口、IIC接口和SPI接口，所述單片機與所述緩存模塊相連。
優選的，所述單片機採用STC89C52晶片，用於獲取所述緩存模塊中的通道FIFO數據，並將FIFO原始數據轉換成所需格式的數據。
優選的，所述輸入模塊對外有六個接口，分別是VCC電源接口、GND地接口、第一通道輸入口、第二通道輸入口、第三通道輸入口及第四通道輸入口，所述主控模塊包括四個輸入通道埠，其中，主控模塊的第一輸入通道埠連接輸入模塊的第一通道輸入口，主控模塊的第二輸入通道埠連接輸入模塊的第二通道輸入口，主控模塊的第三輸入通道埠連接輸入模塊的第三通道輸入口，主控模塊的第四輸入通道埠連接輸入模塊的第四通道輸入口。
優選的，所述緩存模塊包括4個位寬為8位，長度為1024位的FIFO IP核，分別為第一通道FIFO IP核、第二通道FIFO IP核、第三通道FIFO IP核及第四通道FIFO IP核，第一通道FIFO IP核用於接收並緩存主控模塊輸出的第一通道時間總和，第二通道FIFO IP核用於接收並緩存主控模塊輸出的第二通道時間總和，第三通道FIFO IP核用於接收並緩存主控模塊輸出的第三通道時間總和，第四通道FIFO IP核用於接收並緩存主控模塊輸出的第四通道時間總和。
優選的，所述主控模塊採用STM32F103ZET6晶片。
優選的，所述緩存模塊採用EP4ep4ce115f22c7n FPGA晶片。
優選的，所述格式的數據包括RS232串口數據、IIC數據和SPI數據。
優選的，所述航模接收機為天地飛航模接收器。
綜上所述，由於採用了上述技術方案，本發明的有益效果是：採用數字手段解碼，解碼精度高，解碼速度快，抗幹擾性強，同時還具備輸出緩存的特點。
【附圖說明】
圖1為本發明一種航模接收機解碼裝置一實施例的結構示意圖。
【具體實施方式】
如圖1所示，一種航模接收機解碼裝置，包括主控模塊，與主控模塊分別連接的輸入模塊、AVR JTAG ICE下載模塊和緩存模塊，與所述緩存模塊分別連接的USB Blaster下載模塊、輸出模塊；所述輸入模塊用於接收地面遙控指令信號，所述主控模塊用於對指令信號進行解碼，所述AVR JTAG ICE下載模塊用於為主控模塊下載程序，所述緩存模塊為FIFO存儲器，用於緩存主控模塊輸出的數據，所述USB Blaster下載模塊用於為緩存模塊下載程序，所述輸出模塊用於輸出所需格式的數據。
本實施例中，所述航模接收機為天地飛航模接收器，它是一款國產的航模接收機，性價比高，深受國人的歡迎。但是現有的天地飛航模接收器解碼裝置均採用模擬電路技術手段進行解碼，其核心是模擬電路的比較器，這種方法解碼精度低，容易受到電磁環境的幹擾。因此要對其解碼裝置進行創新。
本實施例中，所述輸入模塊用於接收地面遙控指令信號。該輸入模塊對外有六個接口，分別是VCC電源接口，GND地接口，第一通道輸入口，第二通道輸入口，第三通道輸入口，第四通道輸入口。
本實施例中，所述主控模塊採用STM32F103ZET6晶片。它是本解碼裝置的核心，用於對解碼信號的處理。主控模塊的第一輸入通道埠連接輸入模塊的第一通道輸入口，第二輸入通道埠連接輸入模塊的第二通道輸入口，第三輸入通道埠連接輸入模塊的第三通道輸入口，第四輸入通道埠連接輸入模塊的第四通道輸入口。在使用時，必須先使能TIM時鐘、使能GPIO時鐘、使能第一輸入通道埠、使能第二輸入通道埠、使能第三輸入通道埠、使能第四輸入通道埠，同時還要將TIM配置為輸入捕獲模式、配置中斷向量表等，使各個時鐘、埠進入工作就緒狀態，隨時可以接收數據並進行處理，計算TIM時間總和和輸出時間總和計算值。在工作過程中，根據不同的工作目的，將會應用到不同的應用程式，這些應用程式可通過AVR JTAG ICE下載模塊進行下載。
本實施例中，所述緩存模塊採用EP4ep4ce115f22c7n FPGA晶片。緩存模塊當做FIFO使用，其作用是緩存主控模塊輸出的數據。在使用前，先使用quartus軟體將緩存模塊設置成4個位寬為8位，長度為1024位的FIFO IP核，第一通道FIFO IP核用於接收並緩存主控模塊輸出的第一通道時間總和，第二通道FIFO IP核用於接收並緩存主控模塊輸出的第二通道時間總和，第三通道FIFO IP核用於接收並緩存主控模塊輸出的第三通道時間總和，第四通道FIFO IP核用於接收並緩存主控模塊輸出的第四通道時間總和。在工作過程中，根據不同的工作目的和內容，將會應用到不同的應用程式，這些應用程式可通過USB Blaster下載模塊進行下載。
本實施例中，所述輸出模塊用於輸出所需格式的數據。輸出模塊包括單片機，與所述單片機分別相連的RS232接口、IIC接口和SPI接口，所述單片機與所述緩存模塊相連。其中輸出模塊的核心是單片機。本實施例中，所述單片機採用STC89C52晶片，其內部包括串口協議轉換程序，IIC協議轉換程序，SPI協議轉換程序等，用以將FIFO的原始數據轉換成各種常用協議的數據，如串口協議、IIC協議、SPI協議等數據，這些數據將分別通過RS232接口、IIC接口和SPI接口向外傳輸，方便用戶使用。
上述說明是針對本發明較佳可行實施例的詳細說明，但實施例並非用以限定本發明的專利申請範圍，凡本發明所提示的技術精神下所完成的同等變化或修飾變更，均應屬於本發明所涵蓋專利範圍。