具有滯後的比較器的製作方法
2023-11-03 17:37:27 2
專利名稱：具有滯後的比較器的製作方法
技術領域：
本發明涉及集成電路(IC)設計，且更特定來說，涉及具有內建式滯後的IC比較器的設計。
背景技術：
在電路設計中，使用比較器來比較兩個輸入電壓的電平，且視哪一輸入電壓較大而產生邏輯高或邏輯低輸出信號。比較器可廣泛應用於電子裝置中，(例如)以監視電路中的特定電壓電平何時超過預定參考電平。一些比較器可併入有振幅滯後，以改進存在噪聲情況下的性能。振幅滯後使比較器輸出的切換延遲，直到輸入電壓之間的差超過特定最小閾值電壓為止。可使所述最小閾值電壓為可調整的，以控制振幅滯後量。將需要提供用於設計併入有振幅滯後的比較器的簡單且穩健的技術，且提供具有可調整的閾值電壓的此比較器。將進一步需要使此比較器能夠適應整個供應電壓範圍上的輸入共模電壓。
發明內容
圖1和圖IA說明根據本發明的併入有振幅滯後的比較器的功能性。圖2說明根據本發明的展現振幅滯後的比較器的一示範性實施例。圖2A、圖3和圖3A說明根據本發明的併入有振幅滯後的比較器的替代示範性實施例。圖4和圖5說明根據本發明的具有軌對軌輸入級的比較器的示範性實施例。圖6A和圖6B說明根據本發明的用於產生偏置電壓VB1、VB2、VB3、Vgml、Vgm2、Vgm3 和Vgm4的偏置電路的示範性實施例。圖6C說明用於產生Irefl以在(例如)溫度變化上維持比較器的輸入級的相對恆定的&的塊的一示範性實施例。圖7說明用以在(例如)輸入共模電壓變化上維持相對恆定的gm* Ib的比較器的替代示範性實施例。圖7A說明使用恆定gm塊的示範性實施例的比較器。圖8說明根據本發明的方法的示範性實施例。
具體實施例方式下文結合附加圖所闡述的詳細描述意欲作為對本發明的示範性實施例的描述，且無意表示可實踐本發明的僅有示範性實施例。在整個此描述中所使用的術語「示範性」是指「充當一實例、例子或說明」，且未必應解釋為比其它示範性實施例優選或有利。所述詳細描述出於提供對本發明的示範性實施例的徹底理解的目的而包括特定細節。所屬領域的技術人員將明白，可在無這些特定細節的情況下實踐本發明的示範性實施例。在一些例子中， 以方框圖形式展示眾所周知的結構和裝置，以便避免使本文中所呈現的示範性實施例的新穎性模糊不清。圖1和圖IA說明根據本發明的併入有振幅滯後的比較器100的功能性。在圖1 中，將正輸入電壓Vp和負輸入電壓Vn提供到比較器100以產生輸出電壓V。ut。在圖IA中， 可看到計算為差值Vp-Vn的輸入電壓Vin控制輸出電壓V。ut，如圖IA中所展示。在圖IA中，當Vin最初小於電壓-Vth時，可看到V-處於邏輯低電壓V,隨著Vin 增加到大於低到高閾值電壓Vth，V。ut切換到邏輯高電壓VHI。從處於Vhi的V。ut開始，如果Vin 隨後減小到小於高到低閾值電壓_VTH，則V。ut將從Vhi切換到V,上文所描述的切換行為還被稱作振幅滯後，且為所屬領域的技術人員所眾所周知的。振幅滯後有利地減少在存在耦合到輸入電壓Vin的噪聲的情況下比較器輸出v。ut的錯誤觸發。將需要在集成電路中設計併入有振幅滯後的比較器，且進一步提供用以調整閾值電壓Vth以控制所引入的滯後量的簡單技術。圖2說明根據本發明的併入有振幅滯後的比較器的一示範性實施例200。在圖2中，比較器200包括輸入級210、摺疊式共源共柵級220、負載230，和電流偏移級M0。輸入級210包括分別耦合到輸入電壓Vp和Vn的匪OS差分對212和214。匪OS差分對212、214由產生電流、的電流源來提供電源。NMOS差分對212、214的輸出(漏極) 分別耦合到共源共柵級220中的節點2和節點1。節點1和節點2在本文中還被稱作共源共柵節點。注意，所標記的節點大體上在附圖中展示為帶圓圈的數字。共源共柵級220包括PMOS電晶體222、224、226、228。節點1和節點2處的電壓分別經由PMOS電晶體2 和2 而耦合到節點3和節點4。電晶體2 和2 在本文中還被稱作共源共柵電晶體。電晶體222和2M可使用偏置電壓VBl來偏置，而電晶體2 和 228可使用偏置電壓VB2來偏置。在本文中還被稱作負載節點的節點3和節點4分別耦合到負載230的NMOS電晶體232和234的漏極。注意，根據所屬領域的技術人員眾所周知的原理，負載230的電晶體 234為二極體連接式電晶體。將比較器200的輸出電壓視為節點3處的電壓，在圖2中還標記為V。ut。在所展示的示範性實施例中，電流偏移級240耦合到比較器200的節點1、節點2、 節點3和節點4。電流偏移級240包括NMOS電晶體242和M4。電晶體242和244的柵極分別耦合到節點4和節點3，而電晶體242和M4的漏極分別耦合到節點1和節點2。電流偏移級240經配置以選擇性地使由輸入級210產生的電流遠離共源共柵級220而分流，以使輸出電壓V。ut的全擺幅切換延遲，藉此引入滯後(根據下文所描述的原理)。出於本文中稍後將清楚的原因，最初假定在圖2中，(Vp-Vn) << -Vth，其中將Vth界
定為1。接著，將給輸入級210提供電源的電流Itl完全引導通過電晶體214，而電晶體212
S m
不支持電流，即，I1 = Itl，而12 = 0。另外，在此初始狀態中，假定節點3處的V。ut處於νω， 而假定節點4處的電壓高於節點3處的電壓，從而造成將充當偏移級MO中的電流吸收器的電流Ib完全引導通過電晶體對2。在此狀態中，電流偏移級240經配置以將淨電流Ib拉離節點1。假定Ib小於Ιο。因此，可看到I3等於I5-I1-Ib,而可看到I4等於I6，其中I5和I6分別為由電流源電晶體222和2Μ產生的電流，且假定I5等於16。隨著(Vp-Vn)或Vin逐漸增加(即，使得其較不負)，電流Itl將逐漸在輸入級 210的電晶體212與214之間更均勻地分攤，直到在Vp = Vn、I1 二 /2 = |時為止，那時
/3=/5-|-W4=Z6-警。隨著(Vp-Vn)進一步增加，I3將進一步增加而I4將進一步減小。當I3最終超過I4 時，節點3和節點4處的電壓將分別從其初始值(分別為Vuj和Vhi)切換到Vhi和V,發生切換的條件可表達如下
I3 > I4 ；(表達式 la) I5-(L+Ib) > I6-I2 ；(表達式 lb)
I2 > l!+Ib ；(表達式 lc)I2-I1 > Ib ；以及(表達式 Id)gm · (Vp-Vn) > Ib ；(表達式 Ie)其中最後的關係式起因於以下事實差分對212、214的差分電流(I2-I1)等於輸入級210的差分跨導gm乘輸入電壓差(Vp-Vn)。通過以上論述，所屬領域的技術人員將了解，當Vin超過量1時，在節點3處的比
111σ-
ο m
較器200的V。ut將從Vm切換到VHI。如早先所描述，此量還被稱作Vth，且對應於參看圖IA 針對併入有振幅滯後的比較器所描述的低到高閾值電壓VTH。依照以上描述，且採用類似論點，所屬領域的技術人員將進一步了解，當到比較器 200的輸入電壓最初處於(Vp-Vn) >> Vth時，輸出電壓V。ut將類似地隨著(Vp-Vn)減小而保持在Vhi，直到(Vp-Vn) < -Vth為止，在此之後，Vout將隨後即刻轉變到νω。比較器200因此完全實施早先參看圖IA所描述的振幅滯後。所屬領域的技術人員將了解，對於所展示的示範性實施例，有利地通過項1來良
S m
好地界定閾值電壓Vth和-Vth，且因此，比較器的滯後易於通過選擇I1^Pgm的適當值來控制。 在一示範性實施例中，可將Ib設計為大約1-2 μ Α,而可將控制gm的Itl設計為大約25 μ A。雖然在圖2中展示負載230經配置為此項技術中所眾所周知的「電流鏡負載」，但所屬領域的技術人員將了解，在不偏離本發明的範圍的情況下，可容易用其它負載來代替負載230。圖2A說明併入有不同類型的負載的比較器的替代示範性實施例200A。注意，除非另外注釋，否則圖2A和圖2中的以類似方式標記的塊具有類似功能。在圖2A中，負載 230A包括配置為所屬領域的技術人員所已知的所謂的「共源共柵電流鏡」的電晶體232A、 234A、236A和238A。預期此些替代示範性實施例以及本文中未明確描述的併入有負載的示範性實施例在本發明的範圍內。圖3說明根據本發明的併入有振幅滯後的比較器的一替代示範性實施例300。所屬領域的技術人員將了解，比較器300具有類似於圖2中所描述的比較器200的結構，其使用與比較器200的對應電晶體互補的電晶體(即，NMOS代替PM0S，且PMOS代替NM0S)。圖3A說明併入有振幅滯後的比較器的一替代示範性實施例300A。注意，除非另外注釋，否則圖3A和圖3中的以類似方式標記的塊具有類似功能。在圖3A中，負載330A 包括配置為所屬領域的技術人員已知的共源共柵PMOS電流鏡的電晶體332A、334A、336A和 338A。圖4說明根據本發明的併入有振幅滯後的比較器的一替代示範性實施例400。比較器400包括NMOS輸入級410. 1與PMOS輸入級410. 2兩者。如下文中進一步描述，通過提供互補的NMOS輸入級與PMOS輸入級以及對應的共源共柵、負載和電流偏移級，將了解，比較器400有利地適應軌對軌輸入共模電壓(即，在整個供應電壓上變化的輸入共模電壓)。在圖4中，輸入級410. 1和410. 2的輸出分別耦合到共源共柵級420. 1和420. 2。 將了解，共源共柵級420. 1還充當用於PMOS輸入級410. 2和共源共柵級420. 2的共源共柵負載，而共源共柵級420. 2還充當用於NMOS輸入級410. 1和共源共柵級420. 1的共源共柵電流鏡。根據本文中早先所描述的原理，提供電流偏移級430. 1和430. 2以實施本發明的滯後技術。依照本文中早先所描述的原理，所屬領域的技術人員將清楚比較器400中的級 430. 1和430. 2的操作。圖5說明具有軌對軌輸入級的比較器400的一示範性實施例400. 1。在圖5中，用於NMOS輸入級410. 1和PMOS輸入級410. 2的電流源分別實施為NMOS電晶體520和PMOS 電晶體530。類似地，用於電流偏移級430. 1和430. 2的電流源分別實施為NMOS電晶體540 和PMOS電晶體550。所屬領域的技術人員將了解，可通過設定分別使電晶體520和530偏置的電壓 Vgml和Vgm2來控制輸入級410. 1和410. 2的跨導gm，同時還可通過設定分別使電晶體540 和550偏置的電壓Vgm3和Vgm4來控制電流偏移級430. 1和430. 2的電流Ib。因此，可通過選擇偏置電壓Vgml到Vgm4的適當值來控制比較器400. 1中的振幅滯後量。圖6A說明用於產生用於圖5的比較器400. 1的偏置電壓VB1、VB2、VB3、Vgml和 Vgm2的偏置電路的一示範性實施例600A。圖6B說明用於產生用於圖5的比較器400. 1的偏置電壓Vgm3和Vgm4的偏置電路的一示範性實施例600B。所屬領域的技術人員將清楚偏置電路600A和600B的操作。具體來說，所屬領域的技術人員將了解，通過提供圖6A和圖6B中的參考電流Irefl和Iref2，且通過根據電路設計和布局技術中眾所周知的原理來設計所述電晶體的大小並匹配所述電晶體，可適當地選擇比較器400. 1中的偏置電流和電壓以設定所要的振幅滯後量。可根據所屬領域的技術人員眾所周知的原理來設計偏置電路 600A 和 600B。在一示範性實施例中，Irefl和Iref2可經選擇以具有彼此不同的特性，使得在比較器內所實現的滯後水平在較廣製造工藝範圍和溫度範圍上一致。舉例來說，根據所屬領域的技術人員所已知的原理，可選擇Irefl以提供用於輸入級410. 1、410. 2的恆定gm偏壓， 而可選擇Iref2以提供用於Ib的恆定(固定)帶隙電流。圖6C說明用於產生Irefl以在(例如)溫度變化上維持比較器400. 1的輸入級的相對恆定的&的塊的一示範性實施例600C。所屬領域的技術人員將了解，通過在電阻器 R上產生等於Ml與M2之間的柵極到源極差分電壓的電壓，使得電流Iref 1與以下MOS電晶體I-V特性等式中的項β成反比= I (『 —廠γ Γ。(表達式 2)因為理想MOS放大器的跨導801與β的平方根成比例，所以將偏置電流Irefl設定為與β成反比有利地允許放大器實現在溫度上恆定的&或增益特性。雖然在圖6C中已說明用於產生Irefl以維持相對恆定的gm的塊的一示範性實施例600C，但所屬領域的技術人員將了解，可使用此項技術中眾所周知的替代電路來實現相同或類似目的，且還預期此些替代示範性實施例在本發明的範圍內。圖7說明用以在(例如)輸入共模電壓變化上維持相對恆定的gm和Ib的比較器的一替代示範性實施例700。在圖7中，恆定gm偏壓塊710感測輸入電壓Vp和Vn的電平， 且調整由動態電流源725和735提供的電流，動態電流源725和735以及電流源720和730 將輸入級410. 1和410. 2偏置。塊710還調整由動態電流源745和755提供的電流，動態電流源745和755以及電流源740和750將電流偏移級430. 1和430. 2偏置。在一示範性實施例中，由塊710來配置由動態電流源725、735、745和755遞送的電流，以使得由動態電流源提供電源的對應級的&和Ib保持相對恆定。根據電路設計領域中的技術人員所已知的原理，恆定S11偏壓塊710可經配置以動態地調整由電流源提供的電流以(例如)跨越輸入共模電壓的變化來維持恆定g ^PIb。以此方式，可減少在正常電路操作期間的滯後閾值電壓Vth和-Vth的非所要變化。圖7A說明使用恆定gm塊的一示範性實施例710. 1的比較器700. 1。在圖7A中， 比較器700的電流源720和730實施為電晶體電流源520和530，此類似於圖5的實施例 400.1。比較器700的電流源725和735實施為電晶體電流源725. 1和735. 1。根據電路設計領域中的技術人員所眾所周知的原理，由塊710. 1進行的對於分別將電晶體725. 1和 735. 1偏置的偏置電壓Vgm5和Vgm6的產生可優選在輸入共模電壓的變化上維持輸入級 410. 1和410. 2的恆定跨導gm。參見(例如)貝克、R.傑克伯等人的「CMOS電路設計、布局和仿真(CMOS Circuit Design, Layout, and Simulation) 」 的第 608 到 610 頁(1997)。 比較器700的電流源745和755可類似地實施為電晶體電流源745. 1和755. 1，其中由塊 710. 1類似地產生的偏置電壓Vgm7和VgmS優選維持給偏移級430. 1和430. 2提供電源的恆定淨電流。在一示範性實施例中，塊710. 1可產生分別與偏置電壓Vgm5和Vgm6相同的偏置電壓Vgm7和Vgm8。雖然在圖7A中已說明經設計以在輸入共模電壓期間自始至終維持相對恆定的^11 和Ib的比較器的一示範性實施例700. 1，但所屬領域的技術人員將了解，可使用此項技術中眾所周知的替代電路來實現相同目的，且還預期此些替代示範性實施例在本發明的範圍內。圖8說明根據本發明的方法800的一示範性實施例。注意，僅出於說明性目的而展示方法800，且不打算將本發明的範圍限於所展示的任何特定方法。在步驟810處，使用輸入級將差分電壓轉換成差分電流。在步驟820處，將差分電流耦合到摺疊式共源共柵級。在步驟830處，使用電流偏移級，從差分電流汲取偏移電流以實施滯後。所屬領域的技術人員將了解，雖然已參考MOS電晶體(MOSFET)描述了本發明的示範性實施例，但本發明的技術不需要限於基於MOSFET的設計，且可容易將本發明的技術應用於使用雙極結電晶體(或BJT)和/或其它三端子跨導裝置的替代示範性實施例(未圖示)。舉例來說，在一示範性實施例(未圖示)中，所展示的比較器中的任一者可利用BJT 而非M0SFET，其中BJT的集電極、基極和發射極分別如針對MOSFET的漏極、柵極和源極所展示耦合。或者，在雙CMOS工藝中，可使用CMOS與雙極結構/裝置兩者的組合來使電路性能最大化。此外，除非另外注釋，否則在本說明書中和在權利要求書中，術語「漏極」、「柵極」 和「源極」可涵蓋那些術語的與MOSFET相關聯的常規意義，以及其它三端子跨導裝置(例如，BJT)的對應節點，此對應對於電路設計領域中的技術人員來說將是顯而易見的。在本說明書中和在權利要求書中，應理解，當一元件被稱作「連接到」或「耦合到」 另一元件時，其可直接連接到或耦合到另一元件或可存在介入元件。相比而言，當一元件被稱作「直接連接到」或「直接耦合到」另一元件時，不存在介入元件。所屬領域的技術人員應理解，可使用多種不同技術和技藝中的任一者來表示信息和信號。舉例來說，可通過電壓、電流、電磁波、磁場或磁粒子、光場或光粒子或其任何組合來表示可能在整個以上描述中參考的數據、指令、命令、信息、信號、位、符號和碼片。所屬領域的技術人員應進一步了解，結合本文中所揭示的示範性實施例所描述的各種說明性邏輯塊、模塊、電路和算法步驟可實施為電子硬體、計算機軟體或兩者的組合。 為了清楚地說明硬體與軟體的此互換性，上文已大體上在其功能性方面描述了各種說明性組件、塊、模塊、電路和步驟。將此功能性實施為硬體還是軟體視特定應用和強加於整個系統上的設計約束而定。所屬領域的技術人員可針對每一特定應用以不同的方式實施所描述的功能性，但此些實施決策不應被解釋為會導致偏離本發明的示範性實施例的範圍。結合本文中所揭示的示範性實施例而描述的各種說明性邏輯塊、模塊和電路可用以下各者來實施或執行通用處理器、數位訊號處理器(DSP)、專用集成電路(ASIC)、現場可編程門陣列(FPGA)或其它可編程邏輯裝置、離散門或電晶體邏輯、離散硬體組件或其經設計以執行本文中所描述的功能的任何組合。通用處理器可為微處理器，但在替代方案中， 處理器可為任何常規的處理器、控制器、微控制器或狀態機。還可將處理器實施為計算裝置的組合，例如，DSP與微處理器的組合、多個微處理器、結合DSP核心的一個或一個以上微處理器，或任何其它此類配置。結合本文中所揭示的示範性實施例所描述的方法或算法的步驟可直接體現於硬體中、由處理器執行的軟體模塊中，或所述兩者的組合中。軟體模塊可駐留於隨機存取存儲器(RAM)、快閃記憶體、只讀存儲器(ROM)、電可編程ROM(EPROM)、電可擦除可編程 ROM(EEPROM)、寄存器、硬碟、可裝卸磁碟、CD-ROM或此項技術中已知的任何其它形式的存儲媒體中。將示範性存儲媒體耦合到處理器，以使得所述處理器可從所述存儲媒體讀取信息， 並可將信息寫入到所述存儲媒體。在替代方案中，存儲媒體可與處理器成一體式。處理器和存儲媒體可駐留於ASIC中。ASIC可駐留於用戶終端中。在替代方案中，處理器和存儲媒體可作為離散組件駐留於用戶終端中。在一個或一個以上示範性實施例中，可以硬體、軟體、固件或其任何組合來實施所描述的功能。如果以軟體來實施，則可將所述功能作為一個或一個以上指令或代碼存儲於計算機可讀媒體上或經由計算機可讀媒體進行傳輸。計算機可讀媒體包括計算機存儲媒體與通信媒體兩者，通信媒體包括促進將電腦程式從一處傳遞到另一處的任何媒體。存儲媒體可為可由計算機存取的任何可用媒體。以實例而非限制的方式，此類計算機可讀媒體可包含RAM、ROM、EEPROM、CD-ROM或其它光碟存儲裝置、磁碟存儲裝置或其它磁性存儲裝置，或可用以載運或存儲呈指令或數據結構的形式的所要程序代碼且可由計算機存取的任何其它媒體。而且，將任何連接適當地稱為計算機可讀媒體。舉例來說，如果使用同軸電纜、 光纖電纜、雙絞線、數字訂戶線(DSL)或例如紅外線、無線電和微波的無線技術從網站、伺服器或其它遠程源傳輸軟體，則同軸電纜、光纖電纜、雙絞線、DSL或例如紅外線、無線電和微波的無線技術包括在媒體的定義中。如本文中所使用的磁碟和光碟包括壓縮光碟(CD)、 雷射光碟、光學光碟、數字多功能光碟(DVD)、軟盤和藍光光碟，其中磁碟通常以磁性方式再現數據，而光碟用雷射以光學方式再現數據。上述各者的組合也應包括在計算機可讀媒體的範圍內。 提供所揭示的示範性實施例的先前描述以使得所屬領域的技術人員能夠製作或使用本發明。所屬領域的技術人員將容易明白對這些示範性實施例的各種修改，且可在不偏離本發明的精神或範圍的情況下將本文中所界定的一般原理應用於其它示範性實施例。 因此，本發明無意限於本文中所展示的示範性實施例，而是將賦予本發明與本文中所揭示的原理和新穎特徵一致的最廣範圍。
權利要求
1.一種實施滯後的比較器，所述比較器包含輸入級，其包含耦合到輸入電流源的差分對，所述輸入級包含正輸入端子、負輸入端子和輸入級輸出節點；摺疊式共源共柵級，其包含耦合到所述輸入級輸出節點的第一和第二共源共柵節點， 所述第一和第二共源共柵節點分別經由共源共柵電晶體而進一步耦合到第一和第二負載節佔. 負載，其耦合到所述第一和第二負載節點，所述比較器的輸出耦合到所述負載節點中的一者；以及電流偏移級，其經配置以響應於第二負載節點電壓大於第一負載節點電壓而相對於從所述第二共源共柵節點所汲取的電流增加從所述第一共源共柵節點所汲取的電流，且反之亦然。
2.根據權利要求1所述的比較器，所述差分對包含NMOS電晶體，所述共源共柵電晶體包含PMOS電晶體，所述負載包含NMOS電晶體，所述負載的所述NMOS電晶體中的一者的漏極耦合到其柵極。
3.根據權利要求1所述的比較器，所述差分對包含PMOS電晶體，所述共源共柵電晶體包含NMOS電晶體，所述負載包含PMOS電晶體，所述負載的所述PMOS電晶體中的一者的漏極耦合到其柵極。
4.根據權利要求1所述的比較器，所述電流偏移級包含由電流Ib提供電源的第一和第二電晶體，所述第一電晶體的柵極耦合到所述第一負載節點，所述第二電晶體的柵極耦合到所述第二負載節點，所述第一電晶體的漏極耦合到所述第二共源共柵節點，所述第二電晶體的漏極耦合到所述第一共源共柵節點。
5.根據權利要求4所述的比較器，所述電流偏移級的所述電流Ib為可調整的。
6.根據權利要求1所述的比較器，所述輸入電流源為可調整的。
7.根據權利要求4所述的比較器，所述電流Ib和輸入電流源經偏置以在電路溫度改變期間自始至終維持所述輸入級的恆定^。
8.根據權利要求4所述的比較器，所述電流Ib和輸入電流源由恆定gm產生器進一步偏置，所述恆定Sd產生器經配置以在輸入共模電壓改變期間自始至終維持所述輸入級的恆定gm°
9.根據權利要求1所述的比較器，所述負載包含與所述共源共柵電晶體互補的一對柵極耦合式電晶體，所述柵極耦合式電晶體中的一者的柵極耦合到其漏極。
10.根據權利要求8所述的比較器，所述負載包含與所述共源共柵電晶體互補的第一對和第二對柵極耦合式電晶體，所述第一對電晶體的漏極耦合到所述第一和第二負載節點，所述第二對電晶體的漏極耦合到所述第一對電晶體的源極，所述第二對的柵極進一步耦合到所述第二負載節點。
11.一種實施滯後的比較器，所述比較器包含輸入級，其包含耦合到NMOS輸入電流源的NMOS差分對，和耦合到PMOS輸入電流源的 PMOS差分對，所述輸入級進一步包含耦合到所述NMOS和PMOS差分對的柵極的正和負輸入端子；PMOS摺疊式共源共柵級，其耦合到所述NMOS差分對的漏極，所述PMOS摺疊式共源共柵級包含耦合到所述NMOS差分對漏極的第一和第二 PMOS共源共柵節點，所述第一和第二 PMOS共源共柵節點分別經由PMOS共源共柵電晶體而進一步耦合到第一和第二負載節點， 所述比較器的輸出耦合到所述負載節點中的一者；NMOS電流偏移級，其經配置以響應於第二負載節點電壓大於第一負載節點電壓而相對於從所述第二 PMOS共源共柵節點所汲取的電流增加從所述第一 PMOS共源共柵節點所汲取的電流，且反之亦然；以及NMOS摺疊式共源共柵級，其耦合到所述PMOS差分對的漏極，所述NMOS摺疊式共源共柵級包含耦合到所述PMOS差分對漏極的第一和第二 NMOS共源共柵節點，所述第一和第二 NMOS共源共柵節點分別經由NMOS共源共柵電晶體而進一步耦合到所述第一和第二負載節點ο
12.根據權利要求11所述的比較器，其進一步包含PMOS電流偏移級，其經配置以響應於所述第二負載節點電壓大於所述第一負載節點電壓而相對於給所述第一 NMOS共源共柵節點提供電源的電流增加給所述第二 NMOS共源共柵節點提供電源的電流，且反之亦然。
13.根據權利要求12所述的比較器，所述NMOS電流偏移級包含由NMOS電流源提供電源的第一和第二NMOS電晶體，所述第一 NMOS電晶體的柵極耦合到所述第一負載節點，所述第二 NMOS電晶體的柵極耦合到所述第二負載節點，所述第一 NMOS電晶體的漏極耦合到所述第二 PMOS共源共柵節點，所述第二 NMOS電晶體的漏極耦合到所述第一 PMOS共源共柵節點ο
14.根據權利要求13所述的比較器，所述PMOS電流偏移級包含由PMOS電流源提供電源的第一和第二PMOS電晶體，所述第一PMOS電晶體的柵極耦合到所述第一負載節點，所述第二 PMOS電晶體的柵極耦合到所述第二負載節點，所述第一 PMOS電晶體的漏極耦合到所述第二 NMOS共源共柵節點，所述第二 PMOS電晶體的漏極耦合到所述第一 NMOS共源共柵節點ο
15.根據權利要求14所述的比較器，由所述NMOS和PMOS輸入電流源提供的電流為可配置的，由所述NMOS和PMOS電流源提供的電流進一步為可配置的。
16.一種用於在比較器中實施滯後的方法，所述方法包含使用輸入級將差分電壓轉換成差分電流，所述輸入級包含耦合到輸入電流源的差分對，所述輸入級包含正輸入端子、負輸入端子和輸入級輸出節點，所述差分電壓為所述正輸入端子與負輸入端子處的電壓之間的電壓差；將所述差分電流耦合到摺疊式共源共柵級，所述摺疊式共源共柵級包含耦合到所述輸入級輸出節點的第一和第二共源共柵節點，所述第一和第二共源共柵節點分別經由共源共柵電晶體而進一步耦合到第一和第二負載節點；以及使用電流偏移級，響應於第二負載節點電壓大於第一負載節點電壓而相對於從所述第二共源共柵節點所汲取的電流增加從所述第一共源共柵節點所汲取的電流，且反之亦然。
17.一種用於在比較器中實施滯後的方法，所述方法包含使用輸入級將差分電壓轉換成差分電流，所述輸入級包含耦合到NMOS輸入電流源的 NMOS差分對和耦合到PMOS輸入電流源的PMOS差分對，所述輸入級進一步包含耦合到所述 NMOS和PMOS差分對的柵極的正和負輸入端子；將由所述NMOS差分對產生的差分電流耦合到PMOS摺疊式共源共柵級，所述PMOS摺疊式共源共柵級包含耦合到NMOS差分對漏極的第一和第二 PMOS共源共柵節點，所述第一和第二 PMOS共源共柵節點分別經由PMOS共源共柵電晶體而進一步耦合到第一和第二負載節點，所述比較器的輸出耦合到所述負載節點中的一者；使用NMOS電流偏移級，響應於第二負載節點電壓大於第一負載節點電壓而相對於從所述第二 PMOS共源共柵節點所汲取的電流增加從所述第一 PMOS共源共柵節點所汲取的電流，且反之亦然；以及將由所述PMOS差分對產生的差分電流耦合到NMOS摺疊式共源共柵級，所述NMOS摺疊式共源共柵級包含耦合到PMOS差分對漏極的第一和第二 NMOS共源共柵節點，所述第一和第二 NMOS共源共柵節點分別經由NMOS共源共柵電晶體而進一步耦合到所述第一和第二負載節點。
18.根據權利要求17所述的方法，其進一步包含使用PMOS電流偏移級，響應於所述第二負載節點電壓大於所述第一負載節點電壓而相對於給所述第一 NMOS共源共柵節點提供電源的電流增加給所述第二 NMOS共源共柵節點提供電源的電流，且反之亦然。
19.根據權利要求17所述的方法，其進一步包含調整所述NMOS和PMOS輸入電流源以維持所述輸入級的恆定跨導^。
20.根據權利要求19所述的方法，所述調整所述NMOS和PMOS輸入電流源以維持所述輸入級的恆定跨導包含調整所述NMOS和PMOS輸入電流源以在溫度改變期間自始至終維持所述輸入級的恆定跨導^。
21.根據權利要求19所述的方法，所述調整所述NMOS和PMOS輸入電流源以維持所述輸入級的恆定跨導^11包含調整所述NMOS和PMOS輸入電流源以在輸入共模電壓改變期間自始至終維持所述輸入級的恆定跨導gm。
22.一種實施滯後的比較器，所述比較器包含 用於將差分電壓轉換成差分電流的輸入級裝置；用於將所述差分電流耦合到輸出電壓的摺疊式共源共柵裝置； 用於將所述差分電流轉換成輸出電壓的負載裝置；以及用於使從所述差分電流所汲取的電流偏移以實施滯後的電流偏移裝置。
23.根據權利要求22所述的比較器，其進一步包含 用於調整所述比較器中的滯後量的裝置。
24.根據權利要求22所述的比較器，其進一步包含 用於維持所述輸入級裝置的恆定gm的裝置。
25.根據權利要求23所述的比較器，其進一步包含 用於維持所述電流偏移裝置的恆定Ib的裝置。
全文摘要
本發明揭示用於提供併入有振幅滯後的比較器的技術。在一示範性實施例中，將電流偏移級耦合到具有摺疊式共源共柵架構的比較器。所述電流偏移級使從輸入級產生的電流偏移以使比較器輸出的切換延遲，從而實施振幅滯後。在一示範性實施例中，可通過提供雙NMOS和PMOS輸入級來適應軌對軌輸入電壓。在另一示範性實施例中，可通過可調整的閾值電壓來控制所述振幅滯後。在又一示範性實施例中，可提供恆定跨導gm偏置電路，以跨越輸入共模電壓和/或其它變化來維持所述閾值電壓的穩定性。
文檔編號H03K5/24GK102428649SQ201080021795
公開日2012年4月25日 申請日期2010年5月17日 優先權日2009年5月18日
發明者道格拉斯·蘇吉安 申請人:高通股份有限公司