一種半導體功率器件的製造方法與流程

2023-11-03 18:23:01

本發明屬於半導體功率器件製造技術領域,特別是涉及一種半導體功率器件的製造方法。

背景技術：

隨著微電子技術的不斷深入發展，功率MOS電晶體以其輸入阻抗高、低損耗、開關速度快、無二次擊穿、安全工作區寬、動態性能好、易與前極耦合實現大電流化、轉換效率高等優點，逐漸替代雙極型器件成為當今半導體功率器件發展的主流。常用的功率MOS電晶體主要有平面擴散型功率器件和溝槽型功率器件等類型。所述溝槽型功率器件因採用了垂直溝道結構，其面積比平面擴散型功率器件要小很多，因此其電流密度有很大的提高，成為當今功率器件發展的主流。

現有溝槽型半導體功率器件的製造方法，通常是在形成控制柵後，通過一步光刻工藝來定義源區的位置，然後通過離子注入的方法形成源區，這就需要增加一塊源區光刻的掩膜版和一步光刻工藝，增加了半導體功率器件的製造成本；而且隨著半導體功率器件尺寸的不斷縮小，對於源區光刻套準精度的要求逐漸提高，工藝控制難度不斷增加。

技術實現要素：

本發明的目的是為克服現有技術的不足而提出一種半導體功率器件的製造方法，本發明能夠革除半導體功率器件的源區的光刻工藝，降低半導體功率器件的製造成本及製造工藝的難度。

根據本發明提出的一種半導體功率器件的製造方法的第一個方案，包 括如下具體步驟：

步驟一：在半導體襯底之上形成第一硬掩膜層，之後進行第一道光刻,然後刻蝕所述第一硬掩膜層形成第一硬掩膜層開口；

其特徵在於，還包括：

步驟二：採用傾斜的離子注入方法進行離子注入並進行高溫退火工藝,在所述半導體襯底內形成第一種摻雜類型的摻雜區，該摻雜區位於所述第一硬掩膜層開口的下部並向其兩側延伸至所述第一硬掩膜層之下；

步驟三：以所述第一硬掩膜層為掩膜刻蝕所述半導體襯底，在所述半導體襯底內形成控制柵凹槽，該控制柵凹槽將所述摻雜區分割開，所述分割開後的摻雜區形成源區。

步驟四：在所述控制柵凹槽的表面形成第一絕緣薄膜，之後澱積第一導電薄膜並回刻，在所述控制柵凹槽內形成控制柵，然後刻蝕掉所述第一硬掩膜層；

步驟五：在半導體襯底內進行第二種摻雜類型的離子注入，形成半導體襯底內的溝道區；

步驟六：澱積第二絕緣薄膜，之後進行第二道光刻，然後刻蝕所述第二絕緣薄膜以形成接觸孔；

步驟七：進行第二種摻雜類型的離子注入並澱積金屬層形成歐姆接觸；

步驟八：進行第三道光刻，然後刻蝕所述金屬層以形成電極。

本發明所述一種半導體功率器件的製造方法的第一個方案的進一步優選方案是：

本發明步驟一中所述第一硬掩膜層開口形成後，繼續刻蝕所述半導體襯底以形成淺溝槽，該淺溝槽的深度為10-100納米；之後再進行傾斜的離子注入，這能夠增加離子注入的深度和寬度，從而能夠增加源區的注入面積，提高半導體功率器件的性能。

本發明所述第一絕緣薄膜的材質為氧化矽。

本發明所述第二絕緣薄膜的材質為氧化矽、矽玻璃、硼磷矽玻璃或磷矽玻璃。

本發明所述控制柵為多晶矽柵或金屬柵。

本發明所述第一種摻雜類型為n型摻雜，所述第二種摻雜類型為p型摻雜；或者所述第一種摻雜類型為p型摻雜，所述第二種摻雜類型為n型摻雜。

根據本發明提出的一種半導體功率器件的製造方法的第二個方案，其特徵在於，包括如下具體步驟：

步驟一：在半導體襯底內進行第二種摻雜的離子注入，形成半導體襯底內的溝道區；

步驟二：在半導體襯底之上形成第一硬掩膜層，之後進行第一道光刻,然後刻蝕所述第一硬掩膜層形成第一硬掩膜層開口；

步驟三：採用傾斜的離子注入方法進行離子注入並進行高溫退火工藝,在所述半導體襯底內形成第一種摻雜類型的摻雜區，該摻雜區位於所述第一硬掩膜層開口的下部並向其兩側延伸至所述第一硬掩膜層之下；

步驟四：以所述第一硬掩膜層為掩膜刻蝕所述半導體襯底，在所述半導體襯底內形成控制柵凹槽，該控制柵凹槽將所述摻雜區分割開，所述分割開後的摻雜區形成源區；

步驟五：在所述控制柵凹槽的表面形成第一絕緣薄膜，之後澱積第一導電薄膜並回刻，在所述控制柵凹槽內形成控制柵，然後刻蝕掉所述第一硬掩膜層；

步驟六：澱積第二絕緣薄膜，之後進行第二道光刻，然後刻蝕所述第二絕緣薄膜以形成接觸孔；

步驟七：進行第二種摻雜類型的離子注入並澱積金屬層形成歐姆接觸；

步驟八：進行第三道光刻，然後刻蝕所述金屬層以形成電極。

本發明與現有技術相比其顯著優點在於：本發明提出的一種半導體功率器件的製造方法是在形成控制柵之前，先進行傾斜的離子注入和高溫退火工藝，再刻蝕形成控制柵凹槽的方法形成源區，可以革除傳統的半導體功率器件的製造過程中的源區的光刻工藝。本發明提出的一種半導體功率器件的製造方法的工藝過程簡單可靠、易於控制，不僅能夠大大降低半導 體功率器件的製造成本，還能夠降低半導體功率器件的製造難度。

本發明提出的一種半導體功率器件的製造方法既適用於現有傳統結構的功率場效應電晶體的製造，還適用於分柵結構的半導體功率器件的製造。

附圖說明

圖1至圖7為本發明提出的一種半導體功率器件的製造方法的第一個方案的實施例的工藝流程示意圖；

圖8為本發明提出的一種半導體功率器件的製造方法的第二個方案的實施例的工藝流程示意圖。

具體實施方式

下面將結合附圖和實施例對本發明的具體實施方式作進一步的詳細說明。

為方便說明，在附圖中放大了層和區域的厚度，所示大小並不代表實際尺寸。儘管所示附圖並不完全準確地反映出器件的實際尺寸，但是它們還是完整地反映了區域和組成結構之間的相互位置，特別是組成結構之間的上下和相鄰關係。以下所述本發明的實施例不應被認為僅限於附圖中所示區域的特定形狀，而是包括所得到的形狀，如製造引起的偏差等。

結合圖1至圖7，本發明提出的一種半導體功率器件的製造方法的第一個方案的工藝過程具體包括：

如圖1所示，首先在半導體襯底之上形成第一硬掩膜層301，之後進行第一道光刻,然後刻蝕第一硬掩膜層301以形成第一硬掩膜層開口401。

半導體襯底通常包括底部的漏區201和位於漏區201之上的具有第一種摻雜類型的襯底外延層202；漏區201可以具有第一種摻雜類型，也可以具有第二種摻雜類型，當漏區201具有第一種摻雜類型時，本發明的半導體功率器件的製造方法適用於現有傳統結構的功率場效應電晶體的製造；當漏區201具有第二種摻雜類型時，本發明的半導體功率器件的製造方法適用於絕緣柵場效應電晶體(IGBT)的製造。

本發明所述第一種摻雜類型與第二種摻雜類型為相反的摻雜類型，即當第一種摻雜類型為n型摻雜時，第二種摻雜類型為p型摻雜；或者，當第一種摻雜類型為p型摻雜時，第二種摻雜類型為n型摻雜。

優選的，在刻蝕形成第一硬掩膜層開口401後，可以繼續刻蝕襯底外延層202，以在襯底外延層202內形成淺溝槽402，其結構如圖2所示。通常對第一硬掩膜層進行過刻蝕時也會形成淺溝槽402，該淺溝槽402的深度為10-100納米，以增加後續形成的摻雜區的注入深度和寬度，提高半導體功率器件的性能。

接下來，以圖2所示的結構繼續描述本發明提出的一種半導體功率器件的製造方法。

如圖3所示，採用傾斜的離子注入方法進行離子注入並進行高溫退火工藝,在襯底外延層202內形成第一種摻雜類型的摻雜區203，該摻雜區203位於所述第一硬掩膜層開口401的下部並向其兩側延伸至第一硬掩膜層301之下。

接下來，如圖4所示，以第一硬掩膜層301為掩膜刻蝕襯底外延層202，在襯底外延層202內形成控制柵凹槽403，該控制柵凹槽403將第一種摻雜類型的摻雜區203分割開，所述分割開後第一種摻雜類型的摻雜區形成源區204。

接下來，如圖5所示，在控制柵凹槽403的表面形成第一絕緣薄膜205，之後澱積第一導電薄膜並回刻，在控制柵凹槽403內形成控制柵206。

第一絕緣薄膜205的材質優選為氧化矽，控制柵206優選為多晶矽柵或金屬柵。

接下來，如圖6所示，刻蝕掉第一硬掩膜層301，然後在襯底外延層202內進行第二種摻雜類型的離子注入，形成襯底外延層202內的溝道區207。

接下來，如圖7所示，覆蓋所形成的結構澱積第二絕緣薄膜208，該第二絕緣薄膜208的材質優選為氧化矽、矽玻璃、硼磷矽玻璃或磷矽玻璃。

接下來，進行第二道光刻，然後刻蝕第二絕緣薄膜以形成接觸孔，接著進行第二種摻雜類型的離子注入並澱積金屬層形成歐姆接觸，最後進行 第三道光刻，然後刻蝕所述金屬層以形成電極。

本發明提出的一種半導體功率器件的製造方法的第二個方案是先在半導體襯底的襯底外延層202內進行離子注入，形成半導體襯底內的溝道區207，然後再在襯底外延層202之上形成硬掩膜層301並刻蝕形成第一硬掩膜層開口401，其結構如圖8所示。

接下來，採用傾斜的離子注入方法進行離子注入並進行高溫退火工藝,在襯底外延層內形成第一種摻雜類型的摻雜區該摻雜區；接下來，以第一硬掩膜層為掩膜刻蝕襯底外延層，在襯底外延層內形成控制柵凹槽，該控制柵凹槽將第一種摻雜類型的摻雜區分割開，所述分割開後第一種摻雜類型的摻雜區形成源區；接下來，在控制柵凹槽的表面形成第一絕緣薄膜，之後澱積第一導電薄膜並回刻，在控制柵凹槽內形成控制柵；接下來，刻蝕掉第一硬掩膜層，然後覆蓋所形成的結構澱積第二絕緣薄膜；接下來，進行第二道光刻，然後刻蝕第二絕緣薄膜以形成接觸孔，接著進行第二種摻雜類型的離子注入並澱積金屬層形成歐姆接觸，最後進行第三道光刻，然後刻蝕所述金屬層以形成電極。

本發明提出的一種半導體功率器件的製造方法的第一個方案與第二個方案的區別僅是半導體襯底內的溝道區在不同的工藝步驟中形成，以適應現有半導體功率器件加工制式的需要。

本發明的具體實施方式中凡未涉到的說明屬於本領域的公知技術，可參考公知技術加以實施。

以上具體實施方式中所涉及的實施例是對本發明提出的一種半導體功率器件的製造方法技術思想的具體支持，不能以此限定本發明的保護範圍，凡是按照本發明提出的技術思想，在本技術方案基礎上所做的任何等同變化或等效的改動，均仍屬於本發明技術方案保護的範圍。