一種內嵌p型mos管輔助觸發的可控矽器件的製作方法
2023-12-02 20:35:36 1
專利名稱：一種內嵌p型mos管輔助觸發的可控矽器件的製作方法
技術領域：
本發明屬於集成電路領域，具體涉及一種用於低工作電壓域的集成電路的ESD防護的可控矽器件。
背景技術：
自然界的靜電放電(ESD)現象對集成電路的可靠性構成嚴重的威脅。在工業界， 集成電路產品的失效30%都是由於遭受靜電放電現象所引起的，而且越來越小的工藝尺寸，更薄的柵氧厚度都使得集成電路受到靜電放電破壞的機率大大增加。因此，改善集成電路靜電放電防護的可靠性對提高產品的成品率具有不可忽視的作用。靜電放電現象的模式通常分為四種HBM(人體放電模式)，匪(機器放電模式)， CDM(組件充電放電模式)以及電場感應模式(FIM)。而最常見也是工業界產品必須通過的兩種靜電放電模式是HBM和MM。當發生靜電放電時，電荷通常從晶片的一隻引腳流入而從另一隻引腳流出，此時靜電電荷產生的電流通常高達幾個安培，在電荷輸入引腳產生的電壓高達幾伏甚至幾十伏。如果較大的ESD電流流入內部晶片則會造成內部晶片的損壞，同時，在輸入引腳產生的高壓也會造成內部器件發生柵氧擊穿現象，從而導致電路失效。因此，為了防止內部晶片遭受ESD損傷，對晶片的每個引腳都要進行有效的ESD防護，對ESD 電流進行洩放。在集成電路的正常工作狀態下，靜電放電保護器件是處於關閉的狀態，不會影響輸入輸出引腳上的電位。而在外部靜電灌入集成電路而產生瞬間的高電壓的時候，這個器件會開啟導通，迅速的排放掉靜電電流。ESD防護設計不但要對內部晶片保護，還要保證不對晶片的正常工作產生影響，即僅當ESD到來時，ESD防護結構開啟工作，而在電路輸入輸出信號、正常供電的情況下需要保證ESD防護結構不會開啟工作，否則就會發生閂鎖效應，這就要求ESD防護器件開啟後的鉗位電壓始終要高於電路正常工作時的供電電壓。另外，ESD防護器件必須滿足其開啟電壓要低於被保護電路的損壞電壓，否則在ESD防護器件開啟之前被保護電路就可能發生損壞。為了使得ESD防護器件開啟後的鉗位電壓始終高於電路正常工作時的供電電壓， 必須對ESD防護器件進行相應設計以滿足不同電壓域的應用要求。現有技術公開了一種常規的內嵌P型MOS管輔助觸發的可控矽器件，剖面圖如圖 1所示，P型襯底上依次設有第一 N阱、第二 N+注入區和第三P+注入區，在第一 N阱上依次設有第一 N+注入區、第一 P+注入區和第二 P+注入區，在第一 P+注入區和第二 P+注入區之間跨接有一多晶矽柵氧化層，第二 P+注入區的一側延伸超出所述的P型襯底和第一 N阱的交界處，跨接在P型襯底上。第一 N+注入區、第一 P+注入區和多晶矽柵氧化層均接電學陽極，第二 N+注入區和第三P+注入區均接電學陰極。對於常規的內嵌P型MOS管輔助觸發的可控矽器件，其通常較低的鉗位電壓往往導致閂鎖效應的發生，需要提高其鉗位電壓。最為直接的方法就是通過增加可控矽內寄生三極體的基區寬度來提高鉗位電壓，寄生三極體的基區寬度越大，則可控矽鉗位電壓越高。 但該方法的一個缺點是通過增加寄生三極體的基區寬度的方法帶來的鉗位電壓的提高非常有限，為了得到不會發生閂鎖效應的鉗位電壓值，往往需要將可控矽中寄生三極體的基區寬度拉伸到很大的距離，而這就大大增加了可控矽器件在矽片上的面積，增加了器件製造的成本。
發明內容
本發明提供了一種內嵌P型MOS管輔助觸發的可控矽器件，能夠充分利用矽片的縱向深度來增加可控矽寄生三極體的基區寬度，相比傳統的單純依靠拉伸三極體橫向基區寬度的方法，本發明提供的可控矽器件面積上更有效率，在提高相同鉗位電壓的前提下更節省矽片面積。一種內嵌P型MOS管輔助觸發的可控矽器件，包括P型襯底，其中，所述的P型襯底上依次設有第一 N阱、第二 N阱、第二 N+注入區和第三P+注入區，第一 N阱上依次設有第一 N+注入區、第一 P+注入區和第二 P+注入區，在第一 P+注入區和第二 P+注入區之間跨接有一多晶矽柵氧化層，第二 P+注入區的一側延伸超出所述的P型襯底和第一 N阱的交界處，跨接在所述的P型襯底上，第二 P+注入區在所述的P型襯底上的一側緊靠第二 N阱的一側，第二 N阱的另一側緊靠第二 N+注入區；第一 N+注入區、第一 P+注入區和所述的多晶矽柵氧化層均接電學陽極，第二 N+ 注入區和第三P+注入區均接電學陰極，第二 N阱不與任何電學電位相接，處於電位浮空狀態。本發明的內嵌P型MOS管輔助觸發的可控矽器件，在第二 P+注入區與第二 N+注入區之間的P型襯底上，加入了一塊不接任何電位的第二 N阱，第二 N阱的寬度為第二 P+ 注入區在P型襯底的一側到第二 N+注入區之間的距離，也即為可控矽中寄生NPN型三極體的基區寬度。由於第二N阱的寬度可根據所應用的場合進行相應的改變，因此，通過在第二 P+注入區與第二 N+注入區之間的P型襯底上加入一個不接任何電位的第二 N阱結構，可以有效地增加寄生NPN型三極體的縱向基區寬度。本發明的內嵌P型MOS管輔助觸發的可控矽器件的導通路徑(即ESD電流流經的路徑)，如下當電學陽極出現ESD電流後，電流會從第一 P+注入區流入第一 N講，經由所述的多晶矽柵氧化層下方的第一 N阱區域和第二 P+注入區流入P型襯底，再從第二 N阱下方繞過第二 N阱，最終從第二 N+注入區流入電學陰極。不同於傳統的可控矽器件的導通路徑，所述的內嵌P型MOS管輔助觸發的可控矽器件的導通路徑中，電流流經該可控矽時需要從下方繞過第二 N阱，也就是未接任何電位的浮空N阱結構。相比單純的通過增加可控矽中寄生三極體的橫向基區長度來增加電流路徑的做法，本發明加入的電位浮空的N阱結構在縱向上也增加了寄生三極體的基區長度。 這樣在增加相同基區寬度的前提下，本發明的可控矽結構在橫向尺寸上更小，更節省矽片面積，節省了成本。本發明的內嵌P型MOS管輔助觸發的可控矽器件，利用內嵌P型MOS管的可控矽特有的低電壓開啟特性做到了可控矽的低電壓開啟，適用於大部分電路的ESD防護要求；同時，利用增加電位浮空N阱的方式做到了提高可控矽鉗位電壓的目的；此外，相比其他提高鉗位電壓的方法來的更有效率，更節省矽片面積與生產成本，是一種經濟有效的低工作電壓域電路ESD防護方案。本發明的內嵌P型MOS管輔助觸發的可控矽器件結構簡單，電流均勻，器件強壯性好，穩定可靠。
圖1為常規的內嵌P型MOS管輔助觸發的可控矽器件的剖面圖。圖2為本發明一種內嵌P型MOS管輔助觸發的可控矽器件的剖面圖。圖3為圖2中內嵌P型MOS管輔助觸發的可控矽器件導通路徑的標註，虛線為可控矽導通電流所要經過的路徑。
具體實施例方式下面結合實施例和附圖來詳細說明本發明，但本發明並不僅限於此。如圖2所示，一種內嵌P型MOS管輔助觸發的可控矽器件，包括P型襯底21，其中， P型襯底21上依次設有第一 N阱22、第二 N阱23、第二 N+注入區28和第三P+注入區29， 第一 N阱22上依次設有第一 N+注入區24、第一 P+注入區25和第二 P+注入區27，在第一 P+注入區25和第二 P+注入區27之間跨接有一多晶矽柵氧化層26，第二 P+注入區27的一側延伸超出P型襯底21和第一 N阱22的交界處，跨接在P型襯底21上，第二 P+注入區 27在P型襯底21上的一側緊靠第二 N阱23的一側，第二 N阱23的另一側緊靠第二 N+注入區28 ；第一 N+注入區對、第一 P+注入區25和多晶矽柵氧化層沈均接電學陽極，第二 N+注入區28和第三P+注入區四均接電學陰極，第二 N阱23不與任何電學電位相接，處於電位浮空狀態。上述的內嵌P型MOS管輔助觸發的可控矽器件，在第二 P+注入區27與第二 N+注入區觀之間的P型襯底21上，加入了一塊不接任何電位的第二 N阱23，第二 N阱23的寬度為第二 P+注入區27在P型襯底21的一側到第二 N+注入區28之間的距離，也即為可控矽中寄生NPN型三極體的基區寬度。由於第二 N阱23的寬度可根據所應用的場合進行相應的改變，因此，通過在第二 P+注入區27與第二 N+注入區28之間的P型襯底21上加入一個不接任何電位的第二 N阱23結構，可以有效地增加寄生NPN型三極體的縱向基區寬度。上述的內嵌P型MOS管輔助觸發的可控矽器件的導通路徑，如圖3中虛線所示當電學陽極出現ESD電流後，電流會從第一 P+注入區25流入第一 N阱22，經由多晶矽柵氧化層26下方的第一 N阱22區域和第二 P+注入區27流入P型襯底21，再從第二 N阱23下方繞過第二 N阱23，最終從第二 N+注入區觀流入電學陰極。上述導通路徑中，電流流經該可控矽時需要從下方繞過第二 N阱，也就是未接任何電位的浮空N阱結構，完全不同於與傳統的可控矽器件的導通路徑。相比單純的通過增加可控矽中寄生三極體的橫向基區長度來增加電流路徑的做法，上述加入的電位浮空的N 阱結構在縱向上也增加了寄生三極體的基區長度。這樣在增加相同基區寬度的前提下，上述的可控矽結構在橫向尺寸上更小，更節省矽片面積，節省了成本。上述的內嵌P型MOS管輔助觸發的可控矽器件，利用內嵌P型MOS管的可控矽特有的低電壓開啟特性做到了可控矽的低電壓開啟，適用於大部分電路的ESD防護要求；同時，利用增加電位浮空N阱的方式做到了提高可控矽鉗位電壓的目的；此外，相比其他提高鉗位電壓的方法來的更有效率，更節省矽片面積與生產成本，是一種經濟有效的低工作電壓域電路ESD防護方案。
權利要求
1.一種內嵌P型MOS管輔助觸發的可控矽器件，包括P型襯底(21)，其特徵在於所述的P型襯底上依次設有第一 N阱02)、第二 N阱03)、第二 N+注入區08)和第三P+ 注入區( )，第一 N阱0 上依次設有第一 N+注入區(M)、第一 P+注入區0 和第二 P+注入區(27)，在第一 P+注入區0 和第二 P+注入區07)之間跨接有一多晶矽柵氧化層( )，第二 P+注入區(XT)的一側延伸超出所述的P型襯底和第一 N阱的交界處 (22)，跨接在所述的P型襯底上，第二 P+注入區(XT)在所述的P型襯底上的一側緊靠第二 N阱03)的一側，第二 N阱03)的另一側緊靠第二 N+注入區08)；第一 N+注入區(M)、第一 P+注入區05)和所述的多晶矽柵氧化層06)均接電學陽極，第二 N+注入區08)和第三P+注入區09)均接電學陰極，所述的第二 N阱03)不與任何電學電位相接，處於電位浮空狀態。
2.如權利要求1所述的內嵌P型MOS管輔助觸發的可控矽器件，其特徵在於所述的第二N, 03)的寬度為第二 P+注入區(XT)在P型襯底的一側到第二 N+注入區08) 之間的距離。
全文摘要
本發明公開了一種內嵌P型MOS管輔助觸發的可控矽器件，在第二P+注入區與第二N+注入區之間的P型襯底上，加入一塊不接任何電位的第二N阱，可以有效地增加寄生NPN型三極體的縱向基區寬度。本發明利用內嵌P型MOS管的可控矽特有的低電壓開啟特性做到了可控矽的低電壓開啟，適用於大部分電路的ESD防護要求；同時，利用增加電位浮空N阱的方式做到了提高可控矽鉗位電壓的目的；此外，相比傳統的單純依靠拉伸三極體橫向基區寬度的方法，本發明提供的可控矽器件面積上更有效率，更節省矽片面積與生產成本，是一種經濟有效的低工作電壓域電路ESD防護方案。本發明結構簡單，電流均勻，器件強壯性好，穩定可靠。
文檔編號H01L29/87GK102254912SQ20111019563
公開日2011年11月23日 申請日期2011年7月13日 優先權日2011年7月13日
發明者吳健, 曾傑, 苗萌, 董樹榮, 鄭劍鋒, 韓雁, 馬飛 申請人:浙江大學