Pcb多層板層間絕緣介質耐電壓測試圖形的製作方法
2023-12-06 16:46:31 2
專利名稱：Pcb多層板層間絕緣介質耐電壓測試圖形的製作方法
技術領域：
本發明涉及印製電路板領域，尤其涉及一種PCB多層板層間絕緣介質耐電壓測試圖形。
背景技術：
現有對PCB板層間絕緣介質的耐電壓性能進行可靠性評價時，業界內主要是按照 IP TM-650 2. 5. 7規定的方法進行，但由於該規定的方法並未提供完整的層間耐電壓測試圖形，業界內測試時都是通過在PCB中某個位置找一個符合測試要求的圖形進行的，因此每次對不同PCB板進行耐電壓測試時的測試圖形均不一樣，這樣測試圖形不相同的狀況會使得無法對不同PCB板的層間耐電壓性能進行精確的對比分析。另外，若對一個PCB板的每一相鄰兩層的層間絕緣介質的耐電壓進行評價時，需要對PCB中每一層全面尋找符合測試要求的圖形，結果往往是花費了很多時間與人力，而圖形仍然找不全，這嚴重影響了測試效率。
發明內容
本發明的目的在於提供一種PCB多層板層間絕緣介質耐電壓測試圖形，方便對 PCB多層板中每一對相鄰的兩層間的絕緣介質進行耐電壓測試，利於測試數據之間進行精確的對比分析，便於問題的分析改善。為實現上述目的，本發明提供一種PCB多層板層間絕緣介質耐電壓測試圖形，其包括與PCB多層板對應層數的數個銅盤、設於銅盤周圍的數個測試孔、及連接在銅盤與測試孔之間的引線，數個銅盤上下對齊而分別設於PCB多層板的數層板上，數個測試孔貫穿 PCB多層板，每一銅盤均連接一引線，引線將銅盤引向銅盤所在層數相對應的測試孔。所述測試孔均勻分布在銅盤周圍，每一個測試孔對應於PCB多層板的一層。所述數個銅盤尺寸相同。所述銅盤為圓形。所述銅盤為長方形。所述相鄰的兩測試孔間距相同。測試時，PCB多層板每一相鄰的兩層間的銅盤分別通過對應的引線引向對應的測試孔，引線於測試孔的該端分別與測試儀器的正負極兩探頭連接，對PCB多層板兩層間的絕緣介質進行耐電壓測試。本發明的有益效果本發明的PCB多層板層間絕緣介質耐電壓測試圖形，方便對 PCB多層板中每一對相鄰的兩層間的絕緣介質進行耐電壓測試，由於測試圖形相同，每一組測試數據可以進行相互對比以進行精確的對比分析，便於問題的分析改善。
下面結合附圖，通過對本發明的具體實施方式
詳細描述，將使發明的技術方案及其他有益效果顯而易見。附圖中， 圖1為本發明一實施例的PCB多層板層間絕緣介質耐電壓測試圖形的結構示意圖；圖2為圖1測試時的結構示意圖；圖3為本發明另一實施例的PCB多層板層間絕緣介質耐電壓測試圖形的結構示意圖。
具體實施例方式如圖1所示，本發明一實施例的PCB多層板層間絕緣介質耐電壓測試圖形，包括 與PCB多層板對應層數的數個銅盤10、設於銅盤10周圍的數個測試孔20、及連接在銅盤10 與測試孔20之間的引線30，數個銅盤10上下對齊而分別設於PCB多層板的數層板1上，數個測試孔20貫穿PCB多層板，每一銅盤10均連接一引線30，引線30將銅盤10引向其對應的測試孔20。所述銅盤10為固定尺寸設置，數個銅盤10尺寸相同。銅盤10的形狀可根據需要設置，在本實施例中，銅盤10為圓形，如為直徑IOmm的圓形銅盤等。數個測試孔20均勻分布在上下對齊的數個銅盤10周圍，相鄰的兩測試孔20間距相同。所述測試孔20的數量與 PCB多層板的層數及銅盤10數量對應，每一測試孔20對應PCB多層板的一層，即也對應PCB 多層板上的一銅盤10。每層的銅盤10均連接一引線30，引線30的另一端延伸至對應的測試孔20，從而將銅盤10引向與銅盤10所在層數相對應的測試孔20，因此形成本發明所述測試圖形。製作時，設計出如圖1所示結構的測試圖形，將其分布在需要進行評價的PCB多層板或一專門用來進行測試的板上，按照常規的生產流程進行工藝控制生產測試PCB多層板，之後即可對其進行耐電壓可靠性測試評價。參考圖1-2所示，本實施例以十層的PCB多層板為例進行說明，測試孔20則設有十個，每一測試孔20對應一層。測試時，PCB多層板每一相鄰的兩層如第一層與第二層間的引線30，分別通過對應的測試孔20引出，引線30於測試孔20的該端分別與測試儀器的正負極兩探頭(+、_極)連接，即可對PCB多層板兩層間的絕緣介質進行耐電壓測試。由於各層的銅盤10相同，多對相鄰的兩層間的絕緣介質的耐電壓測試所得出的數據之間可進行精確對比分析。本發明中所述銅盤10也可為其他形狀的銅盤，如圖3所示，本發明另一實施例的 PCB多層板層間絕緣介質耐電壓測試圖形，其中銅盤10』為長方形，如7mmX30mm等。數個測試孔20』設在銅盤10』的一側或兩側，相鄰測試孔20』的間距相同。每一銅盤10』連接有一引線30』，引線30』把銅盤10』引向與銅盤10』所在層數相對應的測試孔20』，因此形成本發明所述測試圖形。引線30』於測試孔20』的該末端形成有環繞測試孔20』的焊盤2。參考圖3所示，本實施例的PCB多層板層間絕緣介質耐電壓測試圖形，以六層為例說明，對應的六個測試孔20』均勻間隔設於銅盤10』 一側，每一層上的引線30』將該層的銅盤10』引向對應該層的測試孔20』。測試時，PCB多層板每一相鄰的兩層如第一層與第二層間的引線30』，分別通過對應的測試孔20』引出，引線30』於測試孔20』的該端分別與測試儀器的正負極兩探頭(+、-極)連接，即可對PCB多層板兩層間的絕緣介質進行耐電壓測試。由於各層的銅盤10』相同，多對相鄰的兩層間的絕緣介質的耐電壓測試所得出的數據之間可進行精確對比分析。綜上所述，本發明的PCB多層板層間絕緣介質耐電壓測試圖形，方便對PCB多層板中每一對相鄰的兩層間的絕緣介質進行耐電壓測試，由於測試圖形相同，每一組測試數據可以進行相互對比以進行精確 的對比分析，便於問題的分析改善。以上所述，對於本領域的普通技術人員來說，可以根據本發明的技術方案和技術構思作出其他各種相應的改變和變形，而所有這些改變和變形都應屬於本發明權利要求的保護範圍。
權利要求
1.一種PCB多層板層間絕緣介質耐電壓測試圖形，其特徵在於，包括與PCB多層板對應層數的數個銅盤、設於銅盤周圍的數個測試孔、及連接在銅盤與測試孔之間的引線，數個銅盤上下對齊而分別設於PCB多層板的數層板上，數個測試孔貫穿PCB多層板，每一銅盤均連接一引線，引線將銅盤引向銅盤所在層數相對應的測試孔。
2.如權利要求1所述的PCB多層板層間絕緣介質耐電壓測試圖形，其特徵在於，所述測試孔均勻分布在銅盤周圍，每一個測試孔對應於PCB多層板的一層。
3.如權利要求1所述的PCB多層板層間絕緣介質耐電壓測試圖形，其特徵在於，所述數個銅盤尺寸相同。
4.如權利要求1所述的PCB多層板層間絕緣介質耐電壓測試圖形，其特徵在於，所述銅盤為圓形。
5.如權利要求1所述的PCB多層板層間絕緣介質耐電壓測試圖形，其特徵在於，所述銅盤為長方形。
6.如權利要求1所述的PCB多層板層間絕緣介質耐電壓測試圖形，其特徵在於，所述相鄰的兩測試孔間距相同。
7.如權利要求1所述的PCB多層板層間絕緣介質耐電壓測試圖形，其特徵在於，測試時，PCB多層板每一相鄰的兩層間的銅盤分別通過對應的引線引向對應的測試孔，引線於測試孔的該端分別與測試儀器的正負極兩探頭連接，對PCB多層板兩層間的絕緣介質進行耐電壓測試。
8.如權利要求1所述的PCB多層板層間絕緣介質耐電壓測試圖形，其特徵在於，測試孔的該末端形成有環繞測試孔的焊盤。
全文摘要
本發明涉及一種PCB多層板層間絕緣介質耐電壓測試圖形，包括與PCB多層板對應層數的數個銅盤、設於銅盤周圍的數個測試孔、及連接在銅盤與測試孔之間的引線，數個銅盤上下對齊而分別設於PCB多層板的數層板上，數個測試孔貫穿PCB多層板，每一銅盤均連接一引線，引線將銅盤引向銅盤所在層數相對應的測試孔。本發明的PCB多層板層間絕緣介質耐電壓測試圖形，方便對PCB多層板中每一對相鄰的兩層間的絕緣介質進行耐電壓測試，由於測試圖形相同，每一組測試數據可以進行相互對比以進行精確的對比分析，便於問題的分析改善。
文檔編號H05K1/02GK102421241SQ20111021883
公開日2012年4月18日 申請日期2011年8月1日 優先權日2011年8月1日
發明者李文杰 申請人:東莞生益電子有限公司