具有應變材料的半導體裝置的製作方法

2023-11-30 14:11:21

專利名稱：具有應變材料的半導體裝置的製作方法
技術領域：
本發明大體上涉及具有應變材料的半導體裝置。
背景技術：
將例如只讀存儲器(ROM)單元陣列等存儲器陣列製造為具有高密度和比一般邏輯裝置小的佔用面積。歸因於此類裝置的高密度和小佔用面積，且隨著工藝技術的演進，半導體裸片上存在有限的空間用於晶片上系統(SOC)裝置的製造期間對裝置尺寸的光學接近性校正(0PC)，所述SOC裝置包含通用邏輯門和高密度存儲器陣列。可用於對嵌入SOC裝置中的ROM裝置的OPC校正的有限空間可導致裝置性能降低。提供較寬裝置以準許OPC校正的替代方案可改進性能，但通常將消耗較大的存儲器面積，且將因較大裝置尺寸而產生較高的電流洩漏。

發明內容
半導體裝置可具有應變材料，其導致對半導體裝置的単元的非対稱應變。舉例來說，在ROM裝置中，可在存儲器單元的電晶體的源極的區中施加比所述電晶體的漏極的區中多的應變材料。舉例來說，所述漏極可為與第一鄰近單元共享且提供很少面積供將應變材料沉積在共用漏極上的共用漏極。相反，源極可與第二鄰近單元的源極分開或隔離，從而提供較大面積供將所述應變材料沉積在源極上。與漏極相比，源極處的額外應變材料可引起沿存儲器単元的電晶體的溝道的非対稱應變，其改進單元的性能。在特定實施例中，掲示ー種方法,其包含將應變材料施加到包括多個單元的半導體裝置。所述單元中的至少兩者彼此鄰近。所述至少兩個單元中的第一者包括第一源扱，且所述至少兩個単元中的第二者包括第二源扱。所述第一源極接近所述第二源扱，且淺溝槽隔離區域位於所述第一源極與所述第二源極之間。所述應變材料的至少一部分沉積在所述第一源極與所述第二源極之間的所述淺溝槽隔離區域上。在另ー特定實施例中，所述方法包含將第一掩模施加到半導體裝置以形成經圖案化裝置。所述第一掩模識別至少一個虛擬柵極。所述方法包含蝕刻所述經圖案化裝置以移除所述至少一個虛擬柵極以在所述經圖案化裝置內形成經蝕刻區。所述方法進ー步包含將應變材料沉積到所述經圖案化裝置內的所述經蝕刻區。在另ー特定實施例中，掲示一種設備，其包含半導體裝置。所述半導體裝置包含第一単元，其包括第一漏極與第一源極之間的第一柵極。所述半導體裝置還包含第二単元，其鄰近所述第一単元。所述第二単元包括第二漏極與第二源極之間的第二柵極。所述半導體裝置進ー步包含淺溝槽隔離區域，其位於所述第一源極與所述第二源極之間。所述第一源極上以及所述第二源極上的應變材料的第一量大於所述第一漏極上以及所述第二漏極上的應變材料的第二量。所掲示實施例中的至少ー者所提供的ー個特定優點在於可通過施加可導致對單元的非対稱所引起應カ的應變材料來增強單元的性能。因此，可在不減小単元密度的情況下改進例如ROM等裝置的性能。因應變材料而增加的性能可至少部分地補償因隨著單元密度増加而減小的OPC校正而引起的性能降低。在檢視整個申請案後，將明白本發明的其它方面、優點和特徵，申請案包含以下部分


具體實施方式
和權利要求書。

圖I是包含應變材料的半導體裝置的特定說明性實施例的圖；圖2是包含應變材料的半導體裝置的製造的第一說明性實施例的總圖；圖3是包含應變材料的半導體裝置的製造的第二說明性實施例的總圖；圖4是包含應變材料的半導體裝置的製造的第三說明性實施例的總圖；
圖5是形成包含應變材料的半導體裝置的方法的第一說明性實施例的流程圖；圖6是形成包含應變材料的半導體裝置的方法的第二說明性實施例的流程圖；圖7是包含組件的無線通信裝置的特定實施例的框圖，所述組件包含在源極上具有比漏極上多的應變材料的単元；以及圖8是說明用於結合在源極上具有比漏極上多的材料的単元使用的製造エ藝的數據流程圖。
具體實施例方式圖I描繪具有沉積在多個代表性單元110、112、114和116上的應變材料104的半導體裝置100。單元110具有源極120、柵極122和與單元112共享的共用漏極124。單元112具有柵極126和源極128。源極128接近單元114的源極130。淺溝槽隔離區域140位於單元112的源極128與單元114的源極130之間。淺溝槽隔離區域140包含半導體襯底內的隔離材料142，且至少部分地使源極128與源極130電隔離。単元114具有柵極132和與單元116共享的漏極134。單元116包含柵極136和源極138。在特定實施例中，半導體裝置100可為非易失性存儲器裝置。舉例來說，半導體裝置100可為只讀存儲器(ROM)。在特定實施例中，應變材料104所引起的應變的量隨著應變材料的量増加而增カロ。應變材料104可包含氮化矽(SiN)、碳化矽(SiC)、其它應變材料或其任何組合。如所說明，第一量160的應變材料104在單元110和112的共用漏極124上，且所述第一量160小於源極128、源極130和淺溝槽隔離區域140上的應變材料104的第二量164。第三量162的應變材料104在単元114和116的共用漏極134上，且大體上類似於第一量160。因此可在源極128、130處提供比在共用漏極124和134處提供的應變量大的應變量。共享共用漏極124的鄰近單元110與112之間的第一柵極到柵極(gate_to-gate)距離150提供對可沉積在共用漏極124上的應變材料104的量的物理限制。相反，由淺溝槽隔離區域140隔開的鄰近單元112與114之間的第二柵極到柵極距離152使較大量164的應變材料104能夠沉積在源極128和130上。如所說明，源極128和源極130上的應變材料104在淺溝槽隔離區域140上大體上連續地延伸。因此，源極128和源極130處的應變材料104可引起比漏極124和漏極134處的應變材料104大的量的應變。單元110到116中的每ー者可使得能夠控制單元的源極與漏極之間的電路徑。舉例來說，単元Iio響應於施加到柵極122的信號而控制沿源極120與漏極124之間的溝道的載流子路徑(例如，電子、空穴或其組合的行進路徑)。柵極122包含絕緣體140、柵極金屬142、加蓋層144以及保護性側壁材料146。代表性単元中的一者或一者以上(例如代表性單元116)可為P型場效電晶體(PFET) 105，在此情況下，應變材料104可將壓縮應カ106施加到PFET 105的溝道。或者，代表性單元116可為N型FET (NFET) 107。應變材料106可將張應力108施加到NFET 107的溝道。因為淺溝槽隔離區域14 0上有比共用漏極124、134上多的量164的應變材料104，所以可將不對稱應變施加到鄰近單元的溝道。與包含定位於淺溝槽隔離區域140上的虛擬柵極的単元布局相比，不對稱應變可改進鄰近単元的溝道內的載流子移動性，且增強単元性能，而不減小半導體裝置100的單元密度。舉例來說，增加的單元密度可減小鄰近柵極之間(例如柵極122與126之間)的空間量。隨著柵極間距(即，鄰近柵極之間的距離)按比例變得小於柵極的高度，應變材料在柵極之間的有效沉積變得較困難。舉例來說，所沉積的材料可填堵在柵極之間，且限制沉積的材料的有效量。然而，淺溝槽隔離區域140上較大的柵極到柵極距離152實現應變材料的有效沉積，即使具有減小的柵極間距(即，具有柵極到柵極距離150的減小)也是如此。圖2描繪裝置製造200的第一說明性實施例。製造200包含將第一掩模270施加到半導體裝置202以形成包含虛擬柵極結構的經圖案化裝置。在說明性實施例中，製造200可用以形成圖I的半導體裝置100。第一掩模270包含多個特徵，例如代表性特徵271、272和273。舉例來說，第一掩模270可為光刻掩模，且特徵271、272和273中的每ー者可對應於ー個或ー個以上平版印刷處理區，以界定半導體裝置202上的ー個或ー個以上柵極特徵。如所說明，半導體裝置202包含淺溝槽隔離區域240，且還包含鄰近單元上的第一代表性柵極特徵232和第二代表性柵極特徵236。虛擬柵極特徵275形成於淺溝槽隔離區域240上。特徵271到273可大體上為均勻的，且均勻間隔以減少處理變化量，且產生半導體裝置202上大體上均勻的柵極陣列(包含虛擬柵極)。代表性光刻エ藝274說明第一掩模的特徵271對應於虛擬柵極275。同樣，掩模特徵272對應於柵極232，且掩模特徵273對應於柵極236。儘管為了便於闡釋而展示單個光刻エ藝274，但可使用可包含多個光刻應用的多個處理級來形成柵極232、236和275。可在第二エ藝(例如第二平版印刷工藝)中應用第二掩模280。第二掩模280包含特徵282，其對應於半導體裝置202的虛擬柵極蝕刻區288。舉例來說，材料284可包含光致抗蝕劑，且可施加到半導體裝置202。第二掩模280可用以選擇性地暴露材料284的區，且可將材料284從蝕刻區288移除。在處理期間使用第二掩模280來移除蝕刻區288處的材料284之後，可執行蝕刻290。蝕刻290可包含ー個或ー個以上蝕刻級或類型(例如，ー個或ー個以上溼式蝕刻、乾式蝕刻或其任何組合)，其移除虛擬柵極275，而不移除柵極232和236。在蝕刻290之後，可移除剩餘材料284，且可執行應變材料沉積292，以將應變材料204施加到半導體裝置202。舉例來說，應變材料204可包含氮化矽(SiN)、碳化矽(SiC)、其它應變材料或其任何組合。圖3描繪裝置製造300的第二說明性實施例。製造300包含掩模370，其具有對應於半導體裝置302的柵極332的第一代表性特徵372以及對應於半導體裝置302的柵極336的第二代表性特徵373。掩模370包含對應於半導體裝置302的區377的掩模區域376。將掩模區域376說明為無特徵區域，以指示在半導體裝置302的區377處未形成任何柵極。區377包含淺溝槽隔離區域340，但不包含形成於淺溝槽隔離區域340上的柵極。可執行應變材料沉積392以將應變材料304施加在半導體裝置302上。舉例來說，應變材料沉積392可沉積SiN、SiC、ー種或ー種以上能夠引起應變的其它材料，或其任何組合。所得的經圖案化裝置302可大體上類似於圖2的經圖案化裝置202。然而，製造300與圖2相比簡化了處理，因為不包含用以移除虛擬柵極結構的平版印刷級。圖4描繪半導體裝置402的製造400的特定實施例，例如應用於由圖2的製造200所產生的半導體裝置202或應用於由圖3的製造300產生的半導體裝置302的處理。半導體裝置402包含多個單元，其各自與第一鄰近單元共享共用漏扱，且經由淺溝槽隔離區域與第二鄰近單元分離。以大體上類似於相對於圖I的應變材料104而描述的方式將應變材料404沉積在單元上。層間電介質(ILD)材料406在應變材料404上方。觸點形成492導致形成到半導體裝置402的導電觸點。為了說明，觸點411提供 到第一単元的源極的導電路徑，觸點412提供到第一単元的柵極的導電路徑，且觸點413提供到由第一単元和鄰近第一単元的第二単元共享的共用漏極的導電路徑。觸點414提供到第二単元的柵極的導電路徑，且觸點415提供到第二単元的源極的導電路徑。在說明性實施例中，可通過蝕刻ILD材料406和應變材料404以形成到單元的通孔或溝槽來形成觸點411到415。可執行金屬沉積以在通孔或溝槽內形成導電路徑。如所說明，觸點411到414延伸到ILD 406的頂部表面。然而，觸點415不延伸到ILD 406的頂部表面。在說明性實施例中，觸點415表示將單元編程為只讀存儲器(ROM)單元以存儲特定數據值。舉例來說，由每ー單元存儲的數據值可由源極區是與金屬層接觸還是未與金屬層接觸來指示。具有觸點411的第一単元可存儲第一邏輯值，例如邏輯「O」值，而具有源極觸點415的第二単元可存儲第二邏輯值，例如邏輯「I」值。在494處，執行將金屬層添加到半導體裝置402。金屬層可包含ー個或ー個以上字線497、ー個或ー個以上位線496以及ー個或ー個以上漏極線495。如所說明，觸點411延伸到位線496，而觸點415不延伸到位線496。因此，當將適當的讀取數據電壓施加到漏極線495 (例如，接地信號)且施加到字線497時，可測量位線496處的電壓，並將其與邏輯值進行比較，以確定存儲在選定單元處的數據值。舉例來說，可將位線496預充電到邏輯「I」電平，且可在選定單元耦合到位線496 (例如，具有觸點411的単元)時放電到邏輯「O」電平，但在選定單元不耦合到位線(例如，具有觸點415的単元)時可不放電到邏輯「O」電平。圖5是形成包含應變材料的半導體裝置的方法的第一說明性實施例的流程圖。在502處，可提供包括多個單元的半導體裝置。所述單元中的至少兩者彼此鄰近，例如圖I的単元112和単元114。所述至少兩個單元中的第一者包括第一源極，且所述至少兩個單元中的第二者包括第二源扱。第一源極接近第二源扱，且淺溝槽隔離區域在第一源極與第二源極之間。舉例來說，圖I的淺溝槽隔離區域140位於單元112的源極128與鄰近單元114的源極130之間。在504處，將應變材料施加到半導體裝置。舉例來說，可如相對於圖2的應變材料沉積292所述而沉積應變材料。在506處，將應變材料的至少一部分沉積在第一源極與第ニ源極之間的淺溝槽隔離區域上。可在第一源極上沉積比對應於第一源極的漏極上多的應變材料。為了說明，可在源極128沉積比圖I的漏極124上多的應變材料，因為單元112與114之間的柵極結構之間的可用面積比單元110與112之間的大。具有共用漏極的第一組鄰近単元的第一柵極到柵極距離可小於具有単獨漏極的第二組鄰近単元的第二柵極到柵極距離。舉例來說，第一組鄰近単元110、112之間的第一柵極到柵極距離150小於圖I的第二組鄰近単元112、114之間的第二柵極到柵極距離152。超過第一柵極到柵極距離的第二柵極到柵極距離可實現與第一組鄰近単元的単元之間相比，將較多應變材料施加在第二組鄰近單元的單元之間。在特定實施例中，例如在圖I的半導體裝置100中，淺溝槽隔離區域位於第二組鄰近単元的源極之間，且應變材料的沉積導致淺溝槽隔離區域上的應變材料的量比第一組鄰近単元的共用漏極上的應變材料的量大。作為說明性非限制實例，半導體裝置可為存儲器裝置，例如只讀存儲器(ROM)。可在集成到電子裝置中的處理器處起始施加應變材料。舉例來說，如將相對於圖8描述，可通過計算機或其它電子裝置在製造エ藝828處起始施加應變材料。或者或另外，所屬領域的技術人員將認識到圖5的方法500可由以下各項實施或起始現場可編程門陣列(FPGA)、 專用集成電路(ASIC)、中央處理單元(CPU)、數位訊號處理器(DSP)、控制器、另ー硬體裝置或其任何組合。圖6是形成包含應變材料的半導體裝置的方法的第二說明性實施例的流程圖。在說明性實施例中，半導體裝置可為圖I的半導體裝置100。在602處，將第一掩模施加到半導體裝置以形成經圖案化裝置。第一掩模識別至少ー個虛擬柵扱。舉例來說，第一掩模可為圖2的第一掩模270，其經由特徵271識別虛擬柵極275。在特定實施例中，所述至少一個虛擬柵極與半導體裝置內的功能電路電隔離。所述至少ー個虛擬柵極可為非操作的。在604處，蝕刻經圖案化裝置以移除所述至少一個虛擬柵極以在經圖案化裝置內形成經蝕刻區。舉例來說，在606處，可使用第二掩模(例如，圖2的第二掩模280)來蝕刻
經圖案化裝置。在608處，可製造包括應變材料的半導體裝置。作為說明性非限制實例，應變材料可包含碳化矽或氮化矽。在特定實施例中，應變材料具有較強的張應力，且沉積在鄰近經蝕刻區的η型場效電晶體(NFET)裝置的源極上。在另ー特定實施例中，應變材料具有壓縮應力，且沉積在鄰近經蝕刻區的P型場效電晶體(PFET)裝置的源極上。舉例來說，製造半導體裝置可包含在610處將應變材料沉積到經圖案化裝置內的經蝕刻區，例如經由圖2的應變材料沉積292。在612處，可將層間電介質(ILD)材料(例如圖4的ILD 406)沉積在應變材料上。在614處，可穿過ILD材料的至少一部分沉積觸點。為了說明，可如關於圖4的觸點411到415中的一者或一者以上所描述而沉積觸點。在616處，可將至少ー個金屬層沉積在觸點上以形成功能裝置。舉例來說，可執行添加圖4的金屬層494以形成ー個或ー個以上漏極線495、位線496和字線497，以形成功能ROM裝置。可在集成到電子裝置中的處理器處起始施加第一掩模、蝕刻經圖案化裝置、沉積應變材料或其任何組合。舉例來說，如將關於圖8描述，可通過計算機或其它電子裝置在製造エ藝828處起始施加第一掩模、蝕刻經圖案化裝置、沉積應變材料或其任何組合。或者或另外，所屬領域的技術人員將認識到圖6的方法600可由以下各項實施或起始現場可編程門陣列(FPGA)、專用集成電路(ASIC)、中央處理單元(CPU)、數位訊號處理器(DSP)、控制器、另一硬體裝置或其任何組合。儘管依據具有由隔離區域分離的源極且具有共用漏極的單元布局來描述圖I到4中描繪的半導體裝置以及圖5到6的方法，但在其它實施例中，ー組或ー組以上鄰近單元可改為具有由隔離區域分開的漏極以及由鄰近單元共享的共用源扱。在此些實施例中，可在漏極區上沉積比源極區上多的應變材料，且可在漏極區處比源極區引起較多應變，因為漏極上的應變材料的量較大。與具有虛擬柵極結構以及因虛擬柵極結構的存在而大體上對稱地施加在源極與漏極之間的較少應變材料的裝置相比，將較大的所引起應カ施加到裝置的比接近源極更接近漏極的溝道還可提供增強的載流子移動性或裝置性能。圖7是包含組件的系統700的特定實施例的框圖，所述組件包含 在源極上具有比漏極764、770上多的應變材料的單元。系統700可在電子裝置中實施，且包含處理器710，例如數位訊號處理器(DSP)，其耦合到計算機可讀媒體，例如非易失性存儲器732 (例如，只讀存儲器(ROM))，其存儲計算機可讀指令，例如軟體766。系統700包含組件，所述組件包含在源極上具有比漏極上多的應變材料的単元，例如包含単元764的非易失性存儲器732以及包含單元770的存儲器768。在說明性實施例中，可根據圖I到6的實施例中的任一者形成在源極上具有比漏極上多的應變材料的単元764、770。除非易失性存儲器732中的単元764和存儲器768中的單元770之外，在源極上具有比漏極上多的應變材料的其它單元可在處理器710中，或可在單獨的裝置或電路(未圖示)中。相機接ロ 772耦合到處理器710，且還耦合到相機，例如攝像機774。顯示器控制器726耦合到處理器710，且耦合到顯示裝置728。編碼器/解碼器(CODEC) 734也可耦合到處理器710。揚聲器736和麥克風738可耦合到CODEC 734。無線接ロ 740可耦合到處理器710且耦合到無線天線742。在特定實施例中，處理器710、顯示器控制器726、非易失性存儲器732、存儲器768,CODEC 734、無線接ロ 740以及相機接ロ 772包含於系統級封裝或晶片上系統裝置722中。在特定實施例中，輸入裝置730和電源744耦合到晶片上系統裝置722。此外，在特定實施例中，如圖7中所說明，顯示裝置728、輸入裝置730、揚聲器736、麥克風738、無線天線742、攝像機774和電源744處於晶片上系統裝置722外部。然而，顯示裝置728、輸入裝置730、揚聲器736、麥克風738、無線天線742、攝像機774和電源744中的每ー者可耦合到晶片上系統裝置722的組件(例如，接ロ或控制器)。前面掲示的裝置和功能性(例如圖I的裝置，圖2到6的製造エ藝和方法，或其任何組合)可設計且配置為存儲在計算機可讀媒體上的計算機文件(例如，RTL、⑶SII、GERBER等)。ー些或所有這些文件可被提供給基於這些文件製造裝置的製造處理者。所得產品包括半導體晶片，其隨後被切成半導體裸片且封裝到半導體晶片中。所述半導體晶片接著在電子裝置中使用。圖8描繪電子裝置製造エ藝800的特定說明性實施例。在製造エ藝800中例如在搜索計算機806處接收物理裝置信息802。物理裝置信息802可包含表示半導體裝置(例如如圖I中所說明或根據圖2到6中任一者形成的在源極上具有比漏極上多的應變材料的単元的裝置)的至少ー個物理性質的設計信息。舉例來說，物理裝置信息802可包含物理參數、材料特性和經由耦合到捜索計算機806的用戶接ロ804輸入的結構信息。捜索計算機806包含耦合到例如存儲器810等計算機可讀媒體的處理器808，例如ー個或ー個以上處理核心。存儲器810可存儲計算機可讀指令，所述指令可執行以致使處理器808變換物理裝置信息802，以使其符合文件格式且產生庫文件812。在特定實施例中，庫文件812包含包括經變換設計信息的至少ー個數據文件。舉例來說，庫文件812可包含半導體裝置庫，包含具有如圖I中所說明或根據圖2到6中任一者形成的在源極上具有比漏極上多的應變材料的単元的裝置，其經提供以結合電子設計自動化(EDA)工具820 —起使用。庫文件812可結合包含耦合到存儲器818的處理器816 (例如ー個或ー個以上處理核心)的設計計算機814處的EDA工具820使用。EDA工具820可作為處理器可執行指令存儲在存儲器818處，以使設計計算機814的用戶能夠設計庫文件812的具有如圖I中所說明或根據圖2到6中的任一者形成的在源極上具有比漏極上多的應變材料的単元的裝置。舉例來說，設計計算機814的用戶可經由耦合到設計計算機814的用戶接ロ 824輸入電路設計信息822。電路設計信息822可包含表示半導體裝置(例如具有如圖I中所說明或根據圖2到6中任一者形成的在源極上具有比漏極上多的應變材料的単元的裝置)的至 少ー個物理性質的設計信息。為了說明，電路設計信息可包含特定電路的識別以及與電路設計中的其它元件的關係、定位信息、特徵大小信息、互連信息，或其它表示半導體裝置的物理性質的信息。設計計算機814可經配置以變換包含電路設計信息822的設計信息，以符合文件格式。為了說明，文件形成可包含以層級格式(例如圖形數據系統(GDSII)文件格式)表示平面幾何形狀、文本標籤及關於電路布局的其它信息的資料庫ニ進位文件格式。設計計算機814可經配置以產生包含經變換設計信息的數據文件，例如包含描述具有如圖I中所說明或根據圖2到6中任一者形成的在源極上具有比漏極上多的應變材料的単元的裝置的信息以及其它電路或信息的GDSII文件826。為了說明，數據文件可包含對應於晶片上系統(SOC)的信息，所述SOC包含具有如圖I中所說明或根據圖2到6中任一者形成的在源極上具有比漏極上多的應變材料的単元的裝置，且還包含SOC內的額外電子電路和組件。可在製造エ藝828處接收⑶SII文件826，以根據⑶SII文件826中的經變換信息製造具有如圖I中所說明或根據圖2到6中任一者形成的在源極上具有比漏極上多的應變材料的単元的裝置。舉例來說，裝置製造エ藝可包括將GDSII文件826提供給掩模製造商830以產生ー個或ー個以上掩模，例如待用於光刻處理的掩模，其被說明為代表性掩模832。舉例來說，作為說明性非限制實例，掩模832可為圖2的第一掩模270、圖2的第二掩模280、圖3的掩模370或其任何組合。掩模832可在製造エ藝期間用於產生ー個或ー個以上晶片834，其可經測試且分成裸片，例如代表性裸片836。裸片836包含具有如圖I中所說明或根據圖2到6中任一者形成的在源極上具有比漏極上多的應變材料的単元的裝置。可將裸片836提供到封裝エ藝838，其中將裸片836併入代表性封裝840中。舉例來說，封裝840可包含單ー裸片836或多個裸片，例如系統級封裝(SiP)布置。封裝840可經配置以符合一種或ー種以上標準或規範，例如聯合電子裝置工程協會(JEDEC)標準。可例如經由存儲在計算機846處的組件庫將關於封裝840的信息分配給各種產品設計者。計算機846可包括耦合到存儲器850的處理器848 (例如ー個或ー個以上處理核心)。印刷電路板(PCB)工具可作為處理器可執行指令而存儲於存儲器850處以處理經由用戶接ロ 844從計算機846的用戶接收的PCB設計信息842。PCB設計信息842可包含電路板上的經封裝半導體裝置的物理定位信息，所述經封裝半導體裝置對應於包含具有如圖I中所說明或根據圖2到6中任一者形成的在源極上具有比漏極上多的應變材料的単元的裝置的封裝840。計算機846可經配置以變換PCB設計信息842以產生數據文件，例如具有包含電路板上的經封裝半導體裝置的物理定位信息以及例如跡線和通孔等電連接的布局的數據的GERBER文件852，其中所述經封裝半導體裝置對應於包含具有如圖I中所說明或根據圖2到6中任一者形成的在源極上具有比漏極上多的應變材料的単元的裝置的封裝840。在其它實施例中，由經變換PCB設計信息產生的數據文件可具有不同於GERBER格式的格式。GERBER文件852可在板組裝エ藝854處接收，且用以產生PCB，例如代表性PCB856，其是根據存儲在GERBER文件852內的設計信息而製造。舉例來說，GERBER文件852可被上載到ー個或ー個以上機器以執行PCB生產エ藝的各個步驟。PCB 856可填充有包含封裝840的電子組件，以形成代表性印刷電路組合件(PCA) 858。PCA 858可在產品製造エ藝860處接收，且集成到ー個或ー個以上電子裝置(例 如第一代表性電子裝置862和第二代表性電子裝置864)中。作為說明性非限制性實例，第一代表性電子裝置862、第二代表性電子裝置864或兩者可選自機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、通信裝置、個人數字助理(PDA)、固定位置數據單元及計算機的群組。作為另ー說明性非限制實例，電子裝置862和864中的一者或一者以上可為遠程単元，例如行動電話、手持式個人通信系統(PCS)単元、例如個人數據助理等可攜式數據単元、具全球定位系統(GPS)功能的裝置、導航裝置、例如儀表讀取設備等固定位置數據單元，或任何其它存儲或檢索數據或計算機指令的裝置，或其任ー組合。儘管圖8說明根據本發明的教示的遠程單元，但本發明不限於這些示範性所說明單元。本發明的實施例可合適地用於包含包括存儲器和晶片上電路的有源集成電路的任何裝置中。因此，如說明性エ藝800中所描述，可製造、處理具有如圖I中所說明或根據圖2到6中任一者形成的在源極上具有比漏極上多的應變材料的単元的裝置，並將其併入電子裝置中。相對於圖I到7所掲示的實施例的ー個或ー個以上方面可包含在各個處理級處，例如在庫文件812 WDSII文件826和GERBER文件852內，以及存儲在搜索計算機806的存儲器810、設計計算機814的存儲器818、計算機846的存儲器850、各個級處(例如板組裝エ藝854處)所使用的ー個或ー個以上其它計算機或處理器(未圖示)的存儲器處，且還併入到ー個或ー個以上其它物理實施例中，例如掩模832、裸片836、封裝840、PCA 858，例如原型電路或裝置(未圖示)等其它產品，或其任何組合。舉例來說，⑶SII文件826或製造エ藝828可包含計算機可讀有形媒體，其存儲可由計算機執行的指令；材料沉積系統的控制器；或其它電子裝置，所述指令包含可由計算機或控制器的處理器執行以起始具有如圖I中所說明或根據圖2到6中任一者形成的在源極上具有比漏極上多的應變材料的単元的裝置的形成的指令。舉例來說，所述指令可包含可由計算機執行以起始將應變材料施加到包括多個單元的半導體裝置的指令，所述單元中的至少兩者彼此鄰近，其中所述至少兩個單元中的第一者包括第一源扱，且所述至少兩個單元中的第二者包括第二源極，其中第一源極接近第二源極，且其中淺溝槽隔離區域位於第一源極與第二源極之間。應變材料的至少一部分可沉積在第一源極與第二源極之間的淺溝槽隔離區域上。
儘管描繪從物理裝置設計到最終產品的各種代表性生產階段，但在其它實施例中，可使用較少階段，或可包含額外階段。類似地，エ藝800可由単一實體執行，或由執行エ藝800的各個階段的ー個或ー個以上實體執行。所屬領域的技術人員將進一歩了解，結合本文中所掲示的實施例而描述的各種說明性邏輯塊、配置、模塊、電路及方法步驟可實施為電子硬體、由處理單元執行的計算機軟體或兩者的組合。上文已大體在功能性方面描述各種說明性組件、塊、配置、模塊、電路和步驟。將所述功能性實施為硬體還是可執行的處理指令取決於特定應用及強加於整個系統的設計約束。所屬領域的技術人員可針對每一特定應用以不同方式實施所描述功能性，但所述實施決策不應被解釋為導致偏離本發明的範圍。結合本文中所掲示的實施例而描述的方法或算法的步驟可直接體現於硬體中、由處理器執行的軟體模塊中或所述兩者的組合中。軟體模塊可駐存在隨機存取存儲器(RAM)、磁阻隨機存取存儲器(MRAM)、自旋扭矩轉移磁阻隨機存取存儲器(STT-MRAM)、快閃記憶體、只讀存儲器(ROM)、可編程只讀存儲器(PROM)、可擦除可編程只讀存儲器(EPROM)、電可擦除可編程只讀存儲器(EEPROM)、寄存器、硬碟、可裝卸盤、壓縮光碟只讀存儲器(CD-ROM)，或此項技術中已知的任何其它形式的存儲媒體。示範性存儲媒體耦合到處理器，使得處理器可從存儲媒體讀取信息，且將信息寫入到存儲媒體。在替代方案中，存儲媒體可與處理器成一體式。處理器及存儲媒體可駐存在專用集成電路(ASIC)中。ASIC可駐存在計算裝置或用戶終端中。或者，處理器及存儲媒體可作為離散組件駐存在計算裝置或用戶終端中。提供對所掲示實施例的先前描述是為了使所屬領域的技術人員能夠製作或使用所掲示的實施例。對於所屬領域的技術人員來說，對這些實施例的各種修改將為顯而易見的，且可在不偏離本發明的範圍的情況下將本文中所定義的原理應用於其它實施例。因此，本發明無意限於本文中所展示的實施例，而是將賦予本發明與如由所附權利要求書界定的 原理和新穎特徵一致的可能的最廣範圍。
權利要求
1.一種方法，其包括 將應變材料施加到包括多個單元的半導體裝置，所述單元中的至少兩者彼此鄰近， 其中所述至少兩個單元中的第一者包括第一源極，且所述至少兩個單元中的第二者包括第二源極， 其中所述第一源極接近所述第二源極，且其中淺溝槽隔離區域位於所述第一源極與所述第二源極之間，且 其中所述應變材料的至少一部分沉積在所述第一源極與所述第二源極之間的所述淺溝槽隔離區域上。
2.根據權利要求I所述的方法，其中在所述第一源極上沉積比對應於所述第一源極的漏極上多的應變材料。
3.根據權利要求I所述的方法，其中所述半導體裝置為存儲器裝置。
4.根據權利要求3所述的方法，其中所述存儲器裝置為只讀存儲器。
5.根據權利要求I所述的方法，其中具有共用漏極的第一組鄰近單元的第一柵極到柵極距離小於具有單獨源極的第二組鄰近單元的第二柵極到柵極距離。
6.根據權利要求5所述的方法，其中超過所述第一柵極到柵極距離的所述第二柵極到柵極距離使得能夠在所述第二組鄰近單元的單元之間施加比所述第一組鄰近單元的單元之間多的應變材料。
7.根據權利要求5所述的方法，其中所述淺溝槽隔離區域位於所述第二組鄰近單元的源極之間，且其中所述應變材料的沉積導致所述淺溝槽隔離區域上的所述應變材料的量比所述第一組鄰近單元的所述共用漏極上的所述應變材料的量大。
8.根據權利要求I所述的方法，其中通過集成到電子裝置中的處理器來起始施加所述應變材料。
9.一種方法，其包括 將第一掩模施加到半導體裝置以形成經圖案化裝置，所述第一掩模識別至少一個虛擬柵極； 蝕刻所述經圖案化裝置以移除所述至少一個虛擬柵極以在所述經圖案化裝置內形成經蝕刻區；以及 將應變材料沉積到所述經圖案化裝置內的所述經蝕刻區。
10.根據權利要求9所述的方法，其進一步包括將層間電介質ILD材料沉積在所述應變材料上。
11.根據權利要求10所述的方法，其進一步包括穿過所述ILD材料的至少一部分沉積觸點。
12.根據權利要求11所述的方法，其進一步包括將至少一個金屬層沉積在所述觸點上以形成功能裝置。
13.根據權利要求9所述的方法，其進一步包括製造包括所述應變材料的半導體裝置。
14.根據權利要求13所述的方法，其中使所述至少一個虛擬柵極與所述半導體裝置內的功能電路電隔離。
15.根據權利要求9所述的方法，其進一步包括使用第二掩模來蝕刻所述經圖案化裝置。
16.根據權利要求9所述的方法，其中所述至少一個虛擬柵極為非操作的。
17.根據權利要求9所述的方法，其中所述應變材料包括氮化矽。
18.根據權利要求17所述的方法，其中所述應變材料具有較強的張應力，且沉積在鄰近所述經蝕刻區的η型場效電晶體NFET裝置的源極上。
19.根據權利要求17所述的方法，其中所述應變材料具有壓縮應力，且沉積在鄰近所述經蝕刻區的P型場效電晶體PFET裝置的源極上。
20.根據權利要求9所述的方法，其中所述應變材料包括碳化矽。
21.根據權利要求9所述的方法，其中通過集成到電子裝置中的處理器來起始沉積所述應變材料。
22.—種設備,其包括 半導體裝置，其包括 第一単元，其包括第一漏極與第一源極之間的第一柵極； 第二単元，其鄰近所述第一単元，所述第二単元包括第二漏極與第二源極之間的第二柵極；以及 淺溝槽隔離區域，其位於所述第一源極與所述第二源極之間， 其中所述第一源極上以及所述第二源極上的應變材料的第一量大於所述第一漏極上以及所述第二漏極上的應變材料的第二量。
23.根據權利要求22所述的設備，其中所述淺溝槽隔離區域包括所述半導體裝置的襯底內的隔離材料，且其中所述第一源極上以及所述第二源極上的所述應變材料在所述淺溝槽隔離區域上大體上連續地延伸。
24.根據權利要求22所述的設備，其中所述半導體裝置進ー步包括所述第一源極與所述第二源極之間的虛擬柵極蝕刻區。
25.根據權利要求22所述的設備，其進ー步包括選自由以下各項組成的群組的裝置機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、通信裝置、個人數字助理PDA、固定位置數據單元和計算機，所述半導體裝置集成到所述裝置中。
26.—種設備,其包括 用於控制第一源極與第一漏極之間的第一電路徑的第一裝置； 用於控制第二源極與第二漏極之間的第二電路徑的第二裝置； 用於至少部分地使所述第一源極與所述第二源極電隔離的裝置；以及 用於引起所述第一源極與所述第二源極之間以及所述第一漏極與所述第二漏極之間的應變的裝置，其中所述用於引起應變的裝置在所述第一源極與所述第二源極之間引起的應變量比在所述第一漏極與所述第二漏極之間引起的應變量大。
27.根據權利要求26所述的設備，其集成在至少ー個半導體裸片中。
28.根據權利要求26所述的設備，其進ー步包括選自由以下各項組成的群組的裝置機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、通信裝置、個人數字助理PDA、固定位置數據單元和計算機，所述半導體裝置集成到所述裝置中。
29.—種方法,其包括 用於將第一掩模施加到半導體裝置以形成經圖案化裝置的第一步驟，所述第一掩模識別至少ー個虛擬柵極；用於蝕刻所述經圖案化裝置以移除所述至少一個虛擬柵極以在所述經圖案化裝置內形成經蝕刻區的第二步驟；以及 用於將應變材料沉積到所述經圖案化裝置內的所述經蝕刻區的第三步驟。
30.根據權利要求29所述的方法，其中通過集成到電子裝置中的處理器來起始所述第一步驟、所述第二步驟和所述第三步驟。
31.一種存儲可由計算機執行的指令的計算機可讀有形媒體，所述指令包括 可由所述計算機執行以起始將應變材料施加到包括多個單元的半導體裝置的指令，所述單元中的至少兩者彼此鄰近， 其中所述至少兩個單元中的第一者包括第一源極，且所述至少兩個單元中的第二者包括第二源極， 其中所述第一源極接近所述第二源極，且其中淺溝槽隔離區域位於所述第一源極與所述第二源極之間，且 其中所述應變材料的至少一部分沉積在所述第一源極與所述第二源極之間的所述淺溝槽隔離區域上。
32.根據權利要求31所述的計算機可讀有形媒體，其中所述計算機集成在通信裝置和固定位置數據單元中的一者中。
33.一種方法,其包括 接收表示半導體裝置的至少一個物理性質的設計信息，所述半導體裝置包括 第一單元，其包括第一漏極與第一源極之間的第一柵極； 第二單元，其鄰近所述第一單元，所述第二單元包括第二漏極與第二源極之間的第二柵極；以及 淺溝槽隔離區域，其位於所述第一源極與所述第二源極之間， 其中所述第一源極上以及所述第二源極上的應變材料的第一量大於所述第一漏極上以及所述第二漏極上的應變材料的第二量； 變換所述設計信息以使其符合文件格式；以及 產生包含所述經變換的設計信息的數據文件。
34.根據權利要求33所述的方法，其中所述數據文件包含GDSII格式。
35.一種方法,其包括 接收包括對應於半導體裝置的設計信息的數據文件；以及 根據所述設計信息製造所述半導體裝置，其中所述半導體裝置包括 第一單元，其包括第一漏極與第一源極之間的第一柵極； 第二單元，其鄰近所述第一單元，所述第二單元包括第二漏極與第二源極之間的第二柵極；以及 淺溝槽隔離區域，其位於所述第一源極與所述第二源極之間， 其中所述第一源極上以及所述第二源極上的應變材料的第一量大於所述第一漏極上以及所述第二漏極上的應變材料的第二量。
36.根據權利要求35所述的方法，其中所述數據文件具有GDSII格式。
37.一種方法，其包括 接收設計信息，所述設計信息包括電路板上的經封裝半導體裝置的物理定位信息，所述經封裝半導體裝置包括 第一単元，其包括第一漏極與第一源極之間的第一柵極； 第二単元，其鄰近所述第一単元，所述第二単元包括第二漏極與第二源極之間的第二柵極；以及 淺溝槽隔離區域，其位於所述第一源極與所述第二源極之間， 其中所述第一源極上以及所述第二源極上的應變材料的第一量大於所述第一漏極上以及所述第二漏極上的應變材料的第二量；以及 變換所述設計信息以產生數據文件。
38.根據權利要求37所述的方法，其中所述數據文件具有GERBER格式。
39.ー種方法,其包括 接收包括設計信息的數據文件，所述設計信息包括電路板上的經封裝半導體裝置的物理定位信息；以及 根據所述設計信息製造經配置以接納所述經封裝半導體裝置的所述電路板，其中所述經封裝半導體裝置包括 第一単元，其包括第一漏極與第一源極之間的第一柵極； 第二単元，其鄰近所述第一単元，所述第二単元包括第二漏極與第二源極之間的第二柵極；以及 淺溝槽隔離區域，其位於所述第一源極與所述第二源極之間， 其中所述第一源極上以及所述第二源極上的應變材料的第一量大於所述第一漏極上以及所述第二漏極上的應變材料的第二量。
40.根據權利要求39所述的方法，其中所述數據文件具有GERBER格式。
41.根據權利要求39所述的方法，其進ー步包括將所述電路板集成到選自由以下各項組成的群組的裝置中機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、通信裝置、個人數字助理PDA、固定位置數據單元和計算機。
全文摘要
本發明揭示具有應變材料的半導體裝置。在特定實施例中，所述半導體裝置包含第一單元，所述第一單元包含位於第一漏極與第一源極之間的第一柵極。所述半導體裝置還包含鄰近所述第一單元的第二單元。所述第二單元包含位於第二漏極與第二源極之間的第二柵極。所述半導體裝置進一步包含淺溝槽隔離區域，其位於所述第一源極與所述第二源極之間。所述第一源極上以及所述第二源極上的應變材料的第一量大於所述第一漏極上以及所述第二漏極上的應變材料的第二量。
文檔編號H01L27/112GK102714183SQ201080061272
公開日2012年10月3日 申請日期2010年11月19日 優先權日2009年11月19日
發明者海寧·楊 申請人:高通股份有限公司