磁性隨機訪問存儲器的製作方法
2023-07-27 21:53:21 2
專利名稱：磁性隨機訪問存儲器的製作方法
對於有關申請書的前後參照本申請書的依據是以前於2001年11月30日提出的2001-367753號日本專利申請書，並且申請對該申請書的優先權；現將其全部內容作為附件，以供參考。
本發明涉及通過隧穿磁致電阻(Tunneling Magneto Resistive)效果、利用存儲「1」、「0」信息的MTJ(Magnetic Tunnel Junction)元件構成的存儲單元的磁性隨機訪問存儲器(MRAMMagneticRandom Access Memory)。
今年以來，提出過許多根據新原理存儲信息的存儲器的方案，其中有一個由Roy Scheuerlein et.Al提出的方案是利用隧穿磁致電阻(Tunneling Magneto Resistive)效果的存儲器(例如，參照ISSCC2000 Technical Digest p.128[A 10ns Read and WriteNon-Volatile Memory Array Using a Magnetic Tunnel Junction andFET Switch in each Cell]。
磁性隨機訪問存儲器存儲來自MTJ元件的「1」、「0」信息。MTJ元件具有夾持在2層磁性層(強磁性層)之間的絕緣層的結構。在MTJ元件中存儲的信息通過2個磁性層的旋轉方向來判斷是平行或者是不平行。
此時，如果是平行，就意味著2個磁性層的旋轉方向是相同的；如果是不平行，就意味著2個磁性層的旋轉方向是相反的。
通常，構成MTJ元件的2個磁性層中的一個是旋轉方向固定的固定層。當在MTJ元件中存儲「1」，「0」信息的場合，在這2個磁性層中的另一個(自由層)的旋轉方向就隨著寫入的信息作相應的改變。
與本發明的第一個概念相關的磁性隨機訪問存儲器備有在多層上疊置的多層MTJ元件的陣列；在陣列中配置的第1導電線，在第1導電線上連接的第1元件；在陣列中配置的、與有與第1導電線同樣功能的、在第一導電線上方形成的第2導電線；在第2導電線上連接的第2元件；在各層上配置的MTJ元件的個數，從下層向上層逐次增多；第1及第2元件沿著陣列的正下方配置。
與本發明的第二個概念相關的磁性隨機訪問存儲器備有在多層上疊置的多層MTJ元件的陣列；在陣列中配置的第1導電線，在第1導電線上連接的第1元件；在陣列中配置的、與有與第1導電線同樣功能的、在第一導電線上形成的第2導電線，在第2導電線上連接的第2元件；第1元件和第2元件都是除了沿著陣列的垂直方向上下配置以外還沿著周邊配置；第1元件較比第2元件更靠近陣列配置。
圖1是表示作為參考例的存儲器陣列的平面圖。
圖2是沿圖1的II-II線的斷面圖。
圖3是表示本發明的第1實施例中涉及的存儲器的陣列部的平面圖。
圖4是沿圖3的IV-IV線的斷面圖。
圖5是表示本發明的第2實施例中涉及的存儲器的陣列部的平面圖。
圖6是沿圖5的IV-IV線的斷面圖。
圖7是表示本發明的第3實施例中涉及的存儲器的陣列部的平面圖。
圖8是沿圖7的IV-IV線的斷面圖。
圖9是表示本發明的第4實施例中涉及的存儲器的陣列部的平面圖。
圖10是沿圖9的X-X線的斷面圖。
圖11是表示本發明的第5實施例中涉及的存儲器的陣列部的變面圖。
以下參照圖面對於本發明涉及的磁性隨機訪問存儲器作詳細說明。
1.前提對技術進行說明今年以來，提出過多種器件或者電路方面的MRAM的方案，其中之一是具有連接在一種開關元件(選擇電晶體)上的多個MTJ元件的器件結構。該結構有利於解決單元元件的高密度化和提高閱讀邊際(read margin)的問題。
例如，採用ladder type單元元件的結構，在上部線和下部線之間並聯多個MTJ元件。採用這樣的單元元件結構，如圖1及圖2所示，在基板上多層(在本例中是3層)疊置多個MTJ元件10。另外，在各層中，在上部線11和下部線12之間並聯多個MTJ元件。
上部線11沿X方向延伸，其另一端連接選擇電晶體14。下部線12沿X方向延伸，其另一端連接讀出放大器的周邊電路。在本例中讀電流沿上部線11、MTJ元件10、稱作下部線路徑(也就是X方向)流動。寫入線13配置在鄰接MTJ元件10處，向Y方向延伸。
在圖1中，上下疊置的MTJ元件與向X方向延伸的導電線雖然是在各層之間彼此交互移動進行記載，在圖中，是為了便於進行說明，實際上是既是在交互移動，又是完全上下疊置，兩者都是真實的。
磁性隨機訪問存儲器的元件的基本結構是以一個MTJ元件對一個開關元件(選擇電晶體)的1單元元件-1電晶體的結構。然而，採用由MTJ元件多層疊置的器件結構，由於一個MTJ元件要與一個開關元件對應，所以使開關元件增多，不利於單元元件的高密度化。
如今，採用的是在將MTJ元件10多層疊置的器件結構的場合，一個MTJ元件不是與一個開關元件相對應，能夠進行讀出和寫入動作的器件結構。
例如，採用圖1和圖2所示的器件結構，在MTJ元件10的陣列的各層中，在上部線10和下部線12之間連接著多個MTJ元件10。因此，例如，在上部線11的一段連接著選擇電晶體14，在下部線12的一端連接著讀出放大器(S/A)15。
然而，在此場合，在MTJ元件10陣列的各層上配置的上部線11必須要分別與選擇電晶體相對應。另外，上部線11是在MTJ元件10的陣列16上沿著X方向延伸。因此，連接在上部線11上的選擇電晶體就要集中配置在陣列16的端部區17中。
同樣，與MTJ元件10陣列的各層上配置的讀線12彼此相對應的，必須是選擇電晶體。另外，下部線12是在MTJ元件10的陣列16上沿著X方向延伸。因此，連接在下部線12上的選擇電晶體就要集中配置在陣列16的端部18區中。
同樣，與MTJ元件10陣列的各層上配置的寫入線13彼此相對應的，也必須是選擇電晶體。另外，寫入線13是在MTJ元件10的陣列16上沿著X方向延伸。因此，連接在寫入線13上的選擇電晶體就要集中配置在陣列16的端部19A，19B區中。
可是，在對MTJ元件進行數據寫入/讀出的動作中，出於MTJ元件特性的原因，據發現必須要有大電流。因此，就會預想到連接在上部線11、下部線12和寫入線13上的電晶體電晶體的尺寸(或間距)必然要變大。
另外，將在X方向上配置的MTJ元件組作為1列、將在Y方向上配置的MTJ元件組作為1行的場合，如果要增加MTJ元件上下疊置的層數，兩者要成比例，就必須要增加1列或1行中的電晶體的個數。
由於MTJ元件的間距不受MTJ元件的疊置層數的影響，當MTJ元件的疊置層數非常之多時，僅只增加1行或者1列中的電晶體數，在陣列周邊的17、18、19A、19B區內就不能夠配置全部的電晶體。
反之，當在陣列周邊的17、18、19A、19B區內配置全部的電晶體時，由於電晶體的間距增大，為了對此配合，使MTJ元件10的間距增大，結果是，不能夠達到使MTJ元件的高集成化的目的。
再者，如果要減小電晶體的尺寸，藉以縮小其間距，由於不能夠在大電流下運作，會造成存儲器運作障礙。
2.概要本發明的示例適用於具有多層疊置的MTJ元件陣列的磁性隨機訪問存儲器。
本發明的示例涉及的磁性隨機訪問存儲器的第1特徵在於，在各層中配置的MTJ元件的個數具有從下層向上層逐次增多的特點採用這樣的陣列結構，由於能夠在MTJ元件陣列的正下方配置電晶體，當MTJ元件的疊置層數增大時，在1行或1列內的導線上連接的電晶體個數雖然增大，但是不受電晶體間距的約制，能夠確定MTJ元件的間距。
本發明的示例涉及的磁性隨機訪問存儲器的第2特徵在於，就MTJ元件的陣列內配置的具有同一功能的導電線而論，位於下層的導電線連接在靠近MTJ元件的陣列存在的電晶體上；位於上層的導電線連接在遠離MTJ元件的陣列的電晶體上。採用這樣的器件結構，在1行或1列內的導電線所連接的電晶體數增大的場合，由於這些電晶體是在遠離陣列近旁配置成行，所以能夠不受電晶體間距約制，確定MTJ元件的間距。
3.實施例(1)第1實施例圖3所示是表示在本發明的第1實施例中涉及的磁性隨機訪問存儲器的單元元件陣列部的配置概要。圖4是沿著圖3的單元元件陣列部(1列)的X方向的端面，即表示沿著圖3的IV-IV線的端面。
在半導體基片上分層(在本例中為4層)疊置多個MTJ元件10。另外在各層中，MTJ元件10在X-Y平面內構成陣列。
上部線11及下部線12共同沿X方向延伸，在11、12兩個導線之間沿X方向配置多個MTJ元件10。上部線11的一端連接在選擇電晶體14上。另外，下部線12的一端連接在讀出放大器15(S/A)等的周邊電路上。
上部線11及下部線12起著讀線的功能。這就是說在讀數據時，讀電流沿著上部線11、MTJ元件10、下部線12的路徑，也就是沿著X方向流動。
寫入線13在MTJ元件的陣列的各層中配置在MTJ元件10的上方，沿X方向延伸。另外，寫入線13接近MTJ元件10的自由層配置。
MTJ元件10的個數從下層向上層逐次增多。在本實施例中，就1列內的MTJ元件10的個數而論，是從下層向上層逐次增多。
採用這樣的陣列結構，由於能夠將電晶體配置在MTJ元件10的陣列的正下方，當MTJ元件10的疊置層數增大時，連接在1列內的導電線上的電晶體數雖然也增多，卻能夠確保形成電晶體所需的足夠領域。
另外，在MTJ元件10的陣列內配置了具有同一功能的導電線，例如，就X方向延伸的上部線11而論，在位於下層上的上部線11，連接在靠近MTJ元件10的陣列存在的電晶體上，位於上層上的上部線11連接在遠離MTJ元件10的陣列的電晶體上。
同樣，就沿X方向延伸的下部線12而論，位於下層的下部線12連接在靠近MTJ元件10的陣列存在的讀出放大器(電晶體)15上，位於上層的下部線12連接在遠離MTJ元件的陣列的讀出放大器(電晶體15)上。
採用這樣的器件結構，當MTJ元件10的疊置層述增大時，即便在1列內的導電線上連接的電晶體個數增大的場合，由於其中的電晶體是從陣列近旁沿著向外的方向配置成一列，所以能夠在不受電晶體間距影響下決定MTJ元件的間距。
這樣，在本實施例中，MTJ元件10的個數是從下層向上層逐次增多，再者，就MTJ元件10的陣列內配置的、具有同一功能的導電線而論，上層的導電線是連接在較比下層導電線距離MTJ元件10的陣列較遠的電晶體上。
採用這樣的辦法，在本實施例中，縱然在MTJ元件10的陣列內配置的導電線上連接的電晶體增多，也能夠在不受該電晶體個數左右的狀態下決定MTJ元件的間距，能夠達到使MTJ元件微細化或高集成化的目的。
(2)第2實施例在上述第1實施例中，就多層疊置的MTJ元件的陣列而言，從下層向上層MTJ元件的個數逐次增多。然而，考慮到MTJ元件的電阻、配線電阻、配線容量等的場合，在各層中，由於MTJ元件的數量各不相同，對於讀/寫等運作就會有惡劣的影響。
現在，在本實施例中，考慮到這方面的問題，就多層疊置的MTJ元件的陣列而言，各層的MTJ元件個數不變，是以一定不變為前提，在這樣的前提條件下，為了防止MTJ元件的間距增大，提出的以MTJ元件的微細化、高度集成化為目的技術方案。
圖5所示是表示在本發明的第2實施例中涉及的磁性隨機訪問存儲器的單元元件陣列部的配置概要。圖6是沿著圖5的單元元件陣列部的X方向(1列)的端面，即表示沿著圖5的VI-VI線的端面。
在半導體基片上分層(在本例中為4層)疊置多個MTJ元件。另外在各層中，MTJ元件10在X-Y平面內構成陣列。
上部線11及下部線12共同沿X方向延伸，在11、12兩個導線之間沿X方向配置多個MTJ元件10。上部線11的一端連接在選擇電晶體14上。另外，下部線12的一端連接在讀出放大器15(S/A)等的周邊電路上。
上部線11及下部線12起著讀線的功能。這就是說在讀數據時，讀電流沿著上部線11、MTJ元件10、下部線12的路徑，也就是沿著X方向流動。
寫入線13在MTJ元件10的陣列的各層中配置在MTJ元件10的上方，沿X方向延伸。另外，寫入線13接近MTJ元件10的自由層配置。
在MTJ元件10的陣列內配置了具有同一功能的導電線，例如，就X方向延伸的上部線11而論，在位於下層上的上部線11，連接在靠近MTJ元件10的陣列存在的電晶體上，位於上層上的上部線11連接在遠離MTJ元件10的陣列的電晶體上。
另外，就沿X方向延伸的下部線12而論，位於下層的下部線12連接在靠近MTJ元件10的陣列存在的讀出放大器(電晶體)15上。位於上層的下部線連接在遠離MTJ元件的陣列的讀出放大器(電晶體)15上。
採用這樣的器件結構，當MTJ元件的疊置層述增大時，即便在1列內的導電線上連接的電晶體個數增大的場合，由於其中的電晶體是從陣列近旁沿著向外的方向配置成一列，所以能夠在不受電晶體間距影響下決定MTJ元件的間距。
這樣，在本實施例中，就在MTJ元件陣列中配置的同一功能的導電線而論，上層的導電線與下層導電線相比、是連接在距離MTJ元件10的陣列更遠的電晶體上。
採用這樣的辦法，縱然在MTJ元件的陣列內配置的導電線上連接的電晶體增多，也能夠在不受該電晶體個數左右的狀態下決定MTJ元件的間距，能夠達到使MTJ元件微細化或高集成化的目的。
(3)第3實施例圖7所示是表示在本發明的第3實施例中涉及的磁性隨機訪問存儲器的單元元件陣列部的配置概要。圖8是沿著圖7的單元元件陣列部(1列)的X方向的端面，即表示沿著圖7的VIII-VIII線的端面。
在半導體基片上分層(在本例中為4層)疊置多個MTJ元件。另外在各層中，MTJ元件10在X-Y平面內構成陣列。
上部線連接在MTJ元件的自由層上，下部線連接在MTJ元件的固定層上，兩導線共同沿X方向延伸。在本實施例中，為了簡化說明，省略了有關上部線和下部線的說明。
寫入線13，在MTJ元件的陣列的各層中，配置在MTJ元件10的上方，沿Y方向延伸。另外，寫入線13接近MTJ元件10的自由層配置。
MTJ元件10的個數從下層向上層逐次增多。在本實施例中，就1列內的MTJ元件10的個數而論，是從下層向上層逐次增多。
採用這樣的陣列結構，由於能夠將電晶體配置在MTJ元件10的陣列的正下方，當MTJ元件10的疊置層數增大時，連接在1列內的導電線上的電晶體數縱然增多，卻能夠確保形成電晶體所需的足夠領域。
另外，在MTJ元件10的陣列內配置了具有同一功能的導電線，例如，就Y方向延伸的上部線13而論，在位於下層上的寫入線13，連接在靠近MTJ元件10的陣列存在的電晶體上，位於上層上的寫入線13連接在遠離MTJ元件10的陣列的電晶體上。
採用這樣的器件結構，當MTJ元件的疊置層述增大時，縱然在1列內的導電線上連接的電晶體個數增大的場合，由於其中的電晶體是從陣列近旁沿著向外的方向配置成一列，卻能夠在不受電晶體間距影響下決定MTJ元件的間距。
這樣，在本實施例中，MTJ元件的個數是從下層向上層逐次增多，再者，就MTJ元件10的陣列內配置的、具有同一功能的導電線而論，上層的導電線是連接在較比層導電線距離MTJ元件10的陣列更遠的電晶體上。
採用這樣的辦法，在本實施例中，縱然在MTJ元件的陣列內配置的導電線上連接的電晶體增多，也能夠在不受該電晶體個數左右的狀態下決定MTJ元件的間距，能夠達到使MTJ元件微細化或高集成化的目的。
(4)第4實施例圖9所示是表示在本發明的第4實施例中涉及的磁性隨機訪問存儲器的單元元件陣列部的配置概要。圖10是沿著圖9的單元元件陣列部(1列)的X方向的端面，即表示沿著圖9的X-X線的端面。
在第4實施例中，基於和第2實施例中同樣的理由，就多層疊置的MTJ元件的陣列而言，各層的MTJ元件個數不作改變，以一定不變為前提，在這樣的前提條件下，為了防止MTJ元件的間距增大，提出的以MTJ元件的微細化、高度集成化為目的技術方案。
在半導體基片上分層(在本例中為4層)疊置多個MTJ元件。另外在各層中，MTJ元件10在X-Y平面內構成陣列。
上部線連接在MTJ元件的自由層上，下部線連接在MTJ元件的固定層上，兩導線共同沿X方向延伸。在本實施例中，為了簡化說明，省略了有關上部線和下部線的說明。
寫入線13，在MTJ元件的陣列的各層中，配置在MTJ元件10的上方，沿Y方向延伸。另外，寫入線13接近MTJ元件10的自由層配置。
在MTJ元件10的陣列內配置了具有同一功能的導電線，例如，就Y方向延伸的上部線13而論，位於下層的寫入線13是連接在靠近MTJ元件10的陣列存在的電晶體上，位於上層的寫入線13是連接在遠離MTJ元件10的陣列的電晶體上。
採用這樣的器件結構，當MTJ元件的疊置層述增大時，縱然在1列內的導電線上連接的電晶體個數增大的場合，由於其中的電晶體是從陣列近旁沿著向外的方向配置成一列，卻能夠在不受電晶體間距影響下決定MTJ元件的間距。
這樣，在本實施例中，就MTJ元件10的陣列內配置的、具有同一功能的導電線而論，上層的導電線與下層導電線相比、是連接在距離MTJ元件10的陣列更遠的電晶體上。
採用這樣的辦法，在本實施例中，縱然在MTJ元件的陣列內配置的導電線上連接的電晶體增多，也能夠在不受該電晶體個數左右的狀態下決定MTJ元件的間距，能夠達到使MTJ元件微細化或高集成化的目的。
(5)第5實施例圖11所示是表示在本發明的第5實施例中涉及的磁性隨機訪問存儲器的單元元件陣列部的配置概要。圖11沿IV-IV線的斷面與圖4的相同；圖11沿VIII-VIII的斷面與圖8的相同。
本例的磁性隨機訪問存儲器是涉及到第1實施例和第3實施例的組合。
在半導體基片上分層疊置多個MTJ元件。在各層中，MTJ元件10在X-Y平面內構成陣列。
上部線11連接在MTJ元件的自由層上，下部線12連接在MTJ元件的固定層上，兩導線11、12共同沿X方向延伸。寫入線13，在MTJ元件的陣列的各層中配置在MTJ元件的上方，沿Y方向延伸。另外，寫入線13在接近MTJ元件的自由層處配置。
MTJ元件的個數，如圖4及圖8所示，是從下層向上層逐次增多。在本實施例中，就1行內的MTJ元件10的個數而論，是從下層向上層逐次增多，而且，就1列內的MTJ元件而言，MTJ元件的個數是從下層向上層逐次增多。
採用這樣的陣列結構，由於能夠將電晶體配置在MTJ元件10的陣列的正下方，當MTJ元件10的疊置層數增大時，連接在1列內的導電線上的電晶體數雖然也增多，卻能夠確保形成電晶體所需的足夠領域。
另外，在MTJ元件10的陣列內配置了具有同一功能的導電線，例如，就Y方向延伸的寫入線13而論，在位於下層上的寫入線13，連接在靠近MTJ元件10的陣列存在的電晶體上，位於上層上的寫入線13連接在遠離MTJ元件10的陣列的電晶體上。
採用這樣的器件結構，當MTJ元件的疊置層述增大時，縱然在1列內的導電線上連接的電晶體個數增大的場合，由於其中的電晶體是從陣列近旁沿著向外的方向配置成一列，所以能夠在不受電晶體間距影響下決定MTJ元件的間距。
4.其他本發明的示例，適用於具有由多層疊置的MTJ元件的單元元件陣列結構的磁性隨機訪問存儲器的任何一種結構。
在上述第1乃至第5的實施例中，在MTJ元件的陣列內連接的電晶體雖然一般是MOS電晶體，也可以是雙極電晶體或者是二極體等。
在上述第1乃至第5的實施例中，雖然是以在多層疊置的MTJ元件的各層中配置導電線為例所作的說明，但是，例如，當在上下的MTJ元件中使導電線共有化的場合，並不是在每層中配置具有同一功能的導電線，而是僅只在1層中配置。縱然在這樣的場合，就這樣的在1層中配置的導電線而言，在本發明的示例中可以適用。
以上，如說明所示，通過採用本發明中涉及的磁性隨機訪問存儲器，在多層疊置MTJ元件陣列的結構中，縱然增加MTJ元件的疊置層數，使連接在MTJ元件的陣列內配置的導電線上的電晶體數增多，也能夠在不被該電晶體個數左右的狀態下確定MTJ元件的大小或間距。
就熟練這項技術的人員而言，還會獲得另外的效益和改善。因此，本發明從廣義上說，不受本文中所示及所述的細節和實施例的限制。所以，只要不背離所附的權利要求以及其等同的要求中規定的發明的總概念的精神和範圍，可以作各種各樣的改變。
權利要求
1.一種磁性隨機訪問存儲器，備有多層疊置的多個MTJ元件的陣列；在該陣列中配置的第1導電線；在該第1導電線上連接的第1元件；在該陣列中配置的、具有與該第1導電線同樣功能的、在該第1導電線上方配置的第2導電線，在該第2導電線上連接的第2元件；其中在各層上配置的MTJ元件的個數，從下層向上層逐次增多；該第1及第2元件在該陣列的正下方、或在其周邊配置。
2.權利要求1中的一種磁性隨機訪問存儲器，其中的第1及的2導線沿著同一方向延伸。
3.權利要求2中的一種磁性隨機訪問存儲器，其中的第1及第2元件沿著第1及的第2導線的同一延伸方向在一列中並列。
4.權利要求1中的一種磁性隨機訪問存儲器，其中的第1元件較比第2元件更靠近該陣列的中心附近的位置上配置。
5.權利要求1中的一種磁性隨機訪問存儲器，其中，就在第1及第2導電線的延伸方向中存在的MTJ元件而言，MTJ元件的個數從下層向上層逐次增多。
6.權利要求2中的一種磁性隨機訪問存儲器，其中，第1及第2導線的延伸方向是行的方向或列的方向。
7.權利要求1中的一種磁性隨機訪問存儲器，其中，第1及第2導電線是在寫入運作或讀出運作中使用的導電線。
8.權利要求1中的一種磁性隨機訪問存儲器，其中，第1及第2元件是開關元件。
9.權利要求1及2中的一種磁性隨機訪問存儲器，其中，第1及第2元件是由讀出放大器構成。
10.權利要求1中的一種磁性隨機訪問存儲器，其中，第1導電線較比第2導電線短。
11.一種磁性隨機訪問存儲器，備有多層疊置的多個MTJ元件的陣列；在該陣列中配置的第1導電線；在該第1導電線上連接的第1元件；在該陣列中配置的、具有與該第1導電線同樣功能的、在該第一導電線上方配置的第2導電線；在該第2導電線上連接的第2元件；其中的該第1元件和第2元件都是不在該陣列的正下方、而是沿著周邊配置；該第1元件較比該第2元件更靠近該陣列配置。
12.權利要求11中的一種磁性隨機訪問存儲器，其中的第1及的2導線沿著同一方向延伸。
13.權利要求12中的一種磁性隨機訪問存儲器，其中的第1及第2元件沿著第1及的第2導線的同一延伸方向在一列中並列。
14.權利要求11中的一種磁性隨機訪問存儲器，其中的第1元件較比第2元件更靠近該陣列的中心附近的位置上配置。
15.權利要求11中的一種磁性隨機訪問存儲器，其中，就在第1及第2導電線的延伸方向中存在的MTJ元件而言，MTJ元件的個數從下層向上層逐次增多。
16.權利要求12中的一種磁性隨機訪問存儲器，其中，第1及第2導線的延伸方向是行的方向或列的方向。
17.權利要求11中的一種磁性隨機訪問存儲器，其中，第1及第2導電線是在寫入運作或讀出運作中使用的導電線。
18.權利要求11中的一種磁性隨機訪問存儲器，其中，第1及第2元件是開關元件。
19.權利要求11中的一種磁性隨機訪問存儲器，其中，第1及第2元件是由讀出放大器構成。
20.權利要求11中的一種磁性隨機訪問存儲器，其中，第1導電線較比第2導電線短。
21.一種磁性隨機訪問存儲器，備有多種單元，在每個單元中包括一列並聯的多個MTJ元件；在該多個MTJ上共同連接、並且夾持在該多個MTJ元件之間的第1及第2導電線；在該第1導電線的一端上連接開關元件；在該第2導電線的一端連接讀出放大器；其中，該單元分多層疊置，且在各單元內的該MTJ元件從下層的單元向上層的單元逐次增多。
22.一種磁性隨機訪問存儲器，備有多種單元，在每個單元中包括一列並聯的多個MTJ元件；在該多個MTJ上共同連接、並且夾持在該多個MTJ元件之間的第1及第2導電線；在該第1導電線的一端上連接開關元件；在該第2導電線的一端連接讀出放大器；其中，該單元分多層疊置，且在各單元內的該第1及第2導電線的長度，從下層單元向上層單元逐次加長。
23.一種磁性隨機訪問存儲器，備有多種單元，在每個單元中包括一列並聯的多個MTJ元件；在該多個MTJ上共同連接的導電線；在該導電線的一端上連接開關元件；在該導電線的另一端連接開關元件；其中，該單元分多層疊置，且在各單元內的MTJ元件的個數，從下層單元向上層單元逐次增多。
全文摘要
本發明涉及磁性隨機訪問存儲器。將MTJ元件在半導體底板上分層疊置。在MTJ元件上連接沿X方向延伸的上部線和下部線。在各層中配置的MTJ元件個數從下層向上層逐次增多。就上部線而言，位於上層的上部線連接在靠近MTJ元件的陣列存在的電晶體上，位於上層的上部線連接在遠離MTJ元件的電晶體上。就下部線而言，下層的下部線連接在較比上層的下部線更靠近MTJ元件的陣列的電晶體上。
文檔編號H01L21/8246GK1421865SQ0215245
公開日2003年6月4日 申請日期2002年11月28日 優先權日2001年11月30日
發明者梶山健 申請人:株式會社東芝