一種sgoi結構的製備方法

2023-08-13 07:55:21

一種sgoi結構的製備方法
【專利摘要】本發明提供一種SGOI結構的製備方法，至少包括以下步驟：S1：提供一SOI襯底，在所述頂層矽表面外延生長一單晶SiGe層；S2：在所述單晶SiGe層表面形成一Si帽層；S3：從所述Si帽層正面進行離子注入，注入深度到達所述頂層矽中；S4：將步驟S3獲得的結構進行鍺濃縮，形成自下而上依次包含有背襯底、埋氧層、預設Ge濃度SiGe層及SiO2層的疊層結構；S5：腐蝕掉所述疊層結構表面的SiO2層以得到SGOI結構。本發明結合離子注入技術和鍺濃縮工藝製備高質量高Ge濃度的SGOI結構，離子注入減弱了頂層矽與所述SiGe層之間的晶格失配，且伴隨退火過程的進行，位錯環在縱向方向上相互作用並相互抵消，使應力得到釋放，從而使最終獲得的SGOI結構中穿透位錯密度大大降低。
【專利說明】一種SGOI結構的製備方法
【技術領域】
[0001]本發明屬於半導體製造領域，涉及一種SGOI結構的製備方法。
【背景技術】
[0002]SOI (Silicon-On-1nsulator,絕緣襯底上的娃)技術是在頂層娃和背襯底之間引入了一層埋氧化層。通過在絕緣體上形成半導體薄膜，SOI材料具有了體矽所無法比擬的優點:可以實現集成電路中元器件的介質隔離，徹底消除了體矽CMOS電路中的寄生閂鎖效應；採用這種材料製成的集成電路還具有寄生電容小、集成密度高、速度快、工藝簡單、短溝道效應小及特別適用於低壓低功耗電路等優勢，因此可以說SOI將有可能成為深亞微米的低壓、低功耗集成電路的主流技術。但是，根據國際半導體產業發展藍圖(ITRS2009)的規劃，集成電路已經逐步從微電子時代發展到了微納米電子時代，現有的體矽材料和工藝正接近它們的物理極限，遇到了嚴峻的挑戰。
[0003]從材料角度來說，我們需要從傳統的單晶矽材料拓展到新一代矽基材料。SiGe材料由於其高遷移率和可以作為其他材料的虛擬襯底而受到廣泛關注。SGOI (SiliconGermanium On Insulater,絕緣層上鍺娃)結合了 SiGe和SOI的優點，為研發新型的超高速、低功耗、抗輻射、高集成度矽基器件和晶片提供一種新的解決方案，在光電集成、系統級晶片等方面也有著重要的應用前景。而絕緣體上鍺(GOI)是高端矽基襯底材料領域的一項最新開發成果，它對高性能CMOS IC以及光電探測器和太陽能電池都具有十分重要的意義。能用作光電探測器GOI (鍺吸收850nm波長的光的效率是矽的70倍)，而且也能用來製作高速電晶體。基於鍺材料的電晶體的轉換速度能比矽的大3到4倍。由於鍺金屬能提高材料的電子遷移率，在未來的高速邏輯IC應用上，鍺材料遠景看好。GOI用作製造高速光電探測器(運行在30GHz),這使其理論上適用於探測速度大於50Gb/sec的信號，使晶片上的光互連更接近現實。
[0004]在傳統鍺濃縮工藝製備SGOI或GOI的過程中，應力釋放主要發生在SOI頂層Si和外延SiGe的界面，導致穿透位錯密度很高，嚴重影響了最終SGOI或GOI的質量和後期器件的性能。從穿透位錯的形成機理上來講，是由於濃縮開始時SiGe/Si界面的失配位錯下降到SG0I/B0X界面，進一步濃縮，失配位錯向上穿透形成了穿透位錯。
[0005]因此，提供一種新的絕緣體上鍺矽的製備方法以獲得高質量的SGOI結構或GOI結構實屬必要。

【發明內容】

[0006]鑑於以上所述現有技術的缺點，本發明的目的在於提供一種SGOI結構的製備方法，用於解決現有技術中製備的SGOI結構中穿透位錯密度高、質量不好的問題。
[0007]為實現上述目的及其他相關目的，本發明提供一種SGOI結構的製備方法，至少包括以下步驟:
[0008]S1:提供一自下而上依次包括背襯底、埋氧層及頂層矽的SOI襯底，在所述頂層矽表面外延生長一單晶SiGe層；
[0009]S2:在所述單晶SiGe層表面形成一 Si帽層；
[0010]S3:從所述Si帽層正面進行離子注入，注入深度到達所述頂層矽中；
[0011]S4:將步驟S3獲得的結構進行鍺濃縮，形成自下而上依次包含有背襯底、埋氧層、預設Ge濃度SiGe層及SiO2層的疊層結構；
[0012]S5:腐蝕掉所述疊層結構表面的SiO2層以得到SGOI結構。
[0013]可選地，所述預設Ge濃度SiGe層中，Ge的組分範圍是50%?100%。
[0014]可選地，於所述步驟SI中，所述單晶SiGe層中Ge的組分小於40%。
[0015]可選地，於所述步驟SI中，所述單晶SiGe層的厚度小於其在所述頂層矽上生長的臨界厚度。
[0016]可選地，於所述步驟S3中，採用H、He、C、Si及Ge中的至少一種元素進行離子注入，離子注入劑量小於2E16cm 2o
[0017]可選地，於所述步驟S4中，鍺濃縮的步驟包括:
[0018]S4-1:將步驟S3獲得的結構首先在第一預設溫度的含氧氣氛下中氧化第一預設時間，然後在第一預設溫度的氮氣氣氛中保持第二預設時間；
[0019]S4-2:重複步驟S4-1若干次直至所述單晶SiGe層中的Ge組分達到55?65% ；
[0020]S4-3:將溫度下降至第二預設溫度，並將步驟S4-2獲得的結構首先在所述第二預設溫度的含氧氣氛下氧化第三預設時間，然後在所述第二預設溫度的氮氣氣氛中保持第四預設時間；
[0021]S4-4:重複步驟S4-3若干次直至完成鍺濃縮，得到所述疊層結構。
[0022]可選地，所述第一預設溫度為1050°C，第二預設溫度為900°C;所述第一預設時間、第二預設時間、第三預設時間及第四預設時間均為30min。
[0023]可選地，通過調整所述第一預設時間、第二預設時間、第三預設時間及第四預設時間的長短以使得到的所述SGOI結構為絕緣體上應變鍺娃或絕緣體上應變鍺。
[0024]可選地，所述SGOI結構中，所述預設Ge濃度SiGe層的厚度範圍是15?lOOnm。
[0025]可選地，所述頂層矽的厚度範圍是30?lOOnm。
[0026]如上所述，本發明的SGOI結構的製備方法，具有以下有益效果:本發明結合離子注入技術和鍺濃縮工藝製備高質量高Ge濃度的SGOI結構。離子注入於所述頂層矽中，在後續鍺濃縮的退火過程中，注入的離子在所述頂層矽中形成位錯環，減弱了頂層矽與所述SiGe層之間的晶格失配，且伴隨退火過程的進行，位錯環在縱向方向上相互作用並相互抵消，使應力得到釋放，從而使最終獲得的SGOI結構中穿透位錯密度大大降低，獲得高質量的SGOI結構。此外，本發明是在頂層矽上外延單晶SiGe層並形成Si帽層之後再進行離子注入，外延的單晶SiGe層不受影響，能夠保持較好的質量，且離子注入的射程有所提高，有利於採用更高的注入能量進行離子注入，注入深度更容易精確控制。本發明的SGOI結構的製備方法還可以通過調整濃縮過程中的退火循環次數得到需要濃度的絕緣體上鍺矽(Ge的組分範圍是50%?100%)，當Ge濃度達到100%時，即得到絕緣體上鍺；同時還可以通過調整濃縮工藝參數使得到的所述SGOI結構為絕緣體上應變鍺娃或絕緣體上應變鍺。
【專利附圖】

【附圖說明】[0027]圖1顯示為本發明的SGOI結構的製備方法中在SOI襯底上形成單晶SiGe層示意圖。
[0028]圖2顯示為本發明的SGOI結構的製備方法中在單晶SiGe層表面形成Si帽層的示意圖。
[0029]圖3顯示為本發明的SGOI結構的製備方法中在頂層矽中注入離子的示意圖。
[0030]圖4顯示為本發明的SGOI結構的製備方法中進行鍺濃縮形成疊層結構的示意圖。
[0031]圖5顯示為本發明的SGOI結構的製備方法中去除疊層結構表面的SiO2層得到SGOI結構的示意圖。
[0032]元件標號說明
[0033]I 背襯底
[0034]2 埋氧層
[0035]3 頂層矽
[0036]4 單晶 SiGe 層
[0037]5 Si 帽層
[0038]6 預設鍺濃度SiGe層
[0039]7 SiO2 層
【具體實施方式】
[0040]以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
[0041]請參閱圖1至圖5。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪製，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更為複雜。
[0042]本發明提供一種SGOI結構的製備方法，至少包括以下步驟:
[0043]S1:提供一自下而上依次包括背襯底、埋氧層及頂層矽的SOI襯底，在所述頂層矽表面外延生長一單晶SiGe層；
[0044]S2:在所述單晶SiGe層表面形成一 Si帽層；
[0045]S3:從所述Si帽層正面進行離子注入，注入深度到達所述頂層矽中；
[0046]S4:將步驟S3獲得的結構進行鍺濃縮，形成自下而上依次包含有背襯底、埋氧層、預設Ge濃度SiGe層及SiO2層的疊層結構；
[0047]S5:腐蝕掉所述疊層結構表面的SiO2層以得到SGOI結構。
[0048]首先請參閱圖1，執行步驟S1:提供一自下而上依次包括背襯底1、埋氧層2及頂層娃3的SOI襯底,在所述頂層娃3表面外延生長一單晶SiGe層4。
[0049]具體的，所述頂層矽3的厚度範圍是30?lOOnm，優選為30?50nm。採用較薄的頂層娃有利於最終得到高濃度、超薄的絕緣體上鍺娃或超薄的絕緣體上鍺。本實施例中，所述頂層娃3的厚度以30nm為例。[0050]所述單晶SiGe層4中Ge的組分可調,但是Ge的組分不宜太高,優選為小於40%。對於不同Ge濃度的單晶SiGe層，其在矽上生長的臨界厚度不同。本發明中，所述單晶SiGe層4的厚度小於其相應Ge濃度在所述頂層矽3上生長的臨界厚度。本實施中，外延的單晶SiGe 層 4 以 160nm 厚的 Sia75Gea25 為例。
[0051]然後請參閱圖2，執行步驟S2:通過化學氣相沉積法或其它方法在所述單晶SiGe層4表面形成一 Si帽層5。由於Ge的易氧化性，所述Si帽層5的存在可以防止所述單晶SiGe層4直接暴露於外部，在後續鍺濃縮的氧化過程中可以避免所述單晶SiGe層4中的鍺發生氧化而流失。本實施例中，所述Si帽層5的厚度以4nm為例。
[0052]接著請參閱圖3，執行步驟S3:從所述Si帽層5正面進行離子注入，注入深度到達所述頂層矽I中。
[0053]具體的，採用H、He、C、Si及Ge中的至少一種進行離子注入，離子注入劑量小於2E16cm_2。離子注入到所述頂層矽3中，可以減弱所述頂層矽3與所述單晶SiGe層4之間的晶格失配。
[0054]本實施例中，優選為採用He離子進行離子注入，注入劑量為5E15cnT2，並使離子注入深度為所述單晶SiGe層4與所述頂層矽3的界面以下20nm。由於本發明的離子注入是在外延形成單晶SiGe層之後，外延單晶SiGe層時，頂層矽3中還未進行離子注入，因此外延的單晶SiGe層的質量不受影響，因此注入的深度只要位於所述頂層矽3中即可，無需嚴格的控制。同時由於所述單晶SiGe層4及所述Si帽層5的存在，離子注入的射程有所提高，有利於採用更高的注入能量進行離子注入，注入深度更容易精確控制。
[0055]再請參閱圖4，執行步驟S4:將步驟S3獲得的結構進行鍺濃縮，形成自下而上依次包含有背襯底1、埋氧層2、預設Ge濃度SiGe層6及SiO2層7的疊層結構。
[0056]具體的，鍺濃縮過程包括在含氧氣氛中的退火步驟，在該退火步驟中，所述頂層矽3中注入的離子在所述頂層矽3中形成位錯環，減弱了所述頂層矽3與所述單晶SiGe層4之間的晶格失配，且伴隨退火過程的進行，位錯環在縱向方向上相互作用並相互抵消，使應力得到釋放，從而使最終獲得的SGOI結構中穿透位錯密度大大降低，獲得高質量的SGOI結構。
[0057]具體的，鍺濃縮過程包括:在氧氣氣氛下對步驟S3獲得的結構中的單晶SiGe層4進行熱氧化，且熱氧化的溫度低於所述單晶SiGe層4的熔點。在氧化過程中，一方面表面的Si帽層5首先與氧氣反應生成SiO2,防止所述單晶SiGe層4中的Ge直接暴露於表面與氧氣接觸被氧化，從而起到了防止鍺流失的作用；另一方面所述單晶SiGe層4與其下的頂層矽3發生相互擴散，使所述頂層矽3逐漸被「吃掉」，形成Si濃度上升的SiGe層；隨著所述Si帽層5被完全氧化，其下的SiGe層也開始被氧化，其中，SiGe層中的Si原子優先與氧氣結合生成SiO2,Ge原子在SiGe層中的組分逐漸升高，而Si原子的組分不斷減少，越來越多的Ge原子析出，析出的Ge原子被抑制於其上方生成的SiO2層與下方的埋氧層之間，最終形成一層高Ge組分的SiGe層或純Ge層。本實施例中進行鍺濃縮的具體操作過程包括以下步驟:
[0058]S4-1:將步驟S3獲得的結構首先在第一預設溫度的含氧氣氛下中氧化第一預設時間，然後在第一預設溫度的氮氣氣氛中保持第二預設時間；
[0059]S4-2:重複步驟S4-1若干次直至所述單晶SiGe層中的Ge組分達到60%左右(55% ?65%)；
[0060]S4-3:將溫度下降至第二預設溫度，並將步驟S4-2獲得的結構首先在所述第二預設溫度的含氧氣氛下氧化第三預設時間，然後在所述第二預設溫度的氮氣氣氛中保持第四預設時間；
[0061]S4-4:重複步驟S4-3若干次直至完成鍺濃縮，得到含有預設Ge濃度SiGe層6的
疊層結構。
[0062]本實施例中，優選以下工藝參數:所述第一預設溫度為1050°C，第二預設溫度為9000C ;所述第一預設時間、第二預設時間、第三預設時間及第四預設時間均為30min。
[0063]上述鍺濃縮工藝中，分別在1050°C和900°C進行熱氧化反應，這是由於在1050°C進行熱氧化反應後，SiGe層中的Ge組分升高，造成SiGe的熔點降低，因此一段時間後，需在較低的溫度即900°C下進一步熱氧化，以提高鍺濃縮後預設Ge濃度SiGe層6的純度。另夕卜，在氮氣氣氛下保持一段時間的作用是使濃縮過後的SiGe層或Ge層中各處組分均勻，這是由於靠近表面的區域會優先與氧氣反應，Ge的含量相對下層偏高，從而在SiGe中形成一個梯度。
[0064]由於Si的熔點為1410°C，Ge的熔點為938°C，在其它實施例中，隨著所述SiGe層5中Ge組分的改變及其的厚度發生變化，上述第一預設溫度、第二預設溫度也可以進行相應調整，此處不應過分限制本發明的保護範圍。對於所述預設Ge濃度SiGe層6中Ge組分的設定值小於60%時，也可以沒有上述由第一預設溫度降為第二預設溫度的過程。本發明中，所述預設Ge濃度SiGe層的厚度範圍是15?IOOnm ;所述預設Ge濃度SiGe層6中，Ge的組分範圍是50%?100%，當Ge濃度達到100%時，即得到絕緣體上鍺，具體可以通過增加或減少上述氧化和熱退火的循環次數來實現。
[0065]特別的，還可以通過調整所述第一預設時間、第二預設時間、第三預設時間及第四預設時間的長短以使得到的所述SGOI結構為絕緣體上應變鍺矽或絕緣體上應變鍺。比如通過降低熱氧化的循環時間間隔(例如由上述30分鐘將為幾分鐘)，使熱應力保留在SiGe層或Ge層中，得到絕緣體上應變鍺矽或應變鍺。此為本領域的常規技術手段，不應過分限制本發明的保護範圍。
[0066]最後請參閱圖5，執行步驟S5:腐蝕掉所述疊層結構表面的SiO2層7以得到SGOI結構。
[0067]本實施例中，採用5%的HF溶液腐蝕掉所述SiO2層7，最終得到高質量的SGOI結構。如圖5所示，所述SGOI結構自下而上依次包括背襯底1、埋氧層2及預設Ge濃度SiGe層6。所述預設Ge濃度SiGe層6的厚度範圍是15?lOOnm，所述預設Ge濃度SiGe層6中Ge的組分範圍是50%?100%。
[0068]綜上所述，本發明的SGOI結構的製備方法結合離子注入技術和鍺濃縮工藝製備高質量高Ge濃度的SGOI結構。離子注入於所述頂層矽中，在後續鍺濃縮的退火過程中，注入的離子在所述頂層矽中形成位錯環，減弱了頂層矽與所述SiGe層之間的晶格失配，且伴隨退火過程的進行，位錯環在縱向方向上相互作用並相互抵消，使應力得到釋放，從而使最終獲得的SGOI結構中穿透位錯密度大大降低，獲得高質量的SGOI結構。此外，本發明是在頂層矽上外延單晶SiGe層並形成Si帽層之後再進行離子注入，外延的單晶SiGe層不受影響，能夠保持較好的質量，且離子注入的射程有所提高，有利於採用更高的注入能量進行離子注入，注入深度更容易精確控制。本發明的SGOI結構的製備方法還可以通過調整濃縮過程中的退火循環次數得到需要濃度的絕緣體上鍺矽(Ge的組分範圍是50%?100%)，當Ge濃度達到100%時，即得到絕緣體上鍺；同時還可以通過調整濃縮工藝參數使得到的所述SGOI結構為絕緣體上應變鍺矽或絕緣體上應變鍺。所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。
[0069]上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬【技術領域】中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。
【權利要求】
1.一種SGOI結構的製備方法，其特徵在於，至少包括以下步驟: 51:提供一自下而上依次包括背襯底、埋氧層及頂層矽的SOI襯底，在所述頂層矽表面外延生長一單晶SiGe層； 52:在所述單晶SiGe層表面形成一 Si帽層； 53:從所述Si帽層正面進行離子注入，注入深度到達所述頂層矽中； 54:將步驟S3獲得的結構進行鍺濃縮，形成自下而上依次包含有背襯底、埋氧層、預設Ge濃度SiGe層及SiO2層的疊層結構； 55:腐蝕掉所述疊層結構表面的SiO2層以得到SGOI結構。
2.根據權利要求1所述的SGOI結構的製備方法，其特徵在於:所述預設Ge濃度SiGe層中，Ge的組分範圍是50%?100%。
3.根據權利要求1所述的SGOI結構的製備方法，其特徵在於:於所述步驟SI中，所述單晶SiGe層中Ge的組分小於40%。
4.根據權利要求1所述的SGOI結構的製備方法，其特徵在於:於所述步驟SI中，所述單晶SiGe層的厚度小於其在所述頂層矽上生長的臨界厚度。
5.根據權利要求1所述的SGOI結構的製備方法，其特徵在於:於所述步驟S3中，採用H、He、C、Si及Ge中的至少一種元素進行離子注入，離子注入劑量小於2E16cm_2。
6.根據權利要求1所述的SGOI結構的製備方法，其特徵在於:於所述步驟S4中，鍺濃縮的步驟包括: S4-1:將步驟S3獲得的結構首先在第一預設溫度的含氧氣氛下中氧化第一預設時間，然後在第一預設溫度的氮氣氣氛中保持第二預設時間； S4-2:重複步驟S4-1若干次直至所述單晶SiGe層中的Ge組分達到55?65% ； S4-3:將溫度下降至第二預設溫度，並將步驟S4-2獲得的結構首先在所述第二預設溫度的含氧氣氛下氧化第三預設時間，然後在所述第二預設溫度的氮氣氣氛中保持第四預設時間； S4-4:重複步驟S4-3若干次直至完成鍺濃縮，得到所述疊層結構。
7.根據權利要求6所述的SGOI結構的製備方法，其特徵在於:所述第一預設溫度為1050°C，第二預設溫度為900°C ;所述第一預設時間、第二預設時間、第三預設時間及第四預設時間均為30min。
8.根據權利要求6所述的SGOI結構的製備方法，其特徵在於:通過調整所述第一預設時間、第二預設時間、第三預設時間及第四預設時間的長短以使得到的所述SGOI結構為絕緣體上應變鍺娃或絕緣體上應變鍺。
9.根據權利要求1所述的SGOI結構的製備方法，其特徵在於:所述SGOI結構中，所述預設Ge濃度SiGe層的厚度範圍是15?lOOnm。
10.根據權利要求1所述的SGOI結構的製備方法，其特徵在於:所述頂層矽的厚度範圍是30?IOOnm0
【文檔編號】H01L21/762GK103646910SQ201310724465
【公開日】2014年3月19日 申請日期:2013年12月24日 優先權日:2013年12月24日
【發明者】張苗, 陳達, 狄增峰, 薛忠營, 王剛, 母志強, 葉林 申請人:中國科學院上海微系統與信息技術研究所