微處理器晶片上的堆棧式超高速緩衝存儲器的製作方法
2023-07-13 02:49:26
專利名稱:微處理器晶片上的堆棧式超高速緩衝存儲器的製作方法
本發明涉及數據處理系統，更確切地說是關於在執行調用/返回指令期間，用以使對主存儲器初始訪問減至最小的裝置。
超大規模集成電路工藝及其設計技術的迅速進步，已經能使微型機接近超小型計算機的性能。由於處理器速度的提高，處理器與片外主存儲器通信量的增加，在性能上導致了阻塞問題的發生。在現有系統中，這種阻塞問題是運用局部的片內存儲器(稱為超高速緩衝存儲器)來貯存頻繁使用的存貯器數據而得以減小的。如果處理器所需數據貯存在超高速緩衝存儲器內，則因為數據可直接從超高速緩衝存儲器中取出來，從而可避免訪問片外存儲器。如果超高速緩衝存儲器的設計能擴展到包含某些取出指令，則還可以進一步減少存儲器內的通信量。例如，如果有關調用和返回操作指令的信息能夠局部地在晶片上得到，則無需訪問片外存儲器，就可以執行調用和返回操作指令。存儲器總線通信量的減少，其結果也會減少裝入或貯存指令必須等待存儲器總線的可能性。
本發明的目的在於提供一種裝置，以便使在執行調用/返回指令期間發生的對主存儲器的訪問減少到最小的程度。
簡而言之，根據本發明，上述目的是通過在微處理器晶片上提供一種多元全局寄存器來實現的。該全局寄存器之一是一個裝有當前幀指示字的幀指示字寄存器。其餘全局寄存器則作為通用寄存器供現行處理過程使用。堆棧幀式超高速緩衝存儲器的結構，包含一個由多元寄存器組成的寄存器組組合，其中每一個寄存器組則由一些晶片上的寄存器組成。當一個調用指令被解碼時，寄存器組組合中的一個寄存器組被分配給所調用的程序，並且幀指示字寄存器被初始化;而當返回指令被解碼時，該寄存器組則被釋放，以便供給由後來的調用指令所調用的另一個程序使用。如果寄存器組組合全部用完，寄存器組中與前一個程序有關的寄存內容被貯存到主存儲器中，而相應的寄存器組被分配給現行的程序。
按照本發明的目標，與程序有關的寄存器組中的局部寄存器內含有包括一個關於前一幀的指示字和一個指令指示字的連接信息，於是，對片外貯存器無需任何訪問就能執行大多數的調用和返回操作指令。
本發明優越性在於，當子程序邊界交叉時，以往那些必須做的對寄存器貯存和恢復工作可大大減少。
本發明的優越性還在於，由於局部寄存器組被映入堆棧幀中，通常出現在堆棧幀中的連接信息(如關於前一幀的指示字，所保存的指令指示字)被裝入局部寄存器之內。這就意味著，在執行大多數調用和返回指令時，不會引起對片外存儲器任何訪問。
本發明上述及其它目的、特點、優點，從下面如附圖所示的那些本發明最佳實施例的更具體描述中，將會更加明白。
圖1是功能性框圖，用以說明本發明所包括的微處理器的各個主要單元;
圖2是在圖1所示的系統中執行一條指令時的熱行環境框圖;
圖3是堆棧幀結構圖，堆棧幀在圖2所示執行環境的現行線地址空間中;
圖4是調用堆棧結構圖，調用堆棧結構圖在圖2所示執行環境的現行線性地址空間中;
圖5是微處理器寄存器組在存儲器程序堆棧中的映象說明。
參見附圖1，微處理器在邏輯上可以細分成七個主要單元指令取出單元(10)，指令解碼器(12)，微指令序列發生器(14)，轉換後備緩衝器(18)，浮點單元(22)，局部總線序列發生器(20)，和整數執行單元(24)。
所有這些單元之間的通信通道包括32位的數據總線、29位微指令總線(26)和微指令有效信號(28)。這指令總線控制各獨立單元的活動且使它們同步。各個單元簡要敘述如下。
指令解碼器(ID)對指令(宏代碼)進行解碼並控制其執行。ID對指令進行解碼，完成操作數尋址和取出，處理轉移指令(即指令指示字的操作)，並且發出執行微指令(對簡單指令)或者啟動微程序(對複雜指令)。
取指令單元(IFU)從存儲器中取、預取及超高速緩存指令以便供ID使用。IFU還能保持六個指令指示字，這些指示字可跟蹤那些通過流水線的指令。IFU超高速緩存最新用到的指令塊，並保持指令解碼器由指令流來供給。它還含有指令指示字和操作數，從而減少ID的邏輯控制。
微指令序列發生器(MIS)對微代碼流定序，以便處理晶片初始化，微指令(由於太複雜而不能直接處理)、以及異常和中斷情況。
MIS中裝有3K的42位微代碼只讀存儲器(ROM)和關於微代碼流的定序邏輯。MIS實現的功能包括取出下一個微指令，微程序的轉移，處理異常情況，維持寄存器堆上的標記以及和ID一起，測試微指令邊界和跟蹤偶然事件。
整數執行單元(IEU)執行ID和MIS發出的大多數微指令。它包括程式設計師可見的寄存器、微代碼使用的暫時寄存器，運算器(ALU)，桶形移位器、以及執行它的指令所需的邏輯。該IEU內含有112個32位寄存器、一個32位的ALU、和一個32位的桶形移位器。它以旁通ALU為特色，允許ALU以每個周期一次的速率執行操作。整數執行單元還包括一個單一埠的寄存器堆，該單一埠寄存器堆在一個周期內可被存取兩次，以使前一操作的結果能在同一周期內被貯存起來，而作為新的操作數被取出供現行操作使用。
浮點單元(FPU)包括完成浮點運算和整數乘除所需要的邏輯。FPU含有4個浮點寄存器，若干個暫時器，一個68位移位器(可以在兩個方向的任何一個方向上移位16位)，一個69位的尾數加法器，有效位校驗器，一個尾數ROM、兩個68信內部數據通道，以及一個為單獨的階數通道(其中包括它本身的16位加法器和寄存器)。浮點單元執行整數乘、除以及包括超越指令的編碼(Cordic)算法在內的其它浮點運算。
轉換後備緩衝器(TLB)實現虛擬存貯機構所需要的地址轉換。TLB利用與貯存描述符相關的表和入口頁碼錶來實行地轉換和存儲器保護。它含有一個48位入口地址超高速緩衝存儲器、一個6位地址加法器、和存儲器保護檢驗硬體。在地址超高速緩衝存儲器中的每個入口都裝有27個內容定址存儲器(CAM)位和38個隨機存取存儲器(RAM)位。TLB支持若干地址轉換方式以便允許用戶從各種各樣的常規方式(頁式或段式)中選擇存儲器保護類型。
局部總線序列發生器對外部總線的存取進行輸送並定序。它包括同外部局部總線接口的硬體，管理總線的約定，和識別外部異常(即中斷，初始化)。局部總線序列發生器包含一個33位寬地址和數據輸出FIFO、一個33位數據輸入，和一個定序器、輸出FIFO允許多至3個請求在局部總線定序器內被排隊，致使處理器的其餘請求能夠繼續執行下去(與存儲器存取等待時間無關)。輸入FIFO緩衝器從外存儲器讀取數據，直到空閒周期可用來將數據傳送到目的地為止。
本發明提供一種多元全局寄存器(21)。全局寄存器中的一個是含有現行幀指示字的幀指示字寄存器，其餘的則作為一般寄存器供現行處理使用。所提供的超高速緩存(堆棧幀)寄存器，包含一個由多元寄存器組組成的寄存器組組合，其中每個寄存器組則由一些局部寄存器組成。當一個調用指令被解碼時，寄存器組組合中的一個寄存器組分配給所調用的程序，而幀指示字寄存器被初始化。當返回指令被解碼時，該寄存器組被釋放以便分配後來的調用指令所調用指令所調用的程序。如果寄存器組組合全部用盡，則同前一程序有關的寄存器組的內容被貯存在主存儲器裡，而該寄存器組被分配給現行程序。與程序有關的寄存器組中那些局部寄存器裝有包含前一幀指示字和指令指示字的連接信息，因此，無需對片外存儲器作任何訪向，大多數調用和返回指令就能被執行。
指令組一個過程查看平面線性地址空間(用32位序數編址)，從中分配數據，指令和堆棧空間。一個調用指令在順序分配的堆棧上，建立一個新的堆棧幀(活動記錄)。
微處理器的指令組在設計上同RISC(縮減指令組計算機)的指令組相似。所有指令都是32位長，並且都必須沿著字邊界定位，其中僅裝入，貯存和轉移指令需訪問存儲器(而其他指令則訪問寄存器)。
參見附圖2，該圖表示執行時的環境。執行環境由2＊＊32位元組的線性地址空間(30)和36個寄存器組成。在這36個寄存器之中，16個是32位全局寄存部(32)，16個是32位的局部寄存器(34)，共餘4個是80位的浮點寄存器(36)。局部寄存器與作為堆棧幀式超高速緩衝存儲器的裝置有關係。當一個程序被調用時，一組新的局部寄存器組從晶片上的寄存器組組合中被分配給這一程序使用，並在程序返回時釋放，本發明的實施例在晶片上提供了4組(64)局部寄存器，但是這一數目對程序人員是透明的。
寄存器模型是由16個全局寄存器和4個浮點寄存器(跨越程序邊界這些寄存器被保持)，16個局部(或幀式)寄存器組(它們結合在一起被映入各堆棧幀)。
在任何情況下，指令均可對下列36個寄存器尋址寄存器類型 寄存器名稱全局寄存器 G0……G15浮點寄存器(浮點操作數) FP10……FP13
局部寄存器 L0……L15任何時刻，人們都可以對32個32位的寄存器和4個80位的浮點寄存器尋址(這些32位的寄存器也可以用來保存浮點數值)。32個寄存器之中，16個是全局寄存器，16個是局部寄存器。其差別在於，當跨越程序邊界時，16個全局寄存器不受影響(即它們的性能就象其它處理器中的「正常的」寄存器一樣)，而局部寄存器則受調用和返回指令的影響。
當一個調用指令被執行時，處理器從晶片上的4個寄存器組組合中分配一組新的16個局部寄存器組給所調用的程序。如果處理器的4組組合被用完，則處理器自動地重新分配寄存器組，其辦法是選出一組同早先的程序有關的寄存器組並且將其內容貯存在存儲器中。那個早先程序所用的寄存器中的內容，被貯存在存儲器中該程序的堆棧幀的前16個字中。因為這樣的緣故，該裝置才命名為堆棧幀式超高速緩衝存儲器。返回指令使現行寄存器組被釋放(以備後來的調用指令所使用)。
有16個與過程有關的全局寄存器(32)，當該過程不執行時，它們被貯存在過程控制塊內。全局寄存器不相關地映入在過程控制塊中。
在16個32位的寄存器中，G15裝有現行幀指示字(FP)，而G0…G14則為通用寄存器。FP含有現行(最頂部的)堆棧幀進入現行執行環境的線性地址(指示字)。由於堆棧幀被定位於64個字節邊界，所以FP最低6位被忽略而往往被解釋為零。這個寄存器，調用時被初收始化，而返回時則被重新貯存。
當一個大於32位的操作數訪問寄存器時，要用到與其相連的號數較高的那些寄存器。
浮點寄存器有四個與過程有關的浮點寄存器(34)，當這一過程不執行時，它們被貯存在過程控塊內。浮點寄存器不相關地映入該過程控制塊。
浮點數按實際的擴充格式被貯存在浮點寄存器裡。僅當操作數是浮點指令操作數(這些指令也可使用32位局部、全局寄存器)時，浮點寄存器才被存取。
運算控制運算控制(36)被用來控制運算和數值指令的屬性錯誤，以及貯存狀態碼。當過程被中止，運算控制信息被貯存在該過程控制塊中。
指令指示字指令指示字(38)是現行指令的第一字節進入現行線性地址空間的一個線性地址(指示字)。由於指令必須在字(4位元組)邊界上開始，所以IP的兩個低階位被忽略並被假定為零。
局部(或幀)寄存器參見附圖3，局部寄存器L0…L15並不表示常規的那種寄存器;它們表示現行幀的前16個字。於是，寄存器L0被映入線性地址FP+0到FP+3，寄存器L被映入線性地址FP+4i至FP+4i+3，等等。
局部寄存器有一個多重堆棧幀超高速緩衝存儲器。有多個高速寄存器存儲體，每個被啟動程序都對應一個存儲體。程序不必明確地保存和返回寄存器。
堆棧幀附圖3所示的堆棧幀，是現行線性地址空間的一個連接部分，按類似堆棧的形式裝有數據。每一個被啟動的程序有一個堆棧幀，該程序包含局部變量，參數和連接信息。一個調用操作獲得一個新的堆棧幀;而一個返回操作則釋放該堆棧幀。當一個新幀被獲得後，它被按照64位元組邊界定位。
圖3所示堆棧幀中的區段定義如下填充區，這一區(40)用來將FP定位在下一個64位元組的邊界上，其大小在0至63位元組之間變動。當實現一個調用操作時，一個填充區就附加給調用程序的SP直至下一個64位元組邊界，以便為這一幀形成FP。如果該調用程序的SP已經定位，則無填充區。
幀狀態(L0)，幀狀態(42)記錄調用之後被用做從該幀返回的有關信息。幀狀態的欄位定義如下追蹤允許，T(0位)。在管理程序輸入中，這一位記錄調入時刻的追蹤允許位。在返回時，如果返回堆棧的執行模式是管理程序，則這一位被用來重新貯存該過程序中調入程序的追蹤允許位。
返回狀態，RRR(1至3位)。這3位欄位記錄生成該幀所用的調用裝置，並用來選擇返回時的返回裝置。這一欄位的編碼如下000局部001管理程序010中斷011非子系統故障100子系統101保留110空閒/停止中斷111保留予返回追蹤，P(4位)。當從幀返回且予返回追蹤位是1時，則予返回追蹤事件(如果允許的話)發生在與返回操作有關的任何動作完成之前。在調用時，這一位被初始化為零。
前幀指示字，PFP(6至31位)。指向前幀第一個字節的線性地址(42)。因為幀都定位於64位元組的邊界，所以僅僅FP最有效的26個位被保存。如果返回狀態表示子系統轉移，那麼這個欄位含有調用之前該調用堆棧中最頂部(最後)幀的線性地址最有效的26個位。否則，最頂部幀是調用幀。
調用期間，幀狀態較低的5位被如下初始化0 000-局部調用，或者來自管理程序狀態的管理程序調用
0 00 IT來自用戶模式的管理程序調用0 010-中斷調用0 011-非子系統故障調用0 100-子系統調用0 110-來自空閒或停止狀態的中斷調用T是上面定義過的追蹤位的值。「-」表示一個保留位，而「X」表示不必關心的位。
在全部返回時，這些位的介釋如下1 XXXX生成予返回追蹤0 000X完成局部返回0 001T在管理序程序模式下，完成管理程序返回。T位在過程控制中分配給追蹤允許位，而執行模式位則留給用戶。否則，完成局部返回。
0 010X完成中斷返回。
0 011X完成故障返回。
0 100X完成子系統返回0 101X操作返回故障0 110X完成空閒/停止中斷返回0 111X操作返回故障堆棧指示字，SP(L1)。指向堆棧第一個自由字節的線性地址，即堆棧最後的字節地址加1。SP由調用操作初始化到FP加64的點。
返回指令指示字，RIP(L2)。當對一個新幀完成調用操作後，返回IP(46)保存。當過程被中止時，此處則貯存下一個指令的指令指示字。它含有一個32位線性地址，在這一幀返回後，控制其返回到這一線性地址。
過程調用將IP保存在現行幀的一個寄存器裡。由於可能發生隱過程調用(由於故障和中斷)，所以程序不用這個寄存器作其他目的用。
堆棧從低地址到高地址增長(圖4)。
圖5說明微處理器的寄存器組映入存儲器中程序堆棧的情況。
幀前64個字節所映入的頁面(或簡單目標)必須具有局部的壽命。頁面或簡單目標的壽命，在調用期間向被檢驗。這樣的限制，對於保證局部寄存器中的ADs的有效操作是必要的。
線性地址空間結構如圖2所示，各個執行環境都定義一個32位線性地址空間。線性地址空間被分成4個區。執行環境前三個區是現行過程專用的(即由過程控制塊所定義的)。過程專用區的成分可由子系統調用/返回來改變。執行環境的第4個區則由所有過程共享(即由處理器控制塊所定義的)。至於指令、堆棧幀，或者數據裝入在線性地址空間的什麼地方，沒有限制。
局部過程機構過程開始於線性地址空間中的任何隨機的字地址。過程的調用和返回利用線性地址空間中的堆棧。
指令CALLCALL_EXTENDEDCALL和CALL_EXTENDED調用規定地址的過程。CALL規定了IP加上一個帶符號的24位位移的過程。CALL_EXTENDED規定了使用通用存儲器有效地址的過程。CALL_EXTENDED還含有一個在新幀中變成AP的操作數。
在將調用操作和控制流傳送給指定的過程期間，分配一個新的堆棧幀。而執行環境保持不變。
RETURNRETURN指令將控制送回給調用過程的編址環境，並釋放被調過程的堆棧幀。繼續執行被調用過程幀中的RIP所指明的指令。
MOOIFY_ACCONVERT_ADDRESSMODIFY_AC被用來讀取或者修改現行運算控制。因為AD區是不能直接存取，所以CONVERT_AOORESS可被用來將線性地址轉化為虛擬地址。
過程管理軟體過程或任務由過程控制塊來描述。提供兩種方法以便控制過程的轉換。一個是經過兩個指令(Save_process和resume_process)，這兩個指令允許作業系統直接地轉換該過程。另一個是在優先基礎上的過程安排和調度功能(被裝入處理器的內部)。運用後一種方法，處理器將自動地從存儲器的隊列中調度過程。
處理器保持對各個過程累積執行時間的跟蹤，並且也提供任意時間片的管理。對於後者每當過程執行時間超過了預定的時間，處理器就將出錯，或者將該過程排入可用過程的隊列中並調度另一個過程。
當使用自動過程調度時，就提供一組進程通信指令，該組指令同作業系統核心軟體所提供的正常服務相類似。這組進程通信指令為過程相互間信息交流提供支持。
追蹤和ICE支持軟體的調試和追蹤是藉助追蹤控制寄存器來提供的，這是各過程的一部分。追蹤控制允許對下列事件的任何組合進行探測指令執行(即單步)被取轉移指令的執行調用指令的執行返回指令的執行下一個指令是返回指令的探測管理程序或子系統調用的執行斷點(硬體斷點或斷點指令的執行)當探測出一個追蹤事件時，處理器就產生一個追蹤故障，以便對軟體的調試程序或監控程序給以控制。處理器含有兩個指令斷點寄存器，調試程序可將兩個指令的地址放置在這兩個斷點寄存器內。
外部總線微處理器的總線是具有脈衝串傳送能力的32位多路傳送總線。脈衝串傳送裝置(該裝置允許多個字在相繼的周期裡被傳送)允許該總線被定義為多路傳送總線。脈衝串傳送可以在1、2、3或4個字時發生。在尋址周期內，微處理器在兩個低階尋址位，指明請求中字的數目。例如，如果處理器希望讀取4個字，那麼總線操作直到4個READY都被收到才結束。脈衝串傳送操作，常常被處理用來填滿指令超高速緩衝存儲器、堆棧幀式超高速緩衝存儲器保存和重新貯存、多字裝入和貯存、串操作等等。
微處理器被高度流水線化。在任何給定的時刻，流水線中的不同執行階段，都有五個正常指令。在任何給定的周期內，指向指令n+4的指示字被計算，指令n+3被從指令超高速緩衝存儲器中讀取出來，指令n+2被解碼並發送給微處理器總線，指令n+1則正在被執行，而指令n正被貯存到寄存器堆。
參照最佳實施例，已經對本發明作了具體的說明和描述，應該明白本領域的技術人員在不脫離本發明的實質和範圍的情況下，可以對上述和其它形式及細節作出各種改進。
權利要求
1.為在可與主存儲器連接的數據處理器中使用，一種所述數據處理器中的堆棧幀式超高速緩衝存儲器和一種控制裝置的特徵在於其中包括一個多元全局寄存器，其中所述全局寄存器中的一個是包含指向現行幀的現行幀指示字的幀指示字寄存器，其餘所述全局寄存器則作為供現行過程使用的通用寄存器，一個由多個寄存器組組成的寄存器組組合，每一寄存器組由一些局部寄存器組成；依據調用指令的解碼驅動的第一控制裝置，用於從所述寄存器組組合中給所調用過程分配局部寄存器的寄存器組以及為建立現行幀對所述幀指示字寄存器進行初始化；依據返回指令的解碼驅動的第二控制裝置，用於釋放所述寄存器組以便分配給由後一個調用指令所調用的另一個過程。
2.根據權利要求
1所述的組合裝置，特徵在於其中所述第一控制裝置包括依據條件可操作的裝置，其條件就是所述寄存器組組合用完後將把與前一過程有關的內容保存在所述主存儲器內，並將所述寄存器組分配給所述現行過程。
3.根據權利要求
1所述的組合裝置，特徵在於其中所述第一控制裝置包括返回狀態位，用於記錄建立所述幀使用的調用機構和用於選擇返回時將要用到的返回機構。
4.根據權利要求
1所述的組合裝置，特徵在於，其中與過程有關的寄存器組中的所述局部寄存器，含有包括一個指向前幀的指示字和一個指令指示字的連接信息。
5.根據權利要求
2所述的組合裝置，特徵在於，其中與過程有關的寄存器組中的所述局部寄存器，含有包括一個指向前幀的指示字和一個指令指示字的連接信息。
6.根據權利要求
1所述的組合裝置，特徵在於，其中與過程有關的寄存器組中的所述局部寄存部，含有包括幀狀態位的堆棧幀，該狀態位用於記錄調用後與該幀有關的信息，以供從該幀返回時使用，所述信息包括返回狀態位，這些狀態位用於記錄建立所述幀使用的調用機構。和選擇返回時所要用到的返回機構。
7.根據權利要求
1所述的組合裝置，特徵在於，其中與過程有關的寄存器組中的所述局部寄存器含有一個堆棧幀，該堆棧幀包括由前幀第一個字節的線性地址組成的前幀指示字位。
8.根據權利要求
1所述的組合裝置，特徵在於，其中與過程有關的寄存器組中的所述局部寄存器含有一個堆棧幀，該堆棧幀包括返回指令指示字欄位，該欄位用於依據條件貯存該返回指令指示字，其條件就是完成對新幀的調用操作;這一欄位還用於依據條件貯存下一個指令的指令指示字，其條件就是過程被中止，所述欄位是返回到這一幀後控制被返回到的線性地址。
9.根據權利要求
2所述的組合裝置，特徵在於，其中與過程有關的寄存器組中的所述局部寄存器，含有包括幀狀態位的堆棧幀，該狀態位用於記錄調用後與該幀有關的信息，以供從該幀返回時使用，所述信息包括返回狀態位，這些狀態位用於記錄建立所述幀使用的調用機構、和選擇返回時所要用到的返回機構。
10.根據權利要求
2所述的組合裝置，特徵在於，其中與過程有關的寄存器組中的所述局部寄存器含有一個堆棧幀，該堆棧幀包括由前幀第一個字節的線性地址組成的前幀指示字位。
11.根據權利要求
2所述的組合裝置，特徵在於，其中與過程有關的寄存器組中的所述局部寄存器含有一個堆棧幀，該堆棧幀包括返回指令指示字欄位，這一欄位用於依據條件貯存該返回指令指示字，其條件就是完成對新幀的調用操作;這一欄位還用於依據條件貯存下一條指令的指令指示字，其條件就是過程被中止，所述欄位是返回到這一幀後控制被返回到的線性地址。
專利摘要
微處理器晶片上的堆棧幀式超高速緩衝存儲器及其相應的控制裝置提供許多全局寄存器。其中之一是含有現行幀指示字的幀指示字寄存器，其餘的則作通用寄存器供現行過程使用；還提供許多供現行過程執行浮點運算操作用的浮點寄存器。由多個寄存器組組成寄存器組組合，各寄存器組均由一些局部寄存器組成。與程序有關的局部寄存器含有包括指向前幀的指示字和指令指示字的連接信息，因而無需對片外存儲器作訪問就能執行大多數調用和返回指令。
文檔編號G06F9/46GK87100507SQ87100507
公開日1987年11月25日 申請日期1987年1月26日
發明者格倫福德·J·邁爾斯, 康拉德·黎, 麥可·T·艾梅爾, 格倫·欣頓, 羅伯特·裡奇斯 申請人:英特爾公司導出引文BiBTeX, EndNote, RefMan