差動信號傳輸器電路的製作方法

2023-07-10 18:05:01

差動信號傳輸器電路的製作方法
【專利摘要】一種差動信號傳輸器電路，包括一輸出驅動器電路以及一漏電流阻止電路。輸出驅動器電路用以根據一供應電源傳送一對差動信號。漏電流阻止電路耦接至供應電源，用以於一電源開啟狀態將供應電源耦合至輸出驅動器電路，以及於一電源關閉狀態將供應電源與輸出驅動器電路解耦合。本發明可阻止漏電流自傳輸通道流入供應電源，並可大幅提升高速信號傳輸效能。
【專利說明】
【技術領域】
[0001] 本發明關於一種差動信號傳輸器，特別是一種適用於高速差動信號傳輸的差動信 號傳輸器。 差動信號傳輸器電路

【背景技術】
[0002] 高清晰度多媒體接口（High Definition Multimedia Interface，縮寫為 HDMI)為一 種全數字視頻與音頻接口，其適用於衛星信號接收機、藍光光碟播放機、電腦以及電視等。 多個裝備之間的連接可被簡化為利用一個單一的HDMI纜線傳送未經壓縮的高品質視頻與 音頻信號。標準的HDMI接口具有19個接腳，其中包含用以傳輸數據與時脈信號的多個接 腳，以及設定於兩個連接的裝備間來傳輸信號的一顯示數據通道（Display Data Channel, 縮寫為DDC)接腳。
[0003] HDMI信號的傳輸為一種點對點的通訊協定，其中HDMI信號為一種高速差動信號， 並且其中點對點的通訊協定代表一信號源可將一視頻信號傳送至一屏幕裝置。為了加強高 速差動信號的傳輸效能，需要一種全新的差動信號傳輸器。


【發明內容】

[0004] 本發明揭露一種差動信號傳輸器電路，包括一輸出驅動器電路以及一漏電流阻止 電路。輸出驅動器電路用以根據一供應電源傳送一對差動信號。漏電流阻止電路耦接至供 應電源，用以於一電源開啟狀態將供應電源耦合至輸出驅動器電路，以及於一電源關閉狀 態將供應電源與輸出驅動器電路解耦合。
[0005] 本發明可阻止漏電流自傳輸通道流入供應電源，並可大幅提升高速信號傳輸效 能。

【專利附圖】

【附圖說明】
[0006] 圖1是顯示根據本發明的一實施例所述的一通訊系統方塊圖。
[0007] 圖2是顯示根據本發明的一實施例所述的漏電流阻止電路方塊圖。
[0008] 圖3是顯示根據本發明的一實施例所述的電平移位器的一電路示意圖。
[0009] 圖4是顯示根據本發明的另一實施例所述的漏電流阻止電路方塊圖。
[0010] 圖5是顯示根據本發明的一實施例所述的自動關閉電平移位器的一電路示意圖。

【具體實施方式】
[0011] 為使本發明的上述和其他目的、特徵和優點能更明顯易懂，下文特舉出較佳實施 例，並配合圖式，作詳細說明。
[0012] 圖1是顯示根據本發明的一實施例所述的一通訊系統方塊圖。通訊系統100可包 括一差動信號傳輸器電路110、一差動信號接收器電路120以及傳輸通道130。差動信號傳 輸器電路110用以根據數據信號D1與D2通過傳輸通道130傳送一對差動信號，並且包含於 一系統晶片（System on Chip,縮寫為SoC)或者一電子裝置內，例如一手機、平板電腦、DVD 播放器、或其他。差動信號接收器電路120可被配置以通過傳輸通道130接收所述的根據 數據信號D1與D2所傳送的該對差動信號，並且亦可包含於一系統晶片或者一電子裝置內， 例如電視機、一屏幕或其他。傳輸通道130可以是晶片封裝、印刷電路板走線、連接器、電纜 線、或其他裝置等的其中一者或一者以上的結合。
[0013] 根據本發明的一實施例，差動信號傳輸器電路110可包括一輸出驅動器電路140、 一對電阻R1與R2、以及一漏電流阻止電路150。輸出驅動器電路140用以根據數據信號D1 與D2將該對差動信號傳送至傳輸通道130。輸出驅動器電路140可包括一電流源CS與兩 個切換單元。一個切換單元耦接於電流源CS與電阻R1之間，並且接收數據信號D1，另一 個切換單元耦接於電流源CS與電阻R2之間，並且接收數據信號D2。根據本發明的一實施 例，切換單元可以是NM0S電晶體SN1與SN2,但本發明並不限於此。於本發明的其他實施例 中，切換單元亦可以是雙極性接面電晶體（Bipolar Junction Transistor，縮寫為BJT)，或 其他類型的場效應電晶體。
[0014] 電阻R1與R2耦接至輸出驅動器電路140,用以與差動信號接收器電路120的電阻 R3與R4形成阻抗匹配。根據本發明的一實施例，電阻Rl、R2、R3與R4的阻值以設計為50 歐姆（Ohm)為較佳。漏電流阻止電路150耦接於供應電源V TX與輸出驅動器電路140之間， 用以於一電源開啟狀態將供應電源VTX耦合至輸出驅動器電路140,以及於一電源關閉狀態 將供應電源V TX與輸出驅動器電路140解耦合（decouple)。更具體地說，漏電流阻止電路 150可於電源開啟狀態將供應電源V TX供應至輸出驅動器電路140,並且於電源關閉狀態阻 止漏電流Lakage自傳輸通道130流入供應電源V TX。值得注意的是，於本發明的一些實施例 中，該對電阻R1與R2也可被視為輸出驅動器電路140的一部分，因此本發明並不限於任一 種實施方式。
[0015] 電源開啟狀態與電源關閉狀態的切換由包含該差動信號傳輸器電路110的一系 統或電子裝置的一電源信號S POT"所控制。當該系統或電子裝置被供電時，電源信號&。_具 有高電壓電平（例如，非零電壓），並且此時該系統或電子裝置操作於電源開啟狀態。當系 統或電子裝置不被供電時，電源信號S POT"具有低電壓電平（例如，零電壓），並且此時該系 統或電子裝置操作於電源關閉狀態。值得注意的是，供應電源V TX的電壓電平可與電源信號 SP_的電壓電平不同。
[0016] 傳統設計中，當包含差動信號傳輸器電路的一系統或電子裝置進入電源關閉狀 態，但包含差動信號接收器電路的一系統或電子裝置仍操作於電源開啟狀態時，來自差動 信號接收器電路的漏電流I^ kage會通過傳輸通道出現於差動信號傳輸器電路的輸出驅動 器電路及供應電源ντχ，因而產生不良的影響。舉例而言，當包含差動信號傳輸器電路的一 系統或電子裝置具有特定的電源開啟/關閉順序時，漏電流L akage會致使系統或電子裝置 無法正常開機，產生故障。
[0017] 然而，由於本發明的差動信號傳輸器電路110包含了漏電流阻止電路150,阻止漏 電流I^ kage於電源關閉狀態自傳輸通道130流至供應電源VTX，因此可解決上述的漏電流問 題。
[0018] 圖2是顯示根據本發明的一實施例所述的漏電流阻止電路方塊圖。漏電流阻止 電路250可包括一第一切換單元、一第二切換單元與一電阻RX。第一切換單元耦接於供應 電源ντχ與輸出端OUT之間。漏電流阻止電路150/250與該對電阻R1與R2耦接於輸出端 OUT(或者，當該對電阻R1與R2被視為輸出驅動器電路140的一部分時，漏電流阻止電路 150/250與輸出驅動器電路140於耦接輸出端OUT)。第二切換單元耦接於第一切換單元與 接地點GND之間。電阻RX耦接於輸出端OUT與第一切換單元與第二切換單元的一連接點 Petri之間。電阻RX為一高阻值電阻。根據本發明的一實施例，電阻RX的一阻值可被設計 為50K歐姆（Ohm)，其中K代表1000。
[0019] 根據本發明的一實施例，第一切換單元可為一電晶體，包括耦接至供應電源VTX的 一第一電極，耦接至輸出端OUT的一第二電極、以及耦接至連接點Petri的一控制電極。第 二切換單元可為一電晶體，包括稱接至接地點GND的一第一電極,稱接至連接點Petri的一 第二電極、以及耦接至電源信號S POT"的一控制電極。
[0020] 於本發明的較佳實施例中，第一切換單元可為一 PM0S電晶體PMX，其包括耦接至 供應電源VTX的一源極、耦接至輸出端OUT的一漏極、以及耦接至連接點Petri的一柵極。 PM0S電晶體PMX的漏極還耦接至PM0S電晶體PMX的基極（body)。
[0021] 第二切換單元可為一 NM0S電晶體NMX，包括耦接至接地點GND的一源極、耦接至連 接點Petri的一漏極、以及耦接至電源信號SPOT"的一柵極。
[0022] 於電源開啟狀態，電源信號SPOTCT具有高電壓電平。第二切換單元（例如，電晶體 NMX)響應電源信號SPOT"被導通，因而將連接點Petri的電壓電平下拉至將近零伏特。第 一切換單元（例如，電晶體PMX)響應連接點Petri的電壓電平被導通。因此，供應電源V TX 會被供應至輸出驅動器電路140。雖然仍會有一些漏電流自輸出端OUT通過電阻RX流至 NM0S電晶體NMX的漏極，但因電阻RX具有高阻值，此漏電流為可忽略的。
[0023] 根據本發明的一實施例，當第一切換單元由一電晶體（例如，電晶體PMX)所實施 時，此電晶體可被設計為具有相當高的寬長比（W/L)，以及相當小的導通電阻。因此，當第一 切換單元被導通時，供應電源V TX會以幾乎不變的電壓電平被供應至輸出驅動器電路140， 因而不會影響到阻抗匹配。
[0024] 於電源關閉狀態，電源信號SPOT"為零伏特，並且沒有電源供應至輸出驅動器電路 140。第二切換單元（例如，電晶體NMX))響應電源信號S POT"被關閉。此時，若包含差動信 號接收器電路120的系統或電子裝置仍操作於電源開啟狀態，則供應電源V KX(例如，3. 3伏 特）將會呈現至輸出端OUT。第一切換單元（例如，電晶體PMX)響應通過電阻RX耦接至晶 體管PMX的柵極的輸出端OUT的高電壓電平被關閉。因此，漏電流I^ kage不會流至供應電 源 vTX。
[0025] 根據本發明的一實施例，當第一切換單元由一電晶體（例如，電晶體PMX)所實施 時，電晶體PMX的漏極還可被稱接至電晶體PMX的基極（body)，使得本質二極體（intrinsic body diode) 270於電源關閉狀態可被施予逆向偏壓（reversed biased)。由於本質二極體 270被施予逆向偏壓，並且電晶體PMX柵極端電壓被拉高，電晶體PMX會被完全關閉。因此， 漏電流I^ kage可完全被阻擋而不會流至供應電源VTX。
[0026] 根據本發明的一實施例，漏電流阻止電路250可還包括一電平移位器260,電平移 位器260耦接至第二切換單元，並且用以改變電源信號S POT"的一電壓電平，用以控制第二 切換單元於電源開啟狀態將供應電源VTX耦合至輸出驅動器電路140,以及於電源關閉狀態 提供一低電壓電平至第二切換單元，用以將供應電源V TX與輸出驅動器電路140解耦合。舉 例而言，電源信號SPOTCT的電壓電平範圍可介於0伏特?1. 2伏特之間，並且電平移位器260 可用以將此電壓電平改變為介於0伏特?3. 3伏特之間，用以對應至，例如，供應電源VTX的 電壓電平。
[0027] 圖3是顯示根據本發明的一實施例所述的電平移位器的一電路示意圖。電平移位 器360可包括用以接收電源信號S POTCT的一對輸入切換單元、耦接於供應電源VTX與該對輸 入切換單元之間的一對交互耦合的切換單元、以及反相器370與380。該對輸入切換單元由 電源信號S P_所控制，並且可根據電源信號SP_將第一反相器380的輸入端ON耦接至接 地點GND。該對輸入切換單元可為一對NM0S電晶體MNP與MNN。該對交互耦合的切換單元 可根據電源信號S POT"將第一反相器380的輸入端0N耦接至供應電源VTX。該對交互耦合 的切換單元可為一對交互耦合的PM0S電晶體MPP與MPN。
[0028] 反相器370具有一輸入端耦接至電平移位器360的輸入端IP，並且反相器380具 有一輸出端耦接至電平移位器360的輸出端0UT1。反相器370耦接至電源信號S POTe,，並且 可根據電源信號SPOT"的反相信號控制該對輸入切換單元的其中一者。反相器380可根據 輸入端0N的電壓控制漏電流阻止電路的第二切換單元。反相器370與380可由不同的供 應電壓驅動，例如，反相器370的供應電壓可具有對應於電源信號S POT"的電壓電平（例如， 1. 2伏特），而反相器380的供應電壓可具有對應於供應電源VTX的電壓電平（例如，3. 3伏 特）。值得注意的是，於本發明的一些實施例中，反相器380也可被視為不包含於電平移位 器360的一部分，因此本發明並不限於任一種實施方式。反相器380輸入端0N的電壓可由 電平移位器360通過改變電源信號S POT"的電壓電平而產生。
[0029] 當電源信號SPOTOT為非零電壓（例如，1. 2伏特）時，NM0S電晶體MNP會被導通，因 而拉低反相器380於輸入端0N的電壓電平。因此，反相器380可輸出如同供應電源V TX的 高電壓電平（例如，3. 3伏特）的信號。當電源信號SPOTCT為零電壓時，NM0S電晶體MNN會 被導通，因而拉低PM0S電晶體MPP的柵極端電壓電平，並且導通PM0S電晶體MPP。當PM0S 電晶體MPP被導通時，反相器380輸入端0N的電壓會被拉高至如同供應電源VTX的高電壓 電平（例如，3.3伏特）。因此，反相器380會輸出零伏特信號。
[0030] 圖4是顯示根據本發明的另一實施例所述的漏電流阻止電路方塊圖。漏電流阻止 電路450與圖2所示的漏電流阻止電路250的操作以及大部分元件相同，因此，漏電流阻止 電路450的操作以及大部分元件的描述可參考至圖2的相關介紹，並於此不再贅述。根據本 發明的一實施例，與漏電流阻止電路250不同之處在於，漏電流阻止電路450可包含自動關 閉電平移位器460,耦接至第二切換單元，用以改變電源信號S POT"的一電壓電平，以控制第 二切換單元於電源開啟狀態將供應電源VTX耦合至輸出驅動器電路140,以及於電源關閉狀 態提供一低電壓電平至第二切換單元，用以將供應電源V TX與輸出驅動器電路140解耦合。
[0031] 圖5是顯示根據本發明的一實施例所述的自動關閉電平移位器的一電路示意圖。 自動關閉電平移位器560可包括一電平移位器，例如圖3所示的電平移位器360、以及一切 換單元，用以將供應電源V TX耦合至反相器580的輸入端0N。有關於自動關閉電平移位器 560內的電平移位器的描述可參考至電平移位器360的相關介紹，並於此不再贅述。
[0032] 根據本發明的一實施例，新增於自動關閉電平移位器560的切換單元可以是一 PM0S電晶體MPL，PM0S電晶體MPL可包含耦接至接地點GND的一柵極、耦接至供應電源VTX 的一源極、以及耦接至反相器580的輸入端ON的一漏極。PM0S電晶體MPL可被設計為一通 道長度很長的電晶體。舉例而言，PMOS電晶體MPL的通道長度可遠大於PMOS電晶體MPL的 通道寬度，使得PM0S電晶體MPL具有很小的寬長比（W/L)。於本發明的數個較佳實施例的 其中一者，PMOS電晶體MPL的一通道寬度可被設計為介於0. 5 μ m?1 μ m之間，以及一通道 長度可被設計為介於10 μ m?20 μ m之間。加入通道長度很長的PMOS電晶體MPL的目的 在於可將自動關閉電平移位器560的反相器580的輸入端ON的電壓電平微弱地拉高。更 具體的說，當包含差動信號傳輸器電路110的一系統或電子裝置不被供電時，因反相器570 無供應電壓，端點IP與IN(反向相器570的輸出端）均為零伏特。如此一來，端點ON以及 輸出端0UT1的電壓電平無法被決定。為了解決此問題，通過通過PMOS電晶體MPL將反相 器580輸入端ON的電壓電平持續微弱地拉高，當包含差動信號傳輸器電路110的一系統或 電子裝置不被供電時，反相器580可確保輸出端0UT1維持在接地電壓。由於PMOS電晶體 MPL為通道長度很長的電晶體，當輸入端ON的電壓電平於電源開啟狀態被電晶體MNP拉低 時，並不會造成顯著的影響。
[0033] 根據本發明的一實施例，本發明所提出的差動信號傳輸器電路110可適用於高速 信號傳輸，並且可應用於高速串行連接接口，例如，HDMI、數字視頻接口（Digital Visual Interface，縮寫為 DVI)、以及最小化傳輸差動信號（Transition Minimized Differential Signaling，縮寫為TMDS)等的信號傳輸。所述的該對差動信號可以是TMDS信號。通過漏 電流阻止電路150/250/450,差動信號傳輸器電路110的眼圖以及高速信號傳輸效能可被 大幅提升，並且可解決上述的漏電流問題。
[0034] 權利要求中用以修飾元件的"第一"、"第二"、"第三"等序數詞的使用本身未暗示 任何優先權、優先次序、各元件之間的先後次序、或方法所執行的步驟的次序，而僅用作標 識來區分具有相同名稱（具有不同序數詞）的不同元件。
[0035] 以上所述僅為本發明較佳實施例，然其並非用以限定本發明的範圍，任何熟悉本 項技術的人員，在不脫離本發明的精神和範圍內，可在此基礎上做進一步的改進和變化，因 此本發明的保護範圍當以本申請的權利要求書所界定的範圍為準。
[0036] 附圖中符號的簡單說明如下：
[0037] 100?通訊系統；
[0038] 110?差動信號傳輸器電路；
[0039] 120?差動信號接收器電路；
[0040] 130 ?通道；
[0041] 140?輸出驅動器電路；
[0042] 150、250、450?漏電流阻止電路；
[0043] 260、360?電平移位器；
[0044] 460、560?自動關閉電平移位器；
[0045] 270?本質二極體；
[0046] 370、380、570、580 ?反相器；
[0047] CS?電流源；
[0048] D1、D2?數據信號；
[0049] GND?接地點；
[0050] IN、IP、0N ?輸入端；
[0051] iLeakage ?漏電流；
[0052] NMX、MNN、MNP ?NM0S 電晶體；
[0053] R1、R2、R3、R4、RX ?電阻；
[0054] SPmrer?電源信號；
[0055] 0UT、0UT1 ?輸出端；
[0056] Petri?連接點；
[0057] PMX、MPL、MPN、MPP ?PM0S 電晶體；
[0058] SN1、SN2 ?電晶體；
[〇〇59] VKX、VTX?供應電源。
【權利要求】
1. 一種差動信號傳輸器電路，其特徵在於，包括： 一輸出驅動器電路，用以根據一供應電源傳送一對差動信號；以及 一漏電流阻止電路，耦接至該供應電源，用以於一電源開啟狀態將該供應電源耦合至 該輸出驅動器電路，以及於一電源關閉狀態將該供應電源與該輸出驅動器電路解耦合。
2. 如權利要求1所述的差動信號傳輸器電路，其特徵在於，該漏電流阻止電路包括： 一第一切換單元，耦接於該供應電源與該輸出驅動器電路之間； 一第二切換單元，與該第一切換單元耦接於一連接點，並且耦接至一接地點；以及 一電阻，耦接於該輸出驅動器電路與該連接點之間。
3. 如權利要求2所述的差動信號傳輸器電路，其特徵在於，該第一切換單元為一晶體 管，包括耦接至該供應電源的一第一電極、耦接至該輸出驅動器電路的一第二電極、以及耦 接至該連接點的一控制電極，並且該第二切換單元為一電晶體，包括耦接至該接地點的一 第一電極、耦接至該連接點的一第二電極、以及耦接至一電源信號的一控制電極，其中該電 源信號於該電源開啟狀態具有一高電壓電平，並且於該電源關閉狀態具有一低電壓電平。
4. 如權利要求2所述的差動信號傳輸器電路，其特徵在於，該第一切換單兀為一 PMOS 電晶體，具有一基極耦接至該PMOS電晶體的一漏極，並且該第二切換單元為一 NMOS晶體 管。
5. 如權利要求2所述的差動信號傳輸器電路，其特徵在於，該漏電流阻止電路還包括： 一自動關閉電平移位器，耦接至該第二切換單元，用以改變一電源信號的一電壓電平， 以控制該第二切換單元於該電源開啟狀態將該供應電源耦合至該輸出驅動器電路，以及於 該電源關閉狀態提供一低電壓電平至該第二切換單元，用以將該供應電源與該輸出驅動器 電路解耦合。
6. 如權利要求5所述的差動信號傳輸器電路，其特徵在於，該自動關閉電平移位器包 括： 一第一反相器，由該供應電源所驅動，並且包括一輸入端，用以根據該輸入端的一電壓 控制該第二切換單元； 一電平移位器，用以通過改變該電源信號於該電源開啟狀態的該電壓電平，於該第一 反相器的該輸入端產生該電壓；以及 一第三切換單元，將該供應電源耦接至該第一反相器的該輸入端。
7. 如權利要求6所述的差動信號傳輸器電路，其特徵在於，該電平移位器包括： 一對輸入切換單元，由該電源信號所控制，並且根據該電源信號將該第一反相器的該 輸入端耦接至該接地點； 一對交互耦合的切換單元，耦接於該供應電源與該對輸入切換單元之間，並且根據該 電源信號將該第一反相器的該輸入端耦接至該供應電源；以及 一第二反相器，耦接至該電源信號，並且根據該電源信號的一反相信號控制該對輸入 切換單元的其中一者。
8. 如權利要求1所述的差動信號傳輸器電路，其特徵在於，該對差動信號為最小化傳 輸差動信號。
9. 如權利要求1所述的差動信號傳輸器電路，其特徵在於，該輸出驅動器電路包括： 一電流源； 一第四切換單元，耦接於該電流源與該漏電流阻止電路之間，並且接收一第一數據信 號；以及 一第五切換單元，耦接於該電流源與該漏電流阻止電路之間，並且接收一第二數據信 號， 其中該對差動信號由該輸出驅動器電路根據該第一數據信號與該第二數據信號所傳 送。
10. 如權利要求9所述的差動信號傳輸器電路，其特徵在於，該輸出驅動器電路還包括 一對電阻，各電阻耦接於該漏電流阻止電路與該第四切換單元或第五切換單元之間。
11. 如權利要求7所述的差動信號傳輸器電路，其特徵在於，該第二反相器由對應於該 電源信號的該電壓電平的一供應電壓所驅動，並且其中該電源信號的該電壓電平與該供應 電源的一電壓電平不同。
12. 如權利要求6所述的差動信號傳輸器電路，其特徵在於，該第三切換單元為一 PMOS 電晶體，包括耦接至該供應電源的一源極、耦接至該第一反相器的該輸入端的一漏極、以 及耦接至該接地點的一柵極，並且其中該第三切換單元具有一通道，該通道的一寬度介於 0. 5μηι?Ιμπι之間，以及該通道的一長度介於10 μ m?20 μ m之間。
【文檔編號】H03K19/0175GK104052457SQ201410325681
【公開日】2014年9月17日 申請日期:2014年7月9日 優先權日:2014年1月16日
【發明者】黃鈞哲 申請人:威盛電子股份有限公司