導體柱和晶片倒裝產品的製作方法
2023-07-09 02:31:01
本實用新型涉及電子產品的晶片封裝領域，尤其涉及導體柱及其製造方法、使用導體柱來封裝晶片的方法以及通過該封裝方法製得的晶片倒裝產品，該導體柱適用於將晶片上的電極電連接至封裝基板，例如單層印製線路板、積層多層基板或者埋線路無芯板等。
背景技術：
伴隨著電子產品朝高集成度、小型化和薄型化發展的趨勢，需要相應的印製線路板或集成電路封裝基板在滿足良好電性能和熱性能的前提下也朝著輕、薄、短、小的趨勢發展，這要求電子元器件集成度提高、封裝高密度、小型化及多引腳化。基於這種需求，除了設計和製造技術之外，IC封裝廠商也在不斷地開發更先進的封裝技術以實現高密度集成，使得封裝結構從早期的QFP(方型扁平式封裝技術)、BGA(焊球陣列封裝)發展到更先進的CSP(晶片尺寸封裝)、甚至WLP CSP(矽圓片級封裝)。倒裝晶片(flip chip)覆晶連接技術是近年來開發的一種封裝技術，具有晶片與線路板連接路徑短、阻抗低、信號損失小、電信號寄生現象少等優點，正逐步取代線路較長的引線接合(wire bonding)封裝方式而應用於許多高端的電子產品中。
傳統的覆晶連接技術採用錫球將晶片節點與線路板節點通過高溫回流焊方式焊接在一起。隨著線路密度、CSP晶片密度的不斷增加，用於外接的電極之間的間距越來越小。在對接焊點的設計密度增大時，電流和熱效應也隨之增加。由於錫球電子遷移因素的影響，產品信賴性會降低，而且在高溫回流焊時容易引起電極之間的橋接而導致短路等問題。為此，現在已逐步採用銅柱(Cu pillar)來取代錫球，成為覆晶連接的主流技術。預計銅柱技術將朝著進一步減小間距、增加密度的方向發展，適用於28/20nm以下製程，並擴展到所有的倒裝晶片產品上。得益於銅的材料特性，銅柱連接擁有優越的導電性能、熱性能和可靠性，並滿足ROHS環保要求，可廣泛適用於收發器、嵌入式處理器、電源管理、基帶晶片、專用集成電路以及一些要求細間距、ROHS標準、低成本和良好電性能的SOC等。採用這種晶片互連技術可減少所用的基板層數，實現整體封裝成本的降低(與引線接合相比可節省約20%)，並且可擁有很高的電遷移性能和電流承載能力。
銅柱可製作在晶片上，也可製作在封裝基板或印刷線路板上。在晶片上製作銅柱時，由於晶片所處的晶圓面積通常較小(直徑僅約200mm)，因而需要採用高級的電鍍設備和藥水，電鍍能力強但製作成本較高。在封裝基板或印製線路板上製作銅柱時，通常採用減成法，但由於需採用蝕刻液對銅箔進行蝕刻，蝕刻液不僅向下而且也從側面攻擊銅，因而會出現側蝕現象，導致所得銅柱為圓錐體。這不利於更小間距銅柱的製作，也不利於信號傳遞的完整性。最近，有人嘗試通過化學沉銅或濺射法在晶片電極或印製線路板上形成包含鈦、銅的金屬種子層，接著在該金屬種子層上生長圓柱形的銅柱，再利用該銅柱來倒裝晶片。可是，這些現有的銅柱倒裝技術雖然可滿足小間距的要求，但是在銅柱與封裝基板線路、或者銅柱與半導體晶片電極之間的結合處的金屬種子層結合力較弱、容易產生裂紋，而且由於封裝過程中的熱膨脹不均勻導致的應力而容易引起電極斷裂、銅柱與封裝基板或晶片電極剝離，從而導致電子產品失效。
技術實現要素：
本實用新型是鑑於上述問題而作出的，其目的在於，提供一種在與晶片電極或封裝基板線路之間具有較高結合力的導體柱及其製造方法、使用該導體柱來封裝晶片的方法以及通過該封裝方法製得的晶片倒裝產品。
本實用新型的第一技術方案為一種製造導體柱的方法，其包括以下步驟：使用靶材，對晶片電極的表面、或形成於晶片中的孔的孔壁、或者封裝基板的線路表面進行離子注入和/或等離子體沉積處理，以形成導電籽晶層(步驟S1)；以及在導電籽晶層的上方形成柱狀的導體加厚層，該導體加厚層和導電籽晶層組成導體柱(步驟S2)。
本實用新型的第二技術方案為，在上述第一方案中，先進行離子注入後進行等離子體沉積。
本實用新型的第三技術方案為，在上述第一方案中，在離子注入期間，靶材的離子獲得1-1000keV的能量，並被注入到晶片電極的表面或孔的孔壁或者封裝基板的線路表面的下方，形成離子注入層作為導電籽晶層的至少一部分。
本實用新型的第四技術方案為，在上述第一方案中，在等離子體沉積期間，靶材的離子獲得1-1000eV的能量，並被沉積到晶片電極的表面或孔的孔壁或者封裝基板的線路表面的上方，形成等離子體沉積層作為導電籽晶層的至少一部分。
本實用新型的第五技術方案為，在上述第一方案中，導電籽晶層包含Ti、Cr、Ni、Cu、Ag、Al、Au、V、Zr、Mo、Nb、In、Sn、Tb以及它們之間的合金中的一種或多種，導體加厚層包含Cu、Ag、Al、Au及它們之間的合金中的一種或多種。
本實用新型的第六技術方案為，在上述第一方案中，導體柱呈實心或空心的柱狀，其一端埋入晶片或封裝基板的內部，另一端位於晶片或封裝基板的表面上方。
本實用新型的第七技術方案為，在上述第一至第六方案的任何一種中，在步驟S1中，先在晶片電極的周緣覆蓋設有孔的絕緣層，然後對孔的孔壁和暴露於孔的晶片電極的表面進行離子注入和/或等離子體沉積處理，以形成導電籽晶層；在步驟S2中，先在絕緣層上覆蓋光刻膠，通過光刻在光刻膠中形成與孔連通的開口，然後用導電材料填充孔和開口，並在去除光刻膠及其下方的導電籽晶層之後形成導體柱。
本實用新型的第八技術方案為，在上述第一至第六方案的任何一種中，在步驟S1中，先對一塊晶片或者層疊在一起的兩塊或多塊晶片進行鑽通孔，在通孔的周圍覆蓋絕緣層，然後對通孔的孔壁進行離子注入和/或等離子體沉積處理，以形成貫穿一塊晶片或者層疊在一起的兩塊或多塊晶片的導電籽晶層；在步驟S2中，用導電材料填充通孔，並在去除絕緣層之後形成導體柱。
本實用新型的第九技術方案為，在上述第一至第六方案的任何一種中，在步驟S1中，對封裝基板的表面進行離子注入和/或等離子體沉積處理，以形成導電籽晶層；在步驟S2中，先在封裝基板上覆蓋光刻膠，通過光刻在光刻膠中形成開口以暴露封裝基板的線路表面，然後用導電材料填充開口，並在去除光刻膠及其下方的導電籽晶層之後形成導體柱。
本實用新型的第十技術方案為，在上述第九方案中，兩塊或多塊晶片直接層疊在一起，或者在各晶片之間設置有絕緣隔離層。
本實用新型的第十一技術方案為一種導體柱，其包括導電籽晶層和在導電籽晶層的上方形成的柱狀的導體加厚層，導電籽晶層設置在晶片電極的表面、或在形成於晶片中的孔的孔壁、或者在封裝基板的線路表面上，並且包括離子注入層和/或等離子體沉積層。
本實用新型的第十二技術方案為，在上述第十一方案中，離子注入層位於晶片電極的表面或孔的孔壁或者封裝基板的線路表面的下方，是由晶片電極材料或晶片基材或者封裝基板的線路材料、和導電材料組成的摻雜結構。
本實用新型的第十三技術方案為，在上述第十一方案中，等離子體沉積層位於晶片電極的表面或孔的孔壁或者封裝基板的線路表面的上方。
本實用新型的第十四技術方案為，在上述第十一方案中，導電籽晶層包含Ti、Cr、Ni、Cu、Ag、Al、Au、V、Zr、Mo、Nb、In、Sn、Tb以及它們之間的合金中的一種或多種，導體加厚層包含Cu、Ag、Al、Au及它們之間的合金中的一種或多種。
本實用新型的第十五技術方案為，在上述第十一方案中，導體柱呈實心或空心的柱狀，其一端埋入晶片或封裝基板的內部，另一端位於晶片或封裝基板的表面上方。
依照本實用新型，在離子注入期間，導電材料的離子以很高的速度強行地注入到基體(在此概括地指代晶片基材、晶片電極材料和封裝基板材料)的內部，與基體材料之間形成穩定的摻雜結構，相當於在基體的表面(在此概括地指代晶片電極表面、封裝基板表面和開設於晶片中的孔的孔壁)下方形成了數量眾多的基樁。由於存在基樁且後續製得的導體加厚層與該基樁相連，因而在最終製得的包括導電籽晶層和導體加厚層的導體柱與基體之間具有很高的結合力，遠高於現有技術中通過磁控濺射獲得的結合力(最大為0.5N/mm)。此外，在等離子體沉積期間，導電材料的離子在加速電場的作用下以較高的速度飛向基體並沉積在上面，形成等離子體沉積層。等離子體沉積層與基體材料之間具有較大的結合力(大於0.5N/mm)，使得最終製得的導體柱不容易從基體脫落或剝離。另一方面，用於離子注入和等離子體沉積的導電材料離子通常具有納米級的尺寸，在注入或沉積期間分布較為均勻，而且到基體表面的入射角度差別不大。因此，能夠確保所得的導電籽晶層具有良好的均勻度和緻密性，不容易出現針孔或裂紋現象，這有利於提高導體柱的結構完整性、剛性和導電性。
本實用新型的第十六技術方案為一種使用導體柱來封裝晶片的方法，其包括以下步驟：在晶片上形成第一導體柱，並且/或者在封裝基板的線路表面上形成第二導體柱(步驟S1)；在第一導體柱與封裝基板的線路表面之間，或在第二導體柱與晶片電極的表面之間，或者在第一導體柱與第二導體柱之間進行電連接(步驟S2)，其中，第一導體柱和/或第二導體柱是通過上述第一至第十方案中的任一種方法製得的導體柱、或者是上述第十一至第十五方案中的任一種導體柱。
本實用新型的第十七技術方案為，在上述第十六方案中，晶片包括層疊在一起的兩塊或多塊晶片，並且第一導體柱貫穿兩塊或多塊晶片。
本實用新型的第十八技術方案為，在上述第十六方案中，通過回流焊接來實施電連接。
本實用新型的第十九技術方案為，在上述第十六方案中，封裝基板的線路表面包括焊盤以用於焊接第一導體柱，或者晶片電極的表面包括焊盤以用於焊接第二導體柱。
本實用新型的第二十技術方案為一種晶片倒裝產品，其包括封裝基板、晶片以及位於封裝基板與晶片之間並將它們電連接的導體柱，導體柱包括導電籽晶層和在導電籽晶層的上方形成的柱狀的導體加厚層，導電籽晶層設置在晶片電極的表面、或在形成於晶片中的孔的孔壁、或者在封裝基板的線路表面上，並且包括離子注入層和/或等離子體沉積層。
本實用新型的第二十一技術方案為，在上述第二十方案中，離子注入層位於晶片電極的表面或孔的孔壁或者封裝基板的線路表面的下方，是由晶片電極材料或晶片基材或者封裝基板的線路材料、和導電材料組成的摻雜結構。
本實用新型的第二十二技術方案為，在上述第二十方案中，等離子體沉積層位於晶片電極的表面或孔的孔壁或者封裝基板的線路表面的上方。
本實用新型的第二十三技術方案為，在上述第二十方案中，導體柱呈實心或空心的柱狀，其一端埋入晶片或封裝基板的內部，另一端位於晶片或封裝基板的表面上方。
本實用新型的第二十四技術方案為，在上述第二十方案中，導體柱的導電籽晶層貫穿一塊晶片或者層疊在一起的兩塊或多塊晶片。
依照本實用新型，在晶片倒裝產品中，將晶片電連接至封裝基板的導體柱具有包括離子注入層和/或等離子體沉積層的導電籽晶層。如前文所述，這種導體柱與基體之間具有很高的結合力，因而該晶片倒裝產品也將具有很高的穩定性和可靠性，不容易發生失效或電路故障。此外，由於離子注入層和/或等離子體沉積層具有良好的均勻度和緻密性，不容易出現針孔或裂紋現象，導體柱也因此具有很好的結構完整性、剛性和導電性，因而該晶片倒裝產品也將具有優異的魯棒性、導電性能和熱性能，可廣泛地應用於各種電子產品中。
附圖說明
在參照附圖閱讀以下的詳細描述之後，本領域技術人員將更容易理解本實用新型的這些及其他的特徵、方面和優點。為了清楚起見，附圖不一定按比例繪製，而是其中有些部分可能被誇大以示出具體細節。在所有附圖中，相同的參考標號表示相同或相似的部分，其中：
圖1是總體上表示根據本實用新型的製造導體柱的方法的流程圖。
圖2是表示根據本實用新型的第一實施例的製造導體柱的方法的流程圖；
圖3(a)-(e)是示出在製造導體柱時與圖2所示方法的各步驟相應的結構剖面示意圖；
圖4是示出使用圖2所示方法製得的另一導體柱的剖面示意圖；
圖5(a)-(e)是示出根據本實用新型的各種導電籽晶層的剖面示意圖；
圖6是表示根據本實用新型的第二實施例的製造導體柱的方法的流程圖；
圖7(a)-(d)是示出在製造導體柱時與圖6所示方法的各步驟相應的結構剖面示意圖；
圖8是表示根據本實用新型的第三實施例的製造導體柱的方法的流程圖；
圖9(a)-(d)是示出在製造導體柱時與圖8所示方法的各步驟相應的結構剖面示意圖；
圖10是表示根據本實用新型的使用導體柱來封裝晶片的方法的流程圖；
圖11(a)-(e)是示出使用導體柱封裝了晶片之後的倒裝晶片產品的結構剖面示意圖。
參考標號：
10 晶片
12 晶片電極
14 晶片電極的表面
16 導電籽晶層
161 離子注入層
162 等離子體沉積層
18 導體加厚層
20 導體柱
22 基體
24 基體表面
26 絕緣層
28 孔
30 光刻膠
32 開口
34 絕緣隔離層
36 通孔
38 通孔的孔壁
40 封裝基板
42 封裝基板的表面
44 封裝基板的線路表面。
具體實施方式
以下，將參照附圖，詳細地描述本實用新型的實施方式。本領域技術人員應當理解，這些描述僅僅列舉了本實用新型的示例性實施例，而決不意圖限制本實用新型的保護範圍。例如，在本實用新型的一個附圖或實施例中描述的元素或特徵可以與一個或更多其它附圖或實施例中示出的其它元素或特徵相結合。此外，為了便於描述各材料層之間的位置關係，在本文中使用了空間相對用語，例如「上方」和「下方」、以及「內」和「外」等，這些術語均是相對於晶片或封裝基板的表面或者孔的孔壁而言的。如果A層材料相對於B層材料位於朝向晶片、封裝基板或孔壁的外側的方向上，則認為A層材料位於B層材料的上方或者位於其外部，反之亦然。
圖1是總體上表示根據本實用新型的製造導體柱的方法的流程圖，該導體柱適用於將晶片上的電極電連接至封裝基板，例如單層印製線路板、積層多層基板或者埋線路無芯板等。具體而言，根據本實用新型的製造導體柱的方法包括以下步驟：使用靶材，對晶片電極的表面、或形成於晶片中的孔的孔壁、或者封裝基板的線路表面進行離子注入和/或等離子體沉積處理，以形成導電籽晶層(步驟S1)；以及，在導電籽晶層的上方形成柱狀的導體加厚層，該導體加厚層和導電籽晶層組成導體柱(步驟S2)。換而言之，本實用新型的導體柱可形成在晶片電極的表面上、在晶片(尤其是晶片電極)中形成的孔的孔壁上、或者在封裝基板的線路表面上。其中，封裝基板的線路表面是指在封裝基板上形成的線路圖案的表面。在下文中將具體描述這三種形態的導體柱及其製造方法。應當理解，在以下描述中，實施例的序號僅僅便於描述，而並不代表實施例的優劣。對各個實施例的描述有所側重，某個實施例中沒有詳述的部分可以參見其它實施例的相關描述。
圖2是表示根據本實用新型的第一實施例的製造導體柱的方法的流程圖。該方法涉及在晶片電極的表面上形成導體柱，並且包括以下步驟：在晶片電極的周緣覆蓋設有孔的絕緣層(步驟S11)；對孔的孔壁和暴露於孔的晶片電極的表面進行離子注入和/或等離子體沉積處理，以形成導電籽晶層(步驟S12)；在絕緣層上覆蓋光刻膠，通過光刻在光刻膠中形成與孔連通的開口(步驟S21)；用導電材料填充孔和開口(步驟S22)；以及，去除光刻膠及其下方的導電籽晶層，以形成導體柱(步驟S23)。其中，步驟S11和S12對應於圖1所示的步驟S1，而步驟S21、S22和S23則對應於圖1所示的步驟S2。此外，圖3(a)-(e)是示出在製造導體柱時與圖2所示方法的各步驟相應的結構剖面示意圖，將在以下詳細描述。
在步驟S11中，如圖3(a)所示，首先在晶片10的電極12的周緣覆蓋設有孔28的絕緣層26。絕緣層26可包括聚醯亞胺(PI)、聚苯並噁唑(PBO)、苯並環丁烯(BCB)等材料，而形成於絕緣層26中的孔28可根據需要而具有圓柱形、矩形、方形、三角形、倒梯形等各種各樣的剖面形狀。此外，還可以先在晶片電極的周緣覆蓋上一層鈍化層，然後在該鈍化層上覆蓋絕緣層並開設孔，其中鈍化層可包括氧化矽或氮化矽等氧化物材料。容易理解，儘管在圖3(a)中示出的電極12被嵌入到晶片10中，使得它們兩者的外表面相齊平，但這僅僅是為了方便圖示，實際上電極12也可以從晶片10的表面突出，成為突起狀的結構。
在步驟S12中，可先對孔28的孔壁和暴露於孔28的晶片電極12的表面進行離子注入處理，以形成離子注入層161，接著進行等離子體沉積處理，以形成等離子體沉積層162，該等離子體沉積層162和離子注入層161一起組成導電籽晶層16。如圖3(b)所示，離子注入層161位於晶片電極12的表面14下方、孔28的孔壁下方和絕緣層26的表面下方，而等離子體沉積層162則相應地位於離子注入層161的上方，離子注入層161和等離子體沉積層162一起組成導電籽晶層。除了先進行離子注入後進行等離子體沉積之外，在形成導電籽晶層時，還可以僅通過離子注入將導電材料注入到晶片電極表面、孔壁和絕緣層表面的下方，以形成離子注入層作為導電籽晶層，或者可以僅通過等離子體沉積將導電材料沉積到晶片電極表面、孔壁和絕緣層表面的上方，以形成等離子體沉積層作為導電籽晶層。可選地，還可以先進行等離子體沉積後進行離子注入處理，從而在晶片電極表面、孔壁和絕緣層表面的上方形成等離子體沉積層，並在該等離子體沉積層的表面下方形成離子注入層。此外，在各種形成導電籽晶層的方法中，均可以進行一次或多次離子注入和/或等離子體沉積處理，以形成一個或多個離子注入層和/或等離子體沉積層。
圖5(a)-(e)是示出根據本實用新型的各種導電籽晶層的剖面示意圖，其中，基體22表示在其上面進行離子注入和/或等離子體沉積的對象物，可包括下文所描述的晶片電極材料、晶片基材、封裝基板材料、封裝基板線路材料、絕緣層材料等等。在該實施例中，基體22概括地表示晶片電極材料和絕緣層材料，而基體的表面24則概括地表示晶片電極的表面、絕緣層的表面以及形成於絕緣層中的孔的孔壁。在圖5(a)中，導電籽晶層僅僅包括形成於基體22的表面24下方的離子注入層161。在圖5(b)中，導電籽晶層僅僅包括沉積到基體22的表面24上方的等離子體沉積層162。在圖5(c)中，導電籽晶層既包括形成於基體22的表面24下方的離子注入層161，又包括附著在該離子注入層161上方的等離子體沉積層162。在圖5(d)中，導電籽晶層包括直接位於基體22的表面24上方的等離子體沉積層162、以及注入到該等離子體沉積層162的表面下方的離子注入層161，此時離子注入層161的內表面將位於等離子體沉積層162中，而外表面則與等離子體沉積層162的外表面齊平。圖5(e)表示先後進行了兩次離子注入、等離子體沉積所得到的導電籽晶層的剖面結構，其中導電籽晶層中的離子注入層161和等離子體沉積層162均分為兩層。第二離子注入層將深入到第一注入層的內部，而第二等離子體沉積層則附著於第一沉積層的上方。容易理解，圖5(a)-(e)所示的結構僅僅是導電籽晶層的示例性圖示，而不是窮盡性的列舉。例如，各個圖中的導電籽晶層均可具有分成兩層或更多層的離子注入層和/或等離子體沉積層，也可以彼此疊置在一起而成為複雜的多層構造，例如離子注入層/等離子體沉積層/離子注入層/等離子體沉積層的構造，等等。
離子注入可通過以下方法來進行：使用導電材料作為靶材，在真空環境下，通過電弧作用使靶材中的導電材料電離而產生離子，然後在電場下使該離子加速而獲得一定的能量。高能的導電材料離子接著以較高的速度直接撞擊到晶片電極的表面、孔的孔壁和絕緣層的表面上，並且注入到表面或孔壁下方一定的深度處。在所注入的導電材料離子與晶片電極和絕緣層的材料分子之間形成了較為穩定的化學鍵，例如離子鍵或共價鍵，二者共同構成了摻雜結構。該摻雜結構(即，離子注入層)的外表面與晶片電極的表面、孔的孔壁或絕緣層的表面相齊平，而其內表面則深入到晶片電極和絕緣層的內部，即，位於晶片電極的表面、孔的孔壁和絕緣層的表面下方。在離子注入過程中，可通過控制各種參數(例如電場電壓、電流、真空度、離子注入劑量等)而容易地調節離子注入的深度、以及基體(在此指代晶片電極材料和絕緣層材料)與導電籽晶層之間的結合力。例如，離子的注入能量可被調節為1-1000keV(例如5、10、50、100、200、300、400、500、600、700、800、900keV等)，注入深度可被調節為1-500nm(例如5、10、50、100、200、300、400nm等)。
等離子體沉積可採用與離子注入相似的方式來進行，只不過在工作過程中施加較低的加速電壓。即，同樣使用導電材料作為靶材，在真空環境下，通過電弧作用使靶材中的導電材料電離而產生離子，然後在電場下驅使該離子加速而獲得一定的能量並沉積到晶片電極的表面、孔的孔壁和絕緣層的表面上，構成等離子體沉積層。在等離子體沉積期間，可以通過調節電場的加速電壓而使導電材料的離子獲得1-1000eV(例如5、10、50、100、200、300、400、500、600、700、800、900eV等)的能量，並且可以通過控制離子沉積時間、通過電流等而得到厚度為10-1000nm(例如50、100、200、300、400、500、600、700、800、900nm等)的等離子體沉積層。
在離子注入和/或等離子體沉積時，所用的靶材為導電材料，可以是金屬靶材、氧化物靶材、硫化物靶材(例如CdS、ZnS等)、氮化物靶材(例如TiN等)、碳化物靶材(例如WC、VC、Cr4C3等)中的一種或多種。金屬靶材例如可包括Ti、Cr、Ni、Cu、Ag、Al、Au、V、Zr、Mo、Nb、In、Sn、Tb以及它們之間的合金中的一種或多種，而氧化物靶材例如可包括In2O3、SnO2、TiO2、WO3、MoO3和Ga2O3中的一種或多種。優選的是，所用的靶材材料容易與晶片電極材料和絕緣層材料之間形成較大的結合力，例如可採用與晶片電極相同的導電材料。容易理解，在離子注入、等離子體沉積期間採用的靶材可以是相同的靶材，也可以是不同的靶材，從而相應地在最終得到的導電籽晶層中包含相同或者不同的導電材料組分。此外，也可以相繼地使用不同的靶材進行離子注入或者進行等離子體沉積，使得在最終獲得的導電籽晶層中，離子注入層或者等離子體沉積層被分為一層或多層。本實用新型人發現，如果先對基體進行離子注入(注入能量為1-1000KeV)後進行等離子體沉積(沉積能量為1-1000eV)，這樣形成的導電籽晶層與基體之間的結合力將會大大增加，因而是優選的。在要形成導電銅柱的情況下，優選地使用Ti、Cr、Ni或Cr-Ni合金作為形成導電籽晶層用的靶材。
在離子注入期間，導電材料的離子以很高的速度強行地注入到基體的內部，與基體材料之間形成穩定的摻雜結構，相當於在基體的表面下方形成了數量眾多的基樁。由於存在基樁且後續製得的導體加厚層與該基樁相連，因而在最終製得的包括導電籽晶層和導體加厚層的導體柱與基體之間具有很高的結合力，遠高於現有技術中通過磁控濺射獲得的結合力(最大為0.5N/mm)。在等離子體沉積期間，導電材料的離子在加速電場的作用下以較高的速度飛向基體並沉積在上面，形成等離子體沉積層。等離子體沉積層與基體材料之間具有較大的結合力(大於0.5N/mm)，使得最終製得的導體柱不容易從基體脫落或剝離。另一方面，用於離子注入和等離子體沉積的導電材料離子通常具有納米級的尺寸，在注入或沉積期間分布較為均勻，而且到基體表面的入射角度差別不大。因此，能夠確保所得的導電籽晶層具有良好的均勻度和緻密性，不容易出現針孔或裂紋現象，這有利於提高導體柱的結構完整性、剛性和導電性。
在形成了導電籽晶層之後，接著在絕緣層的上面覆蓋光刻膠，通過現有技術中常見的光刻等工藝在該光刻膠中形成開口(步驟S21)。光刻膠中的開口與之前形成於絕緣層中的孔相連通，以便暴露晶片電極的表面，更具體而言是暴露形成於晶片電極表面上的導電籽晶層。如圖3(c)中所示，在絕緣層26的上方覆蓋了光刻膠30，並在該光刻膠30中形成有與如圖3(b)所示在絕緣層26中形成的孔28相連通的開口32。容易理解，儘管圖3(c)所示的開口32的內壁與在絕緣層26中的孔28的孔壁上形成的導電籽晶層的內壁相連續並且對齊，但是本實用新型並不受限於此。例如，開口32的內徑也可以寬於孔28或者形成於孔28的孔壁上的導電籽晶層的內徑。
然後，在步驟S22中，用導電材料填充孔和開口，以形成位於導電籽晶層上方的柱狀導體加厚層。導體加厚層可以通過電鍍、化學鍍、真空蒸發鍍、濺射等方法中的一種或多種處理方式，使用例如Al、Mn、Fe、Ti、Cr、Co、Ni、Cu、Ag、Au、V、Zr、Mo、Nb及它們之間的合金中的一種或多種來形成。Cu、Ag、Au和Al由於具有良好的導電性而廣泛地應用於導電柱中。因為電鍍的速度快、成本低，而且可電鍍材料的範圍非常廣泛，尤其適用於Cu、Ni、Sn、Ag以及它們之間的合金等，因而通常使用電鍍法來製備導體加厚層。對於某些導電材料(特別是Al、Cu、Ag及其合金)而言，濺射的速度可以達到100nm/min，因而可使用濺射方法在導電籽晶層上快速地鍍覆導體加厚層。由於之前已經通過離子注入和/或等離子體沉積形成了均勻、緻密的導電籽晶層，所以很容易通過上述各種方法在導電籽晶層上形成均勻、緻密的導體加厚層，進而與導電籽晶層一起組成導體柱。如圖3(d)所示，通過電鍍方法在孔28和開口32中填充了導體加厚層18。在使用銅進行電鍍而形成導體加厚層18時，便得到常用的銅柱。
最後，在步驟S23中，去除光刻膠及其下方的導電籽晶層，從而形成導體柱。如圖3(e)所示，導體加厚層18周圍的光刻膠30已被移除，光刻膠30下方的導電籽晶層也已通過蝕刻等方式而被移除，得到了兩個彼此電分離的導體柱20。每個導體柱20均包括設置在晶片電極表面12上的導電籽晶層16和在該導電籽晶層16的上方形成的柱狀的導體加厚層18。由於離子注入層161的存在，導體柱20的一端被埋入晶片10(具體而言是晶片電極12)的內部，另一端則位於晶片10的表面上方。儘管在圖中顯示了兩個分開的導體柱20，但是容易理解，相應於晶片電極12的個數且根據需要，所得導體柱20的數量可以是僅僅一個，也可以是三個或三個以上。此外，容易理解，儘管圖3(e)所示的導體柱20為實心的柱狀，但是本實用新型並不受限於此，該導體柱20也可以是中空的。
圖4是示出使用圖2所示方法製得的另一導體柱的剖面示意圖。在該示例中，晶片電極12從晶片10的表面突出，成為突起狀的結構。相應地，絕緣層26覆蓋晶片電極12的周緣以及晶片10表面的未形成電極的部分，而導電籽晶層16則形成於晶片電極12的表面上和開設於絕緣層26的孔28的內壁上。
圖6是表示根據本實用新型的第二實施例的製造導體柱的方法的流程圖。該方法涉及在形成於晶片中的孔的孔壁上形成導體柱，包括以下步驟：對一塊晶片或者層疊在一起的兩塊或多塊晶片進行鑽通孔，在通孔的周圍覆蓋絕緣層(步驟S11)；對通孔的孔壁進行離子注入和/或等離子體沉積處理，以形成貫穿一塊晶片或者層疊在一起的兩塊或多塊晶片的導電籽晶層(步驟S12)；用導電材料填充通孔(步驟S21)；以及，去除絕緣層以形成導體柱(步驟S22)。其中，步驟S11和S12對應於圖1所示的步驟S1，而步驟S21和S22則對應於圖1所示的步驟S2。此外，圖7(a)-(d)是示出在製造導體柱時與圖6所示方法的各步驟相應的結構剖面示意圖，將在以下詳細描述。
在步驟S11中，如圖7(a)所示，首先對包括晶片電極12的一塊晶片10或者層疊在一起的兩塊或多塊晶片10進行鑽通孔36，然後在通孔36的周圍覆蓋絕緣層26。該通孔36可以貫穿各個晶片10上的晶片電極12，也可以僅貫穿其中一些晶片上的電極或者是某個特定晶片上的一些電極。例如，通孔36可以僅僅貫穿圖7(a)所示的上層晶片10中的左側電極，而不貫穿右側電極。如第一實施例中所述，在此採用的絕緣層26也可包括聚醯亞胺(PI)、聚苯並噁唑(PBO)、苯並環丁烯(BCB)等材料。在採用層疊在一起的兩塊或多塊晶片時，這兩塊或多塊晶片可以直接堆疊在一起，也可以如圖7(a)所示在各個晶片之間介入放置絕緣隔離層34。絕緣隔離層34典型地使用常見的半固化片，也可以使用PP、PI、PTO、PC、PSU、PES、PPS、PS、PE、PEI、PTFE、PEEK、PA、PET、PEN、LCP、PPA等有機高分子薄膜。此外，雖然通孔的實施方式在本領域中較為普遍，但是本實用新型並不受限於此。事實上，除了通孔之外，也可以對一塊晶片或者層疊在一起的兩塊或多塊晶片鑽盲孔，只要該盲孔能夠貫穿各個晶片上的相應晶片電極即可。在鑽孔時，可以採用機械鑽孔、衝孔、雷射打孔、等離子體刻蝕和反應離子刻蝕等，其中雷射打孔又可使用紅外雷射打孔、YAG雷射打孔和紫外雷射打孔，可在基材上形成孔徑達到2-5微米的微孔。孔的剖面形狀可以是圓形、矩形、梯臺形等各種各樣的形狀，在雷射鑽孔時通常形成縱向剖面為倒置梯形的孔。在鑽孔之後且在孔壁上形成導電籽晶層之前，可以採用等離子體清洗或化學腐蝕方法來進行膠渣去除處理，以去除在鑽孔期間殘留在孔壁上的樹脂或者切割碎片等，避免層間互連和可靠性出現問題。
在步驟S12中，對通孔的孔壁進行離子注入和/或等離子體沉積處理，以形成貫穿一塊晶片或者層疊在一起的兩塊或多塊晶片的導電籽晶層。此時，在通孔的孔壁上和絕緣層的表面上形成了包括離子注入層和/或等離子體沉積層的導電籽晶層。如前所述，該導電籽晶層的剖面結構可以是圖5(a)至5(e)所示的任何一種，其中的基體22在該實施例中表示晶片電極材料或晶片基材、以及覆蓋在通孔周圍的絕緣層，而基體22的表面則表示形成於晶片中的通孔36的孔壁、以及絕緣層的表面。例如，在步驟S12中形成的導電籽晶層可以僅僅包括注入到基體的表面下方的離子注入層、或者沉積到基體的表面上方的等離子體沉積層，或者包括位於基體表面上方的等離子體沉積層以及注入到等離子體沉積層內部的離子注入層。其中，每個離子注入層、等離子體沉積層又可分為兩層或更多層。在圖7(b)所示的示例中，導電籽晶層包括形成於通孔36的孔壁38和絕緣層26的表面下方的離子注入層161、以及沉積到該離子注入層161的上方的等離子體沉積層162。離子注入和等離子體沉積的實施方法如前文所述，可以產生在與基體材料之間具有很大結合力的導電籽晶層，該導電籽晶層具有良好的均勻度和緻密性，不容易出現針孔或裂紋現象。
在形成了導電籽晶層之後，接著在步驟S21中，用導電材料填充晶片中的通孔，以形成位於導電籽晶層上方的柱狀導體加厚層。如前文所述，可以通過電鍍、化學鍍、真空蒸發鍍、濺射等方法中的一種或多種處理方式來形成導體加厚層。在圖7(c)所示的示例中，通過電鍍方法在形成於晶片10的通孔36中填充了導體加厚層18。儘管圖7(c)所示的導體加厚層18為實心的柱狀，但是容易理解，該導體加厚層18也可以不完全填充通孔36，而是僅僅在通孔36的內壁上具有一定的厚度而成為中空的柱狀。此外，雖然圖7(c)所示的導體加厚層18僅形成於通孔36內並且與形成於絕緣層26表面上的導電籽晶層的外表面相齊平，但是本實用新型並不受限於此。例如，還可以在通孔36的外部且在絕緣層26的上方形成導體加厚層18。
隨後，在步驟S22中，去除絕緣層以形成導體柱。如圖7(d)所示，絕緣層26及其上方的導電籽晶層均已被移除，得到了兩個彼此電分離的導體柱20。每個導體柱20均包括設置在形成於晶片10中的孔的孔壁上的導電籽晶層16和在該導電籽晶層16的上方形成的柱狀導體加厚層18。各導體柱20的兩端均從晶片10的表面向外突出，以方便隨後電連接至封裝基板。當然，在形成盲孔的情況下，導體柱20便僅僅在其一端部從晶片10的表面向外突出。儘管在圖中顯示了兩個分開的導體柱20，但是容易理解，相應於晶片電極12的個數且根據需要，也可以製備僅僅一個、或者三個或三個以上的導體柱20。在去除絕緣層以形成導體柱時，可以使用有機溶劑或鹼液等適當的剝離液來溶解絕緣層，同時去除其上方的導電籽晶層。此外，也可以如第一實施例那樣，先在絕緣層26的上方覆蓋光刻膠，通過光刻而暴露出不需要形成導體柱的導電籽晶層的部分(即，形成於絕緣層26上方的一部分導電籽晶層)，然後通過快速蝕刻來去除這部分導電籽晶層；之後，可以剝離絕緣層26，也可以保留絕緣層26以對晶片10上的晶片電極12提供絕緣保護。
圖8是表示根據本實用新型的第三實施例的製造導體柱的方法的流程圖。該方法涉及在封裝基板的線路表面上形成導體柱，並且包括以下步驟：對封裝基板的表面進行離子注入和/或等離子體沉積處理，以形成導電籽晶層(步驟S1)；在封裝基板上覆蓋光刻膠，通過光刻在光刻膠中形成開口以暴露封裝基板的線路表面(步驟S21)；用導電材料填充開口(步驟S22)；去除光刻膠及其下方的導電籽晶層，以形成導體柱(步驟S23)。其中，步驟S21、S22和S23對應於圖1所示的步驟S2。此外，圖9(a)-(d)是示出在製造導體柱時與圖8所示方法的各步驟相應的結構剖面示意圖。在該實施例中使用的封裝基板可以是單層印刷線路板，也可以是帶有多層線路圖案的積層多層基板或者是埋線路無芯板。為了便於理解，在下文中僅以單層印刷線路板為例進行說明。此外，製備封裝基板的基材可包括BT(雙馬來醯亞胺三嗪)樹脂、環氧樹脂、氰酸酯樹脂、聚苯醚樹脂等有機樹脂、它們的改性樹脂、或者其各種組合。
在步驟S1中，如圖9(a)所示，相繼地對封裝基板40的表面42進行離子注入和等離子體沉積處理，以形成包括離子注入層161和等離子體沉積層162的導電籽晶層。其中，離子注入層161位於封裝基板40的表面42下方，其外表面與封裝基板40的表面42齊平。等離子體沉積層162則附著於離子注入層161的上方並且位於封裝基板40的表面42上方，其內表面與封裝基板40的表面42齊平。儘管在圖9(a)中示出了包括離子注入層161和等離子體沉積層162兩者的導電籽晶層，但是容易理解，該導電籽晶層的剖面結構也可以如前文所述是圖5(a)至5(e)所示的任何一種，其中的基體22在該實施例中表示封裝基板材料和封裝基板的線路材料(即，構成線路圖案的材料)。例如，導電籽晶層可以僅僅包括注入到基體的表面下方的離子注入層、或者沉積到基體的表面上方的等離子體沉積層，或者包括位於基體表面上方的等離子體沉積層以及注入到等離子體沉積層內部的離子注入層。其中，每個離子注入層、等離子體沉積層又都可以分為兩層或更多層。離子注入和等離子體沉積的實施方法如前文所述，可以產生在與基體材料之間具有很大結合力的導電籽晶層，該導電籽晶層具有良好的均勻度和緻密性，不容易出現針孔或裂紋現象。
容易理解，雖然在圖9(a)所示的示例中，直接在封裝基板的表面42上形成了導電籽晶層，但是也可以類似於圖3(a)至3(b)那樣，先在封裝基板的線路表面44周圍覆蓋一層設有孔以暴露該線路表面的絕緣層，然後同時對該線路表面和絕緣層進行離子注入和/或等離子體沉積處理，以形成類似於圖3(b)示出的導電籽晶層。在此情況下，可以如同第一實施例那樣保留絕緣層，以對封裝基板上的線路圖案提供絕緣保護。此外，雖然在該實施例中使用的封裝基板40是將線路圖案埋入其中的基板，但也可以使用常見的線路圖案從基板表面突出來的基板。在此情況下，優選地採用如圖3(a)至3(b)所示利用絕緣層的方案來形成導電籽晶層。
此後，在導電籽晶層的上面覆蓋光刻膠，通過常規的光刻等工藝在該光刻膠中形成開口(步驟S21)，以便暴露封裝基板的線路表面，更具體而言是暴露形成於該線路表面上方的導電籽晶層。如圖9(b)中所示，在導電籽晶層的上方覆蓋了光刻膠30，該光刻膠30在線路表面44的正上方形成了開口32。
然後，在步驟S22中，用導電材料填充光刻膠中的開口，以形成位於導電籽晶層上方的柱狀導體加厚層。如前文所述，可以通過電鍍、化學鍍、真空蒸發鍍、濺射等方法中的一種或多種處理方式來形成導體加厚層。如圖9(c)所示，通過電鍍方法在開設於光刻膠30的開口32中填充了導體加厚層18。該導體加厚層18可以如圖9(c)所示為實心的柱狀，也可以僅僅在開口32的內壁上具有一定厚度而成為中空的柱狀，例如在電鍍時間較短時。此外，雖然圖9(c)所示的導體加厚層18位於開口32內並且低於光刻膠30的外表面，但是容易理解，該導體加厚層18也可以與光刻膠30的外表面齊平或者從光刻膠30的外表面突出來。
最後，在步驟S23中，去除光刻膠及其下方的導電籽晶層，從而形成導體柱。如圖9(d)所示，導體加厚層18周圍的光刻膠30已被移除，該光刻膠30下方的導電籽晶層也已經通過蝕刻等方式而被移除，得到了兩個彼此電分離的導體柱20。由於在該實施例中直接在封裝基板40的表面42上形成了導電籽晶層，因而封裝基板40的材料及其線路表面的一部分材料也會被蝕刻掉，會導致封裝基板40的整體厚度減小。兩個導體柱20中的每一個均包括設置在封裝基板的線路表面上的導電籽晶層16和在該導電籽晶層16的上方形成的柱狀導體加厚層18。由於離子注入層161的存在，導體柱20的一端被埋入封裝基板40(具體而言是封裝基板的線路圖案)的內部，另一端則位於封裝基板40的表面上方。儘管在圖中顯示了兩個分開的導體柱20，但是容易理解，相應於封裝基板表面上的線路圖案且根據需要，可以製備僅僅一個、或者三個甚至三個以上的導體柱20。另外，儘管導體柱20在圖9(d)中示出為實心的柱狀，但也可以是中空的柱狀。
上文描述了根據本實用新型的製造導體柱的各種方法。下面，將描述使用該導體柱來封裝晶片的方法、以及通過該封裝方法製得的晶片倒裝產品。圖10是表示根據本實用新型的使用導體柱來封裝晶片的方法的流程圖，圖11(a)-(e)是示出使用導體柱封裝了晶片之後的倒裝晶片產品的結構剖面示意圖。
參照圖10，根據本實用新型的使用導體柱來封裝晶片的方法包括以下步驟：在晶片上形成第一導體柱，並且/或者在封裝基板的線路表面上形成第二導體柱(步驟S1)；在第一導體柱與封裝基板的線路表面之間，或者在第二導體柱與晶片電極的表面之間，或者在第一導體柱與第二導體柱之間進行電連接(步驟S2)。其中，第一導體柱和/或第二導體柱可以是如前文所描述的任何一種導體柱。也就是說，第一導體柱可以是如圖3(e)所示的在晶片電極的表面上形成的導體柱、或者是如圖7(d)所示的在開設於晶片中的孔的孔壁上形成的、貫穿一塊或多塊晶片的導體柱，而第二導體柱可以是如圖9(d)所示的在封裝基板的線路表面上形成的導體柱。在使用兩個導體柱的情況下，可以使其中一個導體柱為根據本實用新型的導體柱，而另一個導體柱為現有技術中的導體柱。此外，電連接可以採用本領域中任何已知的方式來實施。例如，可以在第一導體柱與封裝基板的線路表面之間，或在第二導體柱與晶片電極的表面之間，或者在第一導體柱與第二導體柱之間放置焊料塊，通過高溫下的回流焊接來實現電連接。在此情況下，封裝基板的線路表面可包括焊盤以用於焊接晶片側的第一導體柱，或者晶片的電極表面包括焊盤以用於焊接封裝基板側的第二導體柱。另外，第一導體柱還可以形成於晶片電極中的焊盤上，第二導體柱也可以形成於封裝基板的線路圖案中的焊盤上。在電連接之後，還可以在封裝基板與晶片的間隙中填充樹脂進行包封，以固定各個器件，使得整個封裝結構在使用過程中不容易受到損壞或者由於各種環境因素而失效。
圖11(a)和11(b)分別示出將如圖3(e)所示的在晶片電極的表面14上形成的導體柱20、如圖7(d)所示的在開設於晶片中的孔的孔壁上形成並且貫穿一塊或多塊晶片的導體柱20電連接至封裝基板40的線路表面44而得到的晶片倒裝產品的剖面結構。圖11(c)顯示了將如圖9(d)所示的形成於封裝基板40的線路表面44上的導體柱20電連接至晶片10上的晶片電極12而得到的晶片倒裝產品的剖面結構。此外，圖11(d)和11(e)分別示出了將如圖3(e)所示的在晶片電極的表面14上形成的導體柱20、如圖7(d)所示的在開設於晶片中的孔的孔壁上形成並且貫穿一塊或多塊晶片的導體柱20與圖9(d)所示的形成於封裝基板40的線路表面44上的導體柱20相互電連接而得到的晶片倒裝產品的剖面結構。這些晶片倒裝產品均包括封裝基板、晶片以及位於封裝基板與晶片之間並將它們電連接的導體柱，導體柱包括導電籽晶層和在導電籽晶層的上方形成的柱狀的導體加厚層，該導電籽晶層設置在晶片電極的表面、或在形成於晶片中的孔的孔壁、或者在封裝基板的線路表面上，並且包括離子注入層和/或等離子體沉積層。
在所得的晶片倒裝產品中，將晶片10電連接至封裝基板40的導體柱20具有包括離子注入層和/或等離子體沉積層的導電籽晶層。如前文所述，這種導體柱與基體之間具有很高的結合力，因而所得的晶片倒裝產品也將具有很高的穩定性和可靠性，不容易發生失效或電路故障。此外，由於離子注入層和/或等離子體沉積層具有良好的均勻度和緻密性，不容易出現針孔或裂紋現象，導體柱也因此具有很好的結構完整性、剛性和導電性，因而所得的晶片倒裝產品也將具有優異的魯棒性、導電性能和熱性能，可廣泛地應用於各種電子產品中。
上文描述的內容僅僅提及了本實用新型的較佳實施例。然而，本實用新型並不受限於文中所述的特定實施例。本領域技術人員將容易想到，在不脫離本實用新型的要旨的範圍內，可以對這些實施例進行各種顯而易見的修改、調整及替換，以使其適合於特定的情形。實際上，本實用新型的保護範圍是由權利要求限定的，並且可包括本領域技術人員可預想到的其它示例。如果這樣的其它示例具有與權利要求的字面語言無差異的結構要素，或者如果它們包括與權利要求的字面語言有非顯著性差異的等同結構要素，那麼它們將會落在權利要求的保護範圍內。