X波段寬帶高解析度數字信道化接收機的製作方法

2023-08-11 12:04:11 2

專利名稱：X波段寬帶高解析度數字信道化接收機的製作方法
技術領域：
本實用新型涉及一種用於雷達、通信、武器和制導系統的電子裝置，尤其是能實現寬頻帶範圍、高分辨精度的X波段數字信道化接收機。
背景技術：
理想的電子戰接收機除了應具有寬輸入帶寬、高頻率解析度、大動態範圍、多信號並行處理能力外，還必須能對接收到的大量信息進行實時或準實時處理。信道化接收機就是可以實現以上大多數特徵的一種接收機，由於它能夠處理同時到達的多個信號，可以實現監視頻帶內信號的全概率截獲，常運用於寬帶偵察接收中。近幾年，隨著數位訊號處理技術的飛速發展，數字信道化技術得到了越來越廣泛的應用。雷達偵察接收機的發展主要分為模擬接收機和數字接收機兩個階段。在模擬階段，主要有晶體視頻接收機，超外差接收機，瞬時測頻接收機(IFM)，信道化接收機，壓縮接收機，布拉格盒接收機。數字接收機的設計理論還不是十分成熟，主要發展方向仍在討論中，現階段基本發展方向是延著將已有模擬接收機數位化，結合數位訊號處理技術及器件的飛速發展，逐步向寬帶數字接收機方向罪近。數字接收機是一種主要用於數字微波通信、雷達、電子對抗、制導等電子系統設備中的電子部件。在寬頻帶電子戰系統中，X波段數字信道化接收機是主要電子部件之一，描述這種產品性能的主要技術指標有1)工作頻率帶寬；幻接收靈敏度；；3)測頻精度；4)測頻時間；5)脈衝寬度；6)輸入阻抗；7)輸入和輸出端電壓駐波比；8)電路尺寸；9)承受功率等。電子戰的最主要的特點是頻段寬(幾乎覆蓋整個無線頻段)，待處理的信號種類多，對非合作信號進行被動偵察接收。現代電子戰接收機種類繁多，但總的說來尚無一種接收機能滿足電子偵察的所有要求。傳統電子戰接收機多採用模擬方法實現，在接收過程中由於模擬器件的限制，極易導致信號的頻率和相位等精細信息丟失。目前的電子戰系統往往都是在已知或者在事先假定的幾種信號樣式下進行工作的，系統適應能力及反應時間無法滿足電子偵察要求。所以研究開發工作頻段寬，接收適應能力強，可擴展性好，能夠適應多種信號的偵察接收機，是電子戰發展的必然要求。寬帶偵察意味著要使用儘可能高速率的ADC，以覆蓋寬監視帶。目前數字接收機面臨的最大問題是高速ADC採錄下來的大量數據必須有高速DSP來進行處理。否則數位化數據會丟失，系統將工作於非實時方式，不能實現對雷達信號的高概率接收。目前對數字式接收機的研究工作主要集中於高寬頻段內信號的數字採錄技術和相應的高速數字測頻技術方面。

實用新型內容本實用新型提供一種X波段寬帶高解析度數字信道化接收機，該接收機不僅能實現常規的信號接收處理功能，而且能方便地實現接收機在需要較寬工作頻帶、高動態範圍和高分辨精度場合的應用，其工作頻帶範圍8GHz 12GHz，動態範圍可達60dB，頻率分辨精
4度不大於5MHz，克服了傳統接收機工作頻帶不夠寬、頻率解析度不夠高、動態範圍不夠大的技術問題。為解決上述問題，本實用新型所採取的技術方案是—種X波段寬帶高解析度數字信道化接收機，所述的數字信道化接收機由數字接收機、X波段前端接收通道組成，所述的X波段前端接收通道是由一個X波段天線D1、一個限幅器、一個低噪聲放大器LNA、一個X波段接收前端依次連接構成的接收通道。系統接收射頻信號從天線進入後，經過限幅器和低噪放後，由X波段八通道預選濾波器組進行選擇，將寬帶信號分為八個通道，由外部計算機發出開關控制指令，對通道進行掃描，在外部計算機對預選濾波器組進行掃描的同時，控制本振切換輸出頻率。前端混頻後輸出中頻信號，對中頻進行濾波放大，並控制放大鏈增益，將動態進行壓縮，輸出到數字接收機，再由數字接收機對信號進行模數轉換，對得到的數位訊號進行分析，輸出所測信號的脈內頻率、脈衝寬度和脈衝信號的幅度，以數位訊號的形式輸出給計算機進行進一步的分析識別。更進一步的技術方案是所述的X波段接收前端由一個X波段八通道預選濾波器、一個高穩定低相噪的IOOMHz晶振、一個鎖相頻率合成器PLL、一個混頻器、一個低噪聲放大器、一個帶通濾波器、一個二等分功率分配器和一個功率放大器構成，所述的數字接收機由一個鎖相頻率合成器PLL、一個模數轉換晶片ADC和兩個可編程邏輯器件FPGA構成；X波段天線Dl的輸出端接限幅器D2的信號輸入端，該限幅器D2的信號輸出端接低噪聲放大器D3的信號輸入端，該低噪聲放大器D3的信號輸出端接X波段八通道預選濾波器D4的信號輸入端，該X波段八通道預選濾波器D4的信號輸出端接混頻器D5的射頻信號輸入端，該混頻器D5的中頻信號輸出端接低噪聲放大器D9的信號輸入端，該低噪聲放大器D9的信號輸出端接帶通濾波器DlO的信號輸入端，該帶通濾波器DlO的信號輸出端接放大器Dll的信號輸入端，該放大器Dll的信號輸出端接模數轉換晶片D12的信號輸入端，該模數轉換晶片D12的信號輸出端接可編程邏輯器件D13的信號輸入端，該可編程邏輯器件D13的信號輸出端接可編程邏輯器件D14的信號輸入端，該可編程邏輯器件D14的信號輸出端接分析數據輸出埠 P2，埠 Pl為控制數據輸入端，該埠 P 1連接X波段八通道預選濾波器D4的通道選擇控制埠和鎖相頻率合成器D8的控制埠，晶振D6的信號輸出端接二等分功率分配器D7的信號輸入端，該二等分功率分配器D7信號輸出端1接鎖相頻率合成器D8的時鐘輸入端，該鎖相頻率合成器D8的信號輸出端接混頻器D5的本振信號輸入端，該二等分功率分配器D7信號輸出端2接鎖相頻率合成器D15的時鐘輸入端，該鎖相頻率合成器D15的信號輸出端接模數轉換晶片D12的時鐘輸入端，模數轉換晶片ADC採用Atmel公司10位數模數轉換器AT84AS004。該晶片是一種超高速10位A/D轉換器，該器件的最高採樣頻率達2GHz，最大輸入帶寬為3GHz，採樣範圍為500mV，兼容LVDS輸出，與標準的DSP和FPGA接口匹配，可滿足第一或第二耐奎斯特採樣定律的寬帶信號的數位化，可編程邏輯器件FPGA的選型主要基於高速和RAM資源豐富考慮的，FPGA晶片採用Altera公司Mratix II系列的EP2S180，該FPGA邏輯規模較大，內部乘法器較多，存儲器空間大，內部具有多達9Mbit的存儲空間，內部時鐘速率高達500MHz，處理速度快，能夠很好滿足前端高速A/D數據採集和存儲接口設計，同時也能滿足高速數據吞吐率的要求，適合於此類應用，且可以滿足精確測量和快速測量的指標要求，但是單個混頻器、濾波器、放大器、模數轉換器ADC的輸入帶寬有限，無法覆蓋整個X波段，為滿足本實用新型所需求的寬頻帶工作的要求，採用了由X波段八通道預選濾波器組進行選擇，將X波段8 12GHz分為500MHz帶寬的八個通道，由計算機發出開關控制指令，對通道進行掃描的信道化設計方法，實現寬頻帶範圍的應用，使用時，系統接收的射頻信號從天線Dl進入後，經過限幅器D2和低噪放D3後，由X波段八通道預選濾波器組D4進行選擇，將X波段8 12GHz的寬帶信號分為8 8. 5GHz、8. 5 9GHz、9 9. 5GHz、9. 5 10GHz、10 10. 5GHz、10. 5 1 IGHzUl 11. 5GHz、ll. 5 12GHz 的Λ個通道，由外部計算機發出開關控制指令，對通道進行掃描，在外部計算機對預選濾波器組D4進行掃描的同時，控制鎖相頻率合成器D8切換輸出頻率，對應每個通道輸出7. 35GHz,7. 85GHz、8. 35GHz、8. 75GHz、9. 35GHz、9. 85GHz、10. 35GHz、10. 85GHz 的本振信號，經過混頻器 D5 後即可輸出頻率範圍0. 65 1. 15GHz的中頻信號，帶寬為500MHz，滿足後續濾波器、放大器、模數轉換器ADC等器件的工作頻率和工作帶寬要求，本實用新型的X波段寬帶高解析度數字信道化接收機安裝在金屬機殼中使用，通過對各模塊加裝金屬隔斷，安裝金屬屏蔽盒，將數字部分與模擬部分分開，前端部分與後端部分分開，儘量提高隔離度，減少晶片之間，各模塊之間的耦合幹擾，從而提高本實用新型的測量精度，減少測量誤差。所述的X波段寬帶高解析度數字信道化接收機的算法框架由輸入埠 P3、輸出埠、數據分配模塊Si、信道化測量模塊S2、瞬時頻域測量模塊S3和脈衝描述字PDW甄別與合成模塊S4構成，該輸入埠 P3接數據分配模塊Sl的輸入端，所述的數據分配模塊Sl的數據分配輸出口接信道化測量模塊S2的信號輸入端，該信道化測量模塊S2的數據輸出口接PDW甄別與合成模塊S4的數據輸入口，該PDW甄別與合成模塊S4的數據輸出端接PDW數據輸出埠 P4，數據分配模塊Sl的數據分配輸出口接瞬時頻域測量模塊S3的信號輸入端，該瞬時頻域測量模塊S3的數據輸出口接PDW甄別與合成模塊S4的數據輸入口，該PDW甄別與合成模塊S4的數據輸出端接PDW數據輸出埠 P4。因為要達到指標要求的IOOns的最小脈寬和_86dBm的靈敏度，這是無法使用數字信道化的方法實現的，要保證_86dBm的靈敏度，數字信道化可接受的最小脈寬為400ns，對於寬度為400ns以下的脈衝，必須使用其他方法，本實用新型使用瞬時頻域測量方法完成頻率的測量，模數轉換器ADC的採樣數據首先經過數據分配模塊Sl分為兩部分，一部分進入信道化測量模塊S2，另一部分進入瞬時頻域測量模塊S3，二者的PDW輸出經過最後的PDW甄別與合成模塊S4最終輸出，在PDW甄別與合成階段，屏蔽頻域測量模塊中脈寬大於400ns的輸出，本實用新型具體實現中數據分配模塊Sl和信道化測量模塊S2在可編程邏輯器件D13中完成，而瞬時頻域測量模塊S3和PDW甄別與合成模塊S4在可編程邏輯器件D14中完成。所述的X波段寬帶高解析度數字信道化接收機的信道化測量算法框架由輸入埠 P5、輸出埠、數字信道化模塊S5，信道監測模塊S6、信道選取模塊S7、相位計算模塊S10、頻率計算模塊S11、幅度計算模塊S9和到達時間及脈寬計算模塊S8組成，該輸入埠P5接數字信道化模塊S5的輸入端，該數字信道化模塊S5的數據輸出端接信道檢測模塊S6的信號輸入端，該信道檢測模塊S6的數據輸出端接到達時間及脈寬計算模塊S8的數據輸入端，該到達時間及脈寬計算模塊S8的數據輸出端接數據輸出埠 P8，信道檢測模塊S6的數據輸出端接信道選取模塊S7的數據輸入端，該信道選取模塊S7的數據輸出端接幅度計算模塊S9的數據輸入端和相位計算模塊SlO的數據輸入端，該幅度計算模塊S9的數據輸出端接幅度輸出埠 P6，該相位計算模塊SlO的數據輸出端接頻率計算模塊Sll的數據輸入端，該頻率計算模塊Sll的數據輸出端接頻率輸出埠 P7。本實用新型的數字信道化模塊將每一路輸入的數位訊號分成32個信道，每個信道帶寬18. 75MHz，其中0信道和31信道處於過渡帶內，無信號，所以實際有效信道數為30，信道監測模塊使用小波變換方法檢測，如果某信道檢測到信號，讓開信號的上升沿後，對應信道的信道監測通知各信號選取部件選擇對應的信道，送往下一級相位計算，兔耳效應採用延時檢測的方法去除，以增加處理時延為代價降低誤碼率，相位計算模塊採用cordic算法，在FPGA中採用流水模式計算，效率較高，頻率計算模塊和相在此基礎上採用最小二乘和平均積累的方式完成。所述的X波段寬帶高解析度數字信道化接收機的瞬時頻域測量算法框架由輸入埠 P9、輸出埠、數字正交模塊S12、信號檢測模塊S13、FFT計算模塊S15、頻率測量模塊S16、到達時間及脈寬計算模塊S14組成，輸入埠 P9接數字正交模塊S12的輸入端，該數字正交模塊S12的I路數據輸出埠 1接信號檢測模塊S13的信號輸入端，該信號檢測模塊S13的信號輸出端接FFT計算模塊S15的信號輸入端，該FFT計算模塊S15的信號輸出端接幅度輸出埠 PlO和頻率測量模塊S16的信號輸入端，該頻率測量模塊S16的信號輸出端接頻率輸出埠 P11，數字正交模塊S12的I支路數據輸出埠接FFT計算模塊S15的信號輸入端，數字正交模塊S12的Q支路數據輸出埠接檢測模塊S13的信號輸入端，信號檢測模塊S13的信號輸出端接到達時間及脈寬計算模塊S14的信號輸入端，該到達時間及脈寬計算模塊S14的信號輸出端接數據輸出埠 P12。本實用新型仍然採用流水式設計，可對窄脈衝信號提供精細的頻率分辨力，其最大的缺點為不能處理同時到達信號，要求背景信號與被測信號之間的頻率間隔較大，對於不同射頻同時到達信號的響應取決於信號的相對功率電平，當信號之間功率電平有明顯差異時，只能較正確地測量出強信號的頻率，當信號功率電平相差不大時，測量的頻率值是「位於其間」的某個值。採用上述技術方案所產生的有益效果在於1)輸入頻帶範圍寬該數字信道化接收機為了加寬接收機的射頻覆蓋範圍，將射頻頻譜細分為若干區段，同時把每個信道下變頻到一個固定中頻，用鄰接濾波器組利用頻率來分選信號，解決了常規接收機頻率覆蓋範圍窄的問題；2)高頻率解析度該數字信道化接收機採用了 Atmel公司的模數轉換器AT84AS004 和 Altera 公司 Stratix II 系列的 FPGA 晶片 EP2S180，AT84AS004 晶片是一種超高速10位A/D轉換器，該器件的最高採樣頻率達2GHz，最大輸入帶寬為3GHz，採樣範圍為500mV，兼容LVDS輸出，與標準的DSP和FPGA接口匹配，可滿足第一或第二耐奎斯特採樣定律的寬帶信號的數位化，EP2S180的邏輯規模較大，內部乘法器較多，存儲器空間大，內部具有多達9Mbit的存儲空間，內部時鐘速率高達500MHz，處理速度快，能夠很好滿足前端高速A/D數據採集和存儲接口設計，同時也能滿足高速數據吞吐率的要求，適合於此類應用，且可以滿足精確測量和快速測量的指標要求，實現頻率測量的高解析度；3)大動態範圍本實用新型的X波段寬帶高解析度數字信道化接收機使用動態範圍為-SOdBm -20dBm，動態範圍較大，達到60dB，超過模數轉換器ADC的動態範圍，該數字信道化接收機採用了將前端混頻後輸出中頻，對中頻進行濾波放大，並控制放大鏈增益，將60dB的動態壓縮至40dB，即輸出-42 _2dBm的中頻信號給模數轉換器ADC的方法，既滿足了模數轉換器ADC的動態要求，又保證了整機大動態範圍應用的需要。
圖1是本實用新型的X波段寬帶高解析度數字信道化接收機的原理框圖。圖2是本實用新型的X波段寬帶高解析度數字信道化接收機的實施例的構造原理圖。圖3是圖2的信道化接收機可編程邏輯器件設計算法框架圖；圖4是圖3的信道化測量模塊S2算法框架圖；圖5是圖3的瞬時頻率測量模塊S3算法框架圖。
具體實施方式
下面對本實用新型做進一步詳細描述如圖1、2所示，一種X波段寬帶高解析度數字信道化接收機，所述的數字信道化接收機由數字接收機、X波段前端接收通道組成，所述的X波段前端接收通道是由一個X波段天線D1、一個限幅器、一個低噪聲放大器LNA、一個X波段接收前端依次連接構成的接收通道。X波段接收前端由一個X波段八通道預選濾波器、一個高穩定低相噪的IOOMHz晶振、一個鎖相頻率合成器PLL、一個混頻器、一個低噪聲放大器、一個帶通濾波器、一個二等分功率分配器和一個功率放大器構成。數字接收機由一個鎖相頻率合成器PLL、一個模數轉換晶片ADC和兩個可編程邏輯器件FPGA構成。系統接收射頻信號從天線進入後，經過限幅器和低噪聲放大器LNA後，由X波段八通道預選濾波器組進行選擇，將寬帶信號分為八個通道，由外部計算機發出開關控制指令，對通道進行掃描，在外部計算機對預選濾波器組進行掃描的同時，控制本振切換輸出頻率。前端混頻後輸出中頻信號，對中頻進行濾波放大，並控制放大鏈增益，將動態進行壓縮，輸出到數字接收機，再由數字接收機對信號進行模數轉換，對得到的數位訊號進行分析，輸出所測信號的脈內頻率、脈衝寬度和脈衝信號的幅度，以數位訊號的形式輸出給計算機進行進一步的分析識別。X波段天線Dl的輸出端接限幅器D2的信號輸入端，該限幅器D2的信號輸出端接低噪聲放大器D3的信號輸入端，該低噪聲放大器D3的信號輸出端接X波段八通道預選濾波器D4的信號輸入端，該X波段八通道預選濾波器D4的信號輸出端接混頻器D5的射頻信號輸入端，該混頻器D5的中頻信號輸出端接低噪聲放大器D9的信號輸入端，該低噪聲放大器D9的信號輸出端接帶通濾波器DlO的信號輸入端，該帶通濾波器DlO的信號輸出端接放大器Dll的信號輸入端，該放大器Dll的信號輸出端接模數轉換晶片D12的信號輸入端，該模數轉換晶片D12的信號輸出端接可編程邏輯器件D13的信號輸入端，該可編程邏輯器件D13的信號輸出端接可編程邏輯器件D14的信號輸入端，該可編程邏輯器件D14的信號輸出端接分析數據輸出埠 P2，埠 Pl為控制數據輸入端，該埠 Pl連接X波段八通道預選濾波器D4的通道選擇控制埠和鎖相頻率合成器D8的控制埠，晶振D6的信號輸出端接二等分功率分配器D7的信號輸入端，該二等分功率分配器D7信號輸出端1接鎖相頻率合成器D8的時鐘輸入端，該鎖相頻率合成器D8的信號輸出端接混頻器D5的本振信號輸入端，該二等分功率分配器D7信號輸出端2接鎖相頻率合成器D15的時鐘輸入端，該鎖相頻率合成器D15的信號輸出端接模數轉換晶片D12的時鐘輸入端，模數轉換晶片ADC採用Atmel公司10位數模數轉換器AT84AS004。該晶片是一種超高速10位A/D轉換器，該器件的最高採樣頻率達2GHz，最大輸入帶寬為3GHz，採樣範圍為500mV，兼容LVDS輸出，與標準的DSP和FPGA接口匹配，可滿足第一或第二耐奎斯特採樣定律的寬帶信號的數位化，可編程邏輯器件FPGA的選型主要基於高速和RAM資源豐富考慮的，FPGA晶片採用Altera公司Mratix II系列的EP2S180，該FPGA邏輯規模較大，內部乘法器較多，存儲器空間大，內部具有多達9Mbit的存儲空間，內部時鐘速率高達500MHz，處理速度快，能夠很好滿足前端高速A/D數據採集和存儲接口設計，同時也能滿足高速數據吞吐率的要求，適合於此類應用，且可以滿足精確測量和快速測量的指標要求，但是單個混頻器、濾波器、放大器、模數轉換器ADC的輸入帶寬有限，無法覆蓋整個X波段，為滿足本實用新型所需求的寬頻帶工作的要求，採用了由X波段八通道預選濾波器組進行選擇，將X波段8 12GHz分為500MHz帶寬的八個通道，由計算機發出開關控制指令，對通道進行掃描的信道化設計方法，實現寬頻帶範圍的應用，使用時，系統接收的射頻信號從天線Dl進入後，經過限幅器D2和低噪放D3後，由X波段八通道預選濾波器組D4進行選擇，將X波段8 12GHz的寬帶信號分為8 8. 5GHz、8. 5 9GHz、9 9. 5GHz、9. 5 10GHz、10 10. 5GHz、10. 5 llGHz、ll 11. 5GHz、ll. 5 12GHz的八個通道，由外部計算機發出開關控制指令，對通道進行掃描，在外部計算機對預選濾波器組D4進行掃描的同時，控制鎖相頻率合成器D8切換輸出頻率，對應每個通道輸出7. 35GHz,7. 85GHz、8. 35GHz、8. 75GHz、9. 35GHz、9. 85GHz、10. 35GHz、10. 85GHz的本振信號，經過混頻器D5後即可輸出頻率範圍0. 65 1. 15GHz的中頻信號，帶寬為500MHz，滿足後續濾波器、放大器、模數轉換器ADC等器件的工作頻率和工作帶寬要求，本實用新型的X波段寬帶高解析度數字信道化接收機安裝在金屬機殼中使用，通過對各模塊加裝金屬隔斷，安裝金屬屏蔽盒，將數字部分與模擬部分分開，前端部分與後端部分分開，儘量提高隔離度，減少晶片之間，各模塊之間的耦合幹擾，從而提高本實用新型的測量精度，減少測量誤差。如圖3所示，是X波段寬帶高解析度數字信道化接收機的信道化接收機可編程邏輯器件設計算法框架圖；算法模塊框架由輸入埠 P3、輸出埠、數據分配模塊Si、信道化測量模塊S2、瞬時頻域測量模塊S3和脈衝描述字PDW甄別與合成模塊S4構成，該輸入埠P3接數據分配模塊Sl的輸入端，所述的數據分配模塊Sl的數據分配輸出口接信道化測量模塊S2的信號輸入端，該信道化測量模塊S2的數據輸出口接PDW甄別與合成模塊S4的數據輸入口，該PDW甄別與合成模塊S4的數據輸出端接PDW數據輸出埠 P4，數據分配模塊Sl的數據分配輸出口接瞬時頻域測量模塊S3的信號輸入端，該瞬時頻域測量模塊S3的數據輸出口接PDW甄別與合成模塊S4的數據輸入口，該PDW甄別與合成模塊S4的數據輸出端接PDW數據輸出埠 P4。因為要達到指標要求的IOOns的最小脈寬和_86dBm的靈敏度，這是無法使用數字信道化的方法實現的，要保證_86dBm的靈敏度，數字信道化可接受的最小脈寬為400ns，對於寬度為400ns以下的脈衝，必須使用其他方法，本實用新型使用瞬時頻域測量方法完成頻率的測量，模數轉換器ADC的採樣數據首先經過數據分配模塊Sl分為兩部分，一部分進入信道化測量模塊S2，另一部分進入瞬時頻域測量模塊S3，二者的PDW輸出經過最後的PDW甄別與合成模塊S4最終輸出，在PDW甄別與合成階段，屏蔽頻域測量模塊中脈寬大於400ns的輸出，本實用新型具體實現中數據分配模塊Sl和信道化測量模塊S2在可編程邏輯器件D13中完成，而瞬時頻域測量模塊S3和PDW甄別與合成模塊S4在可編程邏輯器件D14中完成。如圖4所示，X波段寬帶高解析度數字信道化接收機的信道化測量模塊S2的算法框架由輸入埠 P5、輸出埠、數字信道化模塊S5，信道監測模塊S6、信道選取模塊S7、相位計算模塊S10、頻率計算模塊S11、幅度計算模塊S9和到達時間及脈寬計算模塊S8組成，該輸入埠 P5接數字信道化模塊S5的輸入端，該數字信道化模塊S5的數據輸出端接信道檢測模塊S6的信號輸入端，該信道檢測模塊S6的數據輸出端1接到達時間及脈寬計算模塊S8的數據輸入端，該到達時間及脈寬計算模塊S8的數據輸出端接數據輸出埠 P8，信道檢測模塊S6的數據輸出端2接信道選取模塊S7的數據輸入端，該信道選取模塊S7的數據輸出端接幅度計算模塊S9的數據輸入端和相位計算模塊SlO的數據輸入端，該幅度計算模塊S9的數據輸出端接幅度輸出埠 P6，該相位計算模塊SlO的數據輸出端接頻率計算模塊Sll的數據輸入端，該頻率計算模塊Sll的數據輸出端接頻率輸出埠 P7。本實用新型的數字信道化模塊將每一路輸入的數位訊號分成32個信道，每個信道帶寬18. 75MHz，其中0信道和31信道處於過渡帶內，無信號，所以實際有效信道數為30，信道監測模塊使用小波變換方法檢測，如果某信道檢測到信號，讓開信號的上升沿後，對應信道的信道監測通知各信號選取部件選擇對應的信道，送往下一級相位計算，兔耳效應採用延時檢測的方法去除，以增加處理時延為代價降低誤碼率，相位計算模塊採用cordic算法，在FPGA中採用流水模式計算，效率較高，頻率計算模塊和相在此基礎上採用最小二乘和平均積累的方式完成。[0026] 如圖5所示，X波段寬帶高解析度數字信道化接收機的瞬時頻域測量模塊S3的算法框架由輸入埠 P9、輸出埠、數字正交模塊S12、信號檢測模塊S13、FFT計算模塊S15、頻率測量模塊S16、到達時間及脈寬計算模塊S14組成，輸入埠 P9接數字正交模塊S12的輸入端，該數字正交模塊S12的I路數據輸出埠 1接信號檢測模塊S13的信號輸入端，該信號檢測模塊S13的信號輸出端接FFT計算模塊S15的信號輸入端，該FFT計算模塊S15的信號輸出端接幅度輸出埠 PlO和頻率測量模塊S16的信號輸入端，該頻率測量模塊S16的信號輸出端接頻率輸出埠 Pl 1，數字正交模塊S12的I支路數據輸出埠接FFT計算模塊S15的信號輸入端，數字正交模塊S12的Q支路數據輸出埠接檢測模塊S13的信號輸入端，信號檢測模塊S13的信號輸出端接到達時間及脈寬計算模塊S14的信號輸入端，該到達時間及脈寬計算模塊S14的信號輸出端接數據輸出埠 P12。本實用新型仍然採用流水式設計，可對窄脈衝信號提供精細的頻率分辨力，其最大的缺點為不能處理同時到達信號，要求背景信號與被測信號之間的頻率間隔較大，對於不同射頻同時到達信號的響應取決於信號的相對功率電平，當信號之間功率電平有明顯差異時，只能較正確地測量出強信號的頻率，當信號功率電平相差不大時，測量的頻率值是「位於其間」的某個值。
10
權利要求1.一種X波段寬帶高解析度數字信道化接收機，其特徵是所述的數字信道化接收機由數字接收機、X波段前端接收通道組成，所述的X波段前端接收通道是由一個X波段天線 D1、一個限幅器、一個低噪聲放大器LNA、一個X波段接收前端依次連接構成的接收通道。
2.根據權利要求1所述的X波段寬帶高解析度數字信道化接收機，其特徵是所述的X 波段接收前端由一個X波段八通道預選濾波器、一個高穩定低相噪的IOOMHz晶振、一個鎖相頻率合成器PLL、一個混頻器、一個低噪聲放大器、一個帶通濾波器、一個二等分功率分配器和一個功率放大器構成，所述的數字接收機由一個鎖相頻率合成器PLL、一個模數轉換晶片ADC和兩個可編程邏輯器件FPGA構成；X波段天線Dl的輸出端接限幅器D2的信號輸入端，該限幅器D2的信號輸出端接低噪聲放大器D3的信號輸入端，該低噪聲放大器D3的信號輸出端接X波段八通道預選濾波器D4的信號輸入端，該X波段八通道預選濾波器D4的信號輸出端接混頻器D5的射頻信號輸入端，該混頻器D5的中頻信號輸出端接低噪聲放大器D9的信號輸入端，該低噪聲放大器D9的信號輸出端接帶通濾波器DlO的信號輸入端，該帶通濾波器DlO的信號輸出端接放大器Dll的信號輸入端，該放大器Dll的信號輸出端接模數轉換晶片D12的信號輸入端，該模數轉換晶片D12的信號輸出端接可編程邏輯器件D13 的信號輸入端，該可編程邏輯器件D13的信號輸出端接可編程邏輯器件D14的信號輸入端， 該可編程邏輯器件D14的信號輸出端接分析數據輸出埠 P2，埠 Pl為控制數據輸入端， 該埠 Pl連接X波段八通道預選濾波器D4的通道選擇控制埠和鎖相頻率合成器D8的控制埠，晶振D6的信號輸出端接二等分功率分配器D7的信號輸入端，該二等分功率分配器D7信號輸出端1接鎖相頻率合成器D8的時鐘輸入端，該鎖相頻率合成器D8的信號輸出端接混頻器D5的本振信號輸入端，該二等分功率分配器D7信號輸出端2接鎖相頻率合成器D15的時鐘輸入端，該鎖相頻率合成器D15的信號輸出端接模數轉換晶片D12的時鐘輸入端。
3.根據權利要求1或2所述的X波段寬帶高解析度數字信道化接收機，其特徵在於 所述的X波段寬帶高解析度數字信道化接收機的算法框架由輸入埠 P3、輸出埠、數據分配模塊Si、信道化測量模塊S2、瞬時頻域測量模塊S3和脈衝描述字PDW甄別與合成模塊 S4構成，該輸入埠 P3接數據分配模塊Sl的輸入端，所述的數據分配模塊Sl的數據分配輸出口接信道化測量模塊S2的信號輸入端，該信道化測量模塊S2的數據輸出口接PDW甄別與合成模塊S4的數據輸入口，該PDW甄別與合成模塊S4的數據輸出端接PDW數據輸出埠 P4，數據分配模塊Sl的數據分配輸出口接瞬時頻域測量模塊S3的信號輸入端，該瞬時頻域測量模塊S3的數據輸出口接PDW甄別與合成模塊S4的數據輸入口，該PDW甄別與合成模塊S4的數據輸出端接PDW數據輸出埠 P4。
4.根據權利要求3所述的X波段寬帶高解析度數字信道化接收機，其特徵是所述的 X波段寬帶高解析度數字信道化接收機的信道化測量模塊S2的算法框架模塊由輸入埠 P5、輸出埠、數字信道化模塊S5，信道監測模塊S6、信道選取模塊S7、相位計算模塊S10、 頻率計算模塊S11、幅度計算模塊S9和到達時間及脈寬計算模塊S8組成，該輸入埠 P5接數字信道化模塊S5的輸入端，該數字信道化模塊S5的數據輸出端接信道檢測模塊S6的信號輸入端，該信道檢測模塊S6的數據輸出端1接到達時間及脈寬計算模塊S8的數據輸入端，該到達時間及脈寬計算模塊S8的數據輸出端接數據輸出埠 P8，信道檢測模塊S6的數據輸出端2接信道選取模塊S7的數據輸入端，該信道選取模塊S7的數據輸出端接幅度計算模塊S9的數據輸入端和相位計算模塊SlO的數據輸入端，該幅度計算模塊S9的數據輸出端接幅度輸出埠 P6，該相位計算模塊SlO的數據輸出端接頻率計算模塊Sll的數據輸入端，該頻率計算模塊Sll的數據輸出端接頻率輸出埠 P7。
5.根據權利要求3所述的X波段寬帶高解析度數字信道化接收機，其特徵是所述的X 波段寬帶高解析度數字信道化接收機的瞬時頻域測量模塊S3的算法框架由輸入埠 P9、 輸出埠、數字正交模塊S12、信號檢測模塊S13、FFT計算模塊S15、頻率測量模塊S16、到達時間及脈寬計算模塊S14組成，輸入埠 P9接數字正交模塊S12的輸入端，該數字正交模塊S12的I路數據輸出埠 1接信號檢測模塊S13的信號輸入端，該信號檢測模塊S13 的信號輸出端接FFT計算模塊S15的信號輸入端，該FFT計算模塊S15的信號輸出端接幅度輸出埠 PlO和頻率測量模塊S16的信號輸入端，該頻率測量模塊S16的信號輸出端接頻率輸出埠 P11，數字正交模塊S12的I支路數據輸出埠接FFT計算模塊S15的信號輸入端，數字正交模塊S12的Q支路數據輸出埠接檢測模塊S13的信號輸入端，信號檢測模塊S13的信號輸出端接到達時間及脈寬計算模塊S14的信號輸入端，該到達時間及脈寬計算模塊S14的信號輸出端接數據輸出埠 P12。
專利摘要一種X波段寬帶高解析度數字信道化接收機。該X波段數字信道化接收機包括一個數字接收機、一個X波段前端接收通道。X波段前端接收通道是由一個X波段天線、一個限幅器、一個低噪聲放大器LNA、一個X波段接收前端構成的接收通道；X波段接收前端由一個X波段八通道預選濾波器、一個高穩定低相噪的100MHz晶振、一個鎖相頻率合成器PLL、一個混頻器等元器件構成，數字接收機由一個鎖相頻率合成器PLL、一個模數轉換晶片ADC和兩個可編程邏輯器件FPGA構成。該接收機不僅能實現常規的信號接收處理功能，而且能方便地實現接收機在需要較寬工作頻帶、高動態範圍和高分辨精度場合的應用，克服了傳統接收機工作頻帶不夠寬、頻率解析度不夠高、動態範圍不夠大的技術問題。
文檔編號H04B1/16GK202160172SQ20112029997
公開日2012年3月7日 申請日期2011年8月17日 優先權日2011年8月17日
發明者劉健, 劉林豔, 夏明飛, 楊一飛, 趙守偉, 趙熠明, 陳雄方, 馬颯颯 申請人:趙熠明