一種重傳數據的合併方法及裝置製造方法
2023-07-06 13:52:56
一種重傳數據的合併方法及裝置製造方法
【專利摘要】本發明涉及移動通信【技術領域】，特別涉及一種重傳數據的合併方法及裝置，該方法包括：在無法正確解碼原始數據時，將原始數據存入外部存儲器中，並要求發送端發送重傳數據，在接收到所述重傳數據後，將所述原始數據從外部存儲器存入多路緩存器，並將所述重傳數據處理成若干個軟比特數據，依次對每一個軟比特數據進行解速率匹配；在對每個軟比特數據進行解速率匹配時，從多路緩存器中讀出當前軟比特數據對應的原始數據部分，並將當前軟比特數據對應的原始數據部分與對該軟比特數據解速率匹配後的數據進行合併；將合併後的數據重新寫入多路緩存器，用以解決現有技術中存在接收端晶片內部RAM資源消耗過大的問題，降低成本和處理時延。
【專利說明】一種重傳數據的合併方法及裝置
【技術領域】
[0001]本發明涉及移動通信【技術領域】，特別涉及一種重傳數據的合併方法及裝置。
【背景技術】
[0002]現代移動通信系統包括WCDMA (ffide-band Code Division Multiple Access,寬帶碼分多址接入)、TD SCDMA (Time Division-Synchronous Code Division MultipleAccess,時分同步的碼分多址技術)、LTE (Long Term Evolution,長期演進)等多種通信系統。為了保證接收端能夠正確接收數據，現代移動通信系統引入了數據重傳機制，即如果接收端無法正確解碼，則要求發送端再次發送該數據，然後接收端對多次接收到的數據進行合併，取得合併增益，實現正確解碼。數據重傳過程的原理示意圖如圖1所示。
[0003]上述數據重傳過程的流程圖如圖2所示。
[0004]步驟201:發送端將新數據編碼後，通過信道發送至接收端。
[0005]步驟202:接收端在接收到發送端發送的新數據後，通過解碼器將該數據解碼。
[0006]步驟203:接收端採用CRC (Cyclic Redundancy Check,循環冗餘校驗碼)對經過解碼器解碼的數據進行差錯校驗。
[0007]步驟204:接收端將校驗結果ACK/NACK (確認字符/否認字符)消息通過信道返回給發送端。
[0008]步驟205:發送端在接收到校驗結果ACK/NACK消息後，判斷校驗結果表明出接收端解碼是否出錯，若判斷出接收到的校驗結果是ACK消息，則說明接收端的進行差錯校驗的結果為解碼無誤，進行步驟207 ;若判斷出接收到的校驗結果是NACK消息，則說明接收端的進行差錯校驗的結果為解碼出錯或無法解碼，進行步驟206。
[0009]步驟206:發送端將步驟201中發送的數據對應的重傳數據(即發送端重新發送的原始數據)編碼後發送至接收端。
[0010]步驟207:發送端繼續將其它新數據編碼後，通過信道發送至接收端。
[0011]由於接收端需要將接收到的數據緩存，如果同時進行數據重傳的進程數目過多，在該時刻接收端進行緩存的數據量就會非常龐大，而接收端晶片內部RAM (Random accessmemory,隨機存儲器)資源是十分有限的，這樣可能會導致接收端運行緩慢甚至死機等情況。
【發明內容】
[0012]本發明實施例提供一種重傳數據的合併方法及裝置，用以解決現有技術中存在的接收端晶片內部RAM資源消耗過大的問題，降低成本和處理時延。
[0013]本發明實施例提供一種重傳數據的合併方法，包括:在無法正確解碼原始數據時，將原始數據存入外部存儲器中，並要求發送端發送重傳數據，重傳數據為重新發送的原始數據；在接收到重傳數據後，將原始數據從外部存儲器存入多路緩存器，並將重傳數據處理成若干個軟比特數據，依次對每一個軟比特數據進行解速率匹配；在對每個軟比特數據進行解速率匹配時，從多路緩存器中讀出當前軟比特數據對應的原始數據部分，並將當前軟比特數據對應的原始數據部分與對該軟比特數據解速率匹配後的數據進行合併；將合併後的數據重新寫入多路緩存器。
[0014]本發明實施例提供一種重傳合併的裝置，包括:通信模塊，用於在無法正確解碼原始數據時，將原始數據存入外部存儲器中，並要求發送端發送重傳數據，重傳數據為重新發送的原始數據；解速率匹配模塊，用於在接收到重傳數據後，將原始數據從外部存儲器存入多路緩存器，並將重傳數據處理成若干個軟比特數據，依次對每一個軟比特數據進行解速率匹配；數據合併模塊，用於在解速率匹配模塊對每個軟比特數據進行解速率匹配時，從多路緩存器中讀出當前軟比特數據對應的原始數據部分，並將當前軟比特數據對應的原始數據部分與對該軟比特數據解速率匹配後的數據進行合併，以及用於將合併後的數據重新寫入多路緩存器。
[0015]本發明實施例通過將重傳數據分成若干個軟比特數據，在當前軟比特數據進行解速率匹配時，讀取對應的原始數據部分，當前軟比特數據對應的原始數據部分與相應的解速率匹配後的數據進行合併，從而使得重傳數據的解速率匹配和數據合併兩個步驟同步進行，節省了處理時間，並且通過對多路緩存器採用雙口讀寫模式，第一埠讀取的同時，第二埠寫入，從而使得讀寫操作同時進行，降低了處理時延，而且外部存儲器採用連續讀寫的方式提高了數據吞吐率，避免了短時間內對外部存儲器進行隨機讀寫操作導致數據吞吐率低下的問題。將需要進行緩存的原始數據先寫入多路緩存器，再進行合併，使碼塊得到合併增益。
【專利附圖】
【附圖說明】
[0016]圖1為現有技術中數據重傳過程的原理示意圖；
[0017]圖2為現有技術中數據重傳過程的流程圖；
[0018]圖3為本發明實施例中數據重傳合併的流程圖；
[0019]圖4為本發明實施例中將LTE系統中的數據處理為三路數據的示意圖；
[0020]圖5為本發明實施例的數據合併過程的數據流向示意圖；
[0021]圖6為本發明實施例中多路緩存器中的一個雙口 RAM緩存利用埠 A和埠 B讀寫數據的示意圖；
[0022]圖7為本發明實施例中多路緩存器中的一個雙口 RAM緩存利用埠 A和埠 B讀寫數據的數據流向示意圖；
[0023]圖8為本發明實施例中的數據分發過程的數據流向示意圖；
[0024]圖9為本發明實施例中的重傳數據合併裝置示意圖。
【具體實施方式】
[0025]本發明實施例提供了 一種重傳數據的合併方法及裝置，主要針對WCDMA、TDSCDMA、LTE等通信系統。
[0026]本發明實施例採用低成本的存儲器，用以解決接收端緩存數據量過大，內部RAM資源消耗過多的問題，由於存儲器的隨機讀寫性能較低，本發明實施例引入多路緩存器來緩存數據。[0027]本發明實施例提供一種重傳數據的合併方法，包括:
[0028]在無法正確解碼原始數據時，將原始數據存入外部存儲器中，並要求發送端發送重傳數據，重傳數據為重新發送的原始數據；在接收到重傳數據後，將原始數據從外部存儲器存入多路緩存器，並將重傳數據處理成若干個軟比特數據，依次對每一個軟比特數據進行解速率匹配；在對每個軟比特數據進行解速率匹配時，從多路緩存器中讀出當前軟比特數據對應的原始數據部分，並將當前軟比特數據對應的原始數據部分與對該軟比特數據解速率匹配後的數據進行合併；將合併後的數據重新寫入多路緩存器。
[0029]若本發明實施例中的多路緩存器採用多個雙口緩存:在當前重傳數據對應的原始數據被存入多路緩存器後，從多路緩存器中的雙口緩存的第一埠中讀出當前軟比特數據對應的原始數據部分；
[0030]當前軟比特數據被數據合併後，根據對應的原始數據部分的讀取地址確定合併後的軟比特數據所在的雙口緩存中的存儲位置，將合併後的每個軟比特數據按照確定的存儲位置通過多路緩存器中對應雙口緩存的第二埠寫入多路緩存器中對應的雙口緩存中。
[0031]若本發明實施例中的多路緩存器採用的是雙口緩存，本發明實施例可進一步包括數據分發過程:每當一個合併後的軟比特數據通過第一埠被輸入解碼器和外部存儲器後，一個軟比特的全零數據就會從第二埠輸入雙口緩存中。多路緩存器中的多個雙口緩存可以同時進行數據分發操作。
[0032]在本發明實施例中外部存儲器採用動態RAM，動態RAM包括DDR2 (Double DateRate 2, 二代內存)，DDR3 (Double Date Rate 3,三代內存)等。
[0033]本發明實施例中以LTE 物理層 HARQ (Hybrid Automatic Repeat Request,混合自動重傳請求)合併過程為例的，在此實施例中的外部存儲器採用DDR2為例(也可以採用DDR3作為外部存儲器)，多路緩存器採用三個雙口 RAM緩存，因此，多路緩存器的埠可分為兩邊，可以在第一埠讀取數據的同時，第二埠寫入數據，從而使得存儲器採用連續讀寫的方式處理數據，提高數據吞吐率。
[0034]若在其它系統或裝備中，根據實際情況，多路緩存器可採用多個緩存，較佳地，採用多個雙口緩存，不局限於上述以LTE系統為例的實施例。
[0035]本發明實施例中LTE系統中重傳數據的合併流程如圖3所示，
[0036]步驟301:在無法正確解碼原始數據時，將原始數據存入外部存儲器中，並要求發送端發送重傳數據(即發送端重新發送的原始數據)。
[0037]接收端在收到原始數據時，先通過解碼器對原始數據進行解碼，然後將解碼後的結果進行CRC校驗，判斷出是否解碼出錯，即能否對原始數據進行正確解碼，並將校驗結果封裝入ACK/NACK消息中返回給發送端。若CRC校驗結果為解碼出錯，接收端返回的ACK/NACK消息則是NACK消息，通過返回NACK消息，接收端令發送端發送該無法解碼的原始數據對應的重傳數據；若CRC校驗結果為能夠正確解碼，接收端返回的ACK/NACK消息則是ACK消息，通過返回ACK消息，接收端令發送端繼續發送其它新數據。
[0038]步驟302:根據當前數據的報文上層配置信息判斷當前數據為新數據還是重傳數據，若當前數據是重傳數據，進行步驟304，否則，當前數據不是重傳數據，為新數據，進行步驟 303。
[0039]若當前數據的報文上層配置信息與之前傳輸的原始數據的報文上層配置信息內容不同，則是新數據，若當前數據與之前傳輸的原始數據的報文上層配置信息相同，則是重傳數據。
[0040]步驟303:將新數據解速率匹配後，直接存入多路緩存器，然後進行步驟306。
[0041]因為每次合併完後多路緩存器中的三個雙口 RAM緩存都會被清零，所以雙口 RAM緩存初始化數據為全零，故而，在當前數據為新數據時，多路緩存器中的原始數據為全零，新數據在解速率匹配後，解速率匹配後的數據分三路數據，直接存入多路緩存器，即每路數據中的每個軟比特數據依次被存入對應的雙口 RAM緩存中，然後寫入解碼器中進行解碼，並寫入外部存儲器，同時通過多路緩存器的另一埠輸入全零數據，其中解碼器可同時讀取3個雙口 RAM緩存中的數據，同時進行解碼，而外部存儲器一個地址中可以存儲3個軟比特數據。
[0042]步驟304:從外部存儲器中將與當前數據對應的之前接收的原始數據(即HARQ進程緩存數據)取出，存入到多路緩存器，之後進行步驟305。
[0043]本發明實施例採用DDR2作為外部存儲器，採用連續讀取的方式，將數據並行寫入多路緩存器。外部存儲器中一個地址存儲三個軟比特數據，故每讀取一次，可將三個軟比特數據分別存入多路緩存器中的三個雙口 RAM緩存中，這樣可以將數據分為三路。
[0044]當LTE系統中同時有多個用戶同時發送數據時，每個用戶可以同時執行多個HARQ進程，每個HARQ進程對應多個數據，因此，在DDR2中，要根據用戶編號、HARQ進程號、數據號，對DDR2空間進行劃分。只要根據這三個編號及數據長度，就可以從DDR2中將對應的緩存數據取出，寫入到多路緩存器中。
[0045]步驟305:將重傳數據處理成若干個軟比特數據，依次對每一個軟比特數據進行解速率匹配；在對每個軟比特數據進行解速率匹配的同時，從多路緩存器的第一埠讀出當前軟比特數據對應的原始數據部分，並將當前軟比特數據對應的原始數據部分與對該軟比特數據解速率匹配後的數據進行合併，將合併後的數據從多路緩存器的第二埠寫入。
[0046]接收端將重傳數據分成若干軟比特數據，即(接收端經過信道均衡、解調，將接收到的數據處理成軟比特數據)，較佳地，本發明實施例採用一個軟比特的大小為8bit (比特)的方式。每當一個軟比特的數據完成解速率匹配的同時，與對應的原始數據部分進行數據合併，然後寫回多路緩存器，直到該重傳數據的所有軟比特數據全部完成解速率匹配、合併以及寫入操作。
[0047]下面採用LTE系統為例，LTE的數據長度最大為6144軟比特，因此LTE系統中的接收端的數據會經過turbo編碼變為三路數據(即解速率匹配後會分為三路數據)，每一路的最大長度為6148軟比特，分別為SYS系統比特、PO校驗比特和Pl校驗比特，如圖4所示。為了方便處理，本發明實施例中多路緩存器中的緩存RAM採用三塊雙口 RAM緩存，分別為SYS_RAM、P0_RAM、P1_RAM，上述每個RAM深度為8192軟比特，寬度為8bit (比特)。重傳數據中的一個軟比特數據被解速率匹配後，根據對應的原始數據部分的讀取地址(即確定該軟比特數據是SYS系統比特還是PO校驗比特或者是Pl校驗比特)，確定合併後的軟比特數據會被存入的雙口 RAM緩存，即SYS系統比特被讀取合併後回填至SYS_RAM，P0校驗比特被讀取合併後回填至P0_RAM，P1校驗比特被讀取合併後回填至P1_RAM，這樣在上述重傳數據全部被合併後回填至多路緩存器中後，數據被分為三路，可將三路數據同時輸入外部存儲器，並輸入解碼器進行解碼。本發明實施例的在解速率匹配以及重傳數據合併後，完成多路緩存器中三個RAM緩存的對應軟比特數據的回填過程中的數據流向示意圖，如圖5所示。
[0048]數據合併包括多個操作，如讀取、累加、溢出保護等，由於從多路存儲器中的RAM中讀取數據會有延遲，因此，可以採用流水線的方式進行數據合併，例如，在前一個軟比特數據(即前一個軟比特的數據)進行溢出保護處理的同時，當前軟比特數據(即當前軟比特的數據)進行累加，而後一個軟比特數據(即後一個軟比特的數據)此時正在被讀取出來，這樣不必等到每個軟比特數據合併完成後，再進行下一軟比特數據合併，可以提高處理速度。
[0049]由於本發明實施例採用了雙口 RAM緩存作為緩存，將雙口 RAM緩存的兩個埠稱為埠 A與埠 B (即SYS_RAM、P0_RAM、P1_RAM各自均有埠 A和埠 B)。
[0050]下面以處理單個軟比特的數據BitO為例，介紹將解速率匹配後的重傳數據與多路緩存器中的原始數據進行合併的過程。根據該對應的原始數據部分的地址確定合併後的軟比特數據應寫回的雙口 RAM緩存，以及在該雙口 RAM緩存中的存儲位置，通過該雙口 RAM緩存的第二埠將合併後的軟比特數據存入多路緩存器中對應的雙口緩存中。
[0051]通過解速率匹配計算得出BitO的輸出地址，提前將多路緩存器中BitO的輸出地址中存儲的數據從埠 B讀出，與解速率匹配後的重傳數據中的對應bitO的部分進行合併，然後通過埠 A將合併結果寫回多路緩存器中對應的雙口緩存RAM中(如圖6所示)，依次類推，每進行一個軟比特的數據的解速率匹配後，就將該軟比特數據合併完成，即將該軟比特數據與多路緩存器中讀取的原始數據對應部分合併，直到所有軟比特都處理完畢。此時，埠 A為寫埠，埠 B為讀埠。本發明實施例中的雙口 RAM緩存利用埠 A和埠B將解速率匹配後的重傳數據與對應的原始數據進行合併的過程中的數據流向示意圖，如圖7所示。
[0052]這樣可以保證不再同一時刻既從埠 A讀取，也從埠 A寫入(或從埠 B讀取的同時也從埠 B寫入)。
[0053]步驟306:噹噹前數據完成解速率匹配操作和合併操作後，即接收端本次接收到的數據全部寫入多路緩存器後，將多路緩存器中的數據寫入解碼器解碼，同時將多路緩存器中的數據寫入到外部存儲器存儲，以備下次重傳合併，並將多路緩存器中的內容清空。
[0054]在將合併後的數據重新寫入多路緩存器後，將多路緩存器中的多個雙口緩存中分別存儲的數據分別通過對應的雙口緩存的第一埠寫入解碼器和外部存儲器，並通過對應的雙口緩存的第二埠輸入全零數據。可將多個雙口緩存中的多路數據同時輸入解碼器中解碼，並且，由於外部存儲器中一個地址可存儲多個軟比特數據，因此可將多路數據同時存入外部存儲器中。
[0055]上述過程是本發明實施例中的數據分發過程，其中的數據流向示意圖，如圖8所
/Jn ο
[0056]在此過程中，埠 A負責寫入數據，埠 B負責讀取數據。解碼器和DDR2分別根據解碼器和DDR2控制器的控制信號從B埠讀取數據，並且只有解碼器和DDR2的控制器同時接收數據時才進行讀取操作，否則進入等待狀態，直到解碼器和DDR2都可以接收數據。
[0057]在解碼器和DDR2從B埠讀取數據的同時，從A埠寫入全零數據，清空緩存RAM,由於此時各個雙口 RAM緩存的地址都是順序從低地址到高地址，因此可以採用A埠寫入操作與B埠讀取操作同時進行的方式，避免未讀取的內容被清零。
[0058]每當一個合併後的軟比特數據通過第一埠被輸入解碼器和外部存儲器後，一個軟比特的全零數據就會從第二埠輸入雙口 RAM緩存中，三個雙口 RAM緩存可同時進行數據分發過程。
[0059]在所有的數據被解碼器和DDR2讀取後，多路緩存器中的數據也被清零，至此，重傳數據的合併過程完成。
[0060]本發明實施例提供了一種重傳數據的合併裝置，如圖9所示，包括:
[0061]通信模塊901，用於在無法正確解碼原始數據時，將原始數據存入外部存儲器905中，並要求發送端發送重傳數據(重傳數據為重新發送的原始數據);
[0062]解速率匹配模塊902，用於在接收到該重傳數據後，將該原始數據從外部存儲器905存入多路緩存器906，並將重傳數據處理成若干個軟比特數據，依次對每一個軟比特數據進行解速率匹配；
[0063]數據合併模塊903，用於在解速率匹配模塊902對每個軟比特數據進行解速率匹配時，從多路緩存器906中讀出當前軟比特數據對應的原始數據部分，並將當前軟比特數據對應的原始數據部分與對該軟比特數據解速率匹配後的數據進行合併，以及用於將合併後的數據重新寫入多路緩存器906 ；
[0064]本發明實施例中的多路緩存器906可以由多個雙口緩存組成，較佳地，在LTE系統中採用雙口 RAM緩存，這樣，本發明實施例中的數據合併模塊903，可具體用於從多路緩存器906中的雙口緩存中的第一埠中讀取出當前軟比特數據對應的原始數據部分，並在進行完數據合併後，根據對應的原始數據部分的讀取地址確定合併後的軟比特數據所在的雙口緩存中的存儲位置，將合併後的每個軟比特數據按照確定的存儲位置通過多路緩存器906中的對應雙口緩存的第二埠寫入多路緩存器906中的對應的雙口緩存中。
[0065]並且本發明實施例中的裝置進一步包括，數據分發模塊904，用於在數據合併模塊將合併後的數據重新寫入多路緩存器906後，將多路緩存器906的多個雙口緩存中分別存儲的數據(即合併後的數據通過對應的雙口緩存的第一埠寫入解碼器907和外部存儲器905，並通過對應的雙口緩存的第二埠輸入全零數據。
[0066]較佳地，本發明實施例中外部存儲器採用DDR2。
[0067]在本發明實施例中，將外部存儲器中的數據寫入多路緩存器時，每讀取一次可以將該地址的多個軟比特數據分別存入對應的雙口緩存中，在LTE系統中則是每讀取一次，可將三個軟比特數據分別存入三個雙口 RAM緩存中。
[0068]在重傳數據全部被解速率匹配並且合併完成後，合併後的數據被分成多路分別存儲在對應的雙口緩存中(在LTE系統中，合併後的數據分三路分別存儲在三個雙口 RAM緩存中)，多個雙口緩存中的合併後的數據可以分別通過各自的第一埠輸入解碼器進行解碼，以及存入外部存儲器，並通過各自的第二埠輸入全零數據進行清零(在LTE系統中，被分成三路的合併後的數據分別通過各自的所在的雙口 RAM緩存的第一埠將數據輸入解碼器進行解碼和存入外部存儲器，並通過第二埠輸入全零數據)。
[0069]本發明實施例通過將重傳數據分成若干軟比特，在當前軟比特進行解速率匹配的同時，讀取對應的原始數據部分，當前軟比特對應的原始數據部分與相應的解速率匹配後的數據進行合併，從而使得重傳數據的解速率匹配和數據合併兩個步驟同時進行，節省了處理時間，並且通過對多路緩存器採用雙口讀寫模式，第一埠讀取的同時，第二埠寫入，從而使得讀寫操作同時進行，降低了處理時延，而且外部存儲器採用連續讀寫的方式提高了數據吞吐率，避免了短時間內對外部存儲器進行隨機間隔/間斷的讀寫操作導致數據吞吐率低下的問題。將需要進行緩存的原始數據先寫入多路緩存器，再進行合併，這樣可以使得編碼效率高的軟比特得到合併增益。
[0070]顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和範圍。這樣，倘若本發明的這些修改和變型屬於本發明權利要求及其等同技術的範圍之內，則本發明也意圖包含這些改動和變型在內。
【權利要求】
1.一種重傳數據的合併方法，其特徵在於，包括: 在無法正確解碼原始數據時，將原始數據存入外部存儲器中，並要求發送端發送重傳數據，所述重傳數據為重新發送的原始數據； 在接收到所述重傳數據後，將所述原始數據從外部存儲器存入多路緩存器，並將所述重傳數據處理成若干個軟比特數據，依次對每一個軟比特數據進行解速率匹配； 在對每個軟比特數據進行解速率匹配時，從多路緩存器中讀出當前軟比特數據對應的原始數據部分，並將當前軟比特數據對應的原始數據部分與對該軟比特數據解速率匹配後的數據進行合併； 將合併後的數據重新寫入多路緩存器。
2.如權利要求1所述的方法，其特徵在於，所述多路緩存器採用多個雙口緩存。
3.如權利要求2所述的方法，其特徵在於，從多路緩存器中讀出當前軟比特數據對應的原始數據部分，具體包括: 從多路緩存器中的雙口緩存的第一埠中讀出當前軟比特數據對應的原始數據部分； 將合併後的數據重新寫入多路緩存器，具體包括: 根據對應的原始數據部分的讀取地址確定合併後的軟比特數據所在的雙口緩存中的存儲位置，將合併後的每個軟比特數據按照確定的存儲位置通過多路緩存器中對應雙口緩存的第二埠寫入多路緩存器中對應的雙口緩存中。
4.如權利要求2所述的方法，其特徵在於，還包括:` 在將合併後的數據重新寫入多路緩存器後，將多路緩存器中的多個雙口緩存中分別存儲的數據分別通過對應的雙口緩存的第一埠寫入解碼器和外部存儲器，並通過對應的雙口緩存的第二埠輸入全零數據。
5.如權利要求1-4任一項所述的方法，其特徵在於，所述外部存儲器採用動態隨機存儲器RAM。
6.一種重傳數據的合併裝置，其特徵在於，包括: 通信模塊，用於在無法正確解碼原始數據時，將原始數據存入外部存儲器中，並要求發送端發送重傳數據，所述重傳數據為重新發送的原始數據； 解速率匹配模塊，用於在接收到所述重傳數據後，將所述原始數據從外部存儲器存入多路緩存器，並將所述重傳數據處理成若干個軟比特數據，依次對每一個軟比特數據進行解速率匹配； 數據合併模塊，用於在解速率匹配模塊對每個軟比特數據進行解速率匹配時，從多路緩存器中讀出當前軟比特數據對應的原始數據部分，並將當前軟比特數據對應的原始數據部分與對該軟比特數據解速率匹配後的數據進行合併，以及用於將合併後的數據重新寫入多路緩存器。
7.如權利要求6所述的裝置，其特徵在於，所述多路緩存器由多個雙口緩存組成。
8.如權利要求7所述的裝置，其特徵在於，所述數據合併模塊，具體用於從多路緩存器中的雙口緩存的第一埠中讀出當前軟比特數據對應的原始數據部分；並根據對應的原始數據部分的讀取地址確定合併後的軟比特數據所在的雙口緩存中的存儲位置，將合併後的每個軟比特數據按照確定的存儲位置通過多路緩存器中對應雙口緩存的第二埠寫入多路緩存器中對應的雙口緩存中。
9.如權利要求7所述的裝置，其特徵在於，還包括數據分發模塊，用於在數據合併模塊將合併後的數據重新寫入多路緩存器後，將多路緩存器中的多個雙口緩存中分別存儲的數據分別通過對應的雙口緩存的第一埠寫入解碼器和外部存儲器，並通過對應的雙口緩存的第二埠輸入全零數據。
10.如權利要求6-9任一項所述的裝置，其特徵在於，所述外部存儲器為動態隨機存儲器 RAM。`
【文檔編號】H04L1/16GK103684709SQ201210326150
【公開日】2014年3月26日 申請日期:2012年9月5日 優先權日:2012年9月5日
【發明者】朱宏 申請人:京信通信系統（中國）有限公司