半導體器件及其操作方法

2023-07-06 10:00:46 4

專利名稱：半導體器件及其操作方法
半導體器件及其操作方法
相關申請的交叉引用
本申請要求於2011年9月29日提交的韓國專利申請No. 10-2011-0099086的優 先權,其全部內容通過引用合併於此。技術領域
本發明的實施例總體而言涉及一種半導體器件及其操作方法，更具體而言涉及能 夠提高半導體器件的可靠性的編程方法。
背景技術：
半導體器件包括用於儲存數據的多個存儲器單元陣列。為了製造小型且高密度的 半導體器件，存儲器單元陣列中的存儲器單元的數目增大，並且相鄰存儲器單元之間的距 離減小。這導致相鄰存儲器單元之間出現幹擾，由此導致半導體器件的可靠性退化。
圖1是說明在執行已知的編程操作時相鄰存儲器單元之間的幹擾的圖。
參照圖1，存儲器單元陣列10包括存儲器單元塊，每個存儲器單元塊包括多個單 元串STe和STo。為了便於描述，圖1示出存儲器單元塊的一部分。所述存儲器單元塊包 括多個單元串STe和STo，並且單元串STe和STo每個都包括串聯耦接的多個存儲器單元。 單元串STe和STo中的偶數編號的串被稱為偶數串STe，而其中奇數編號的串被稱為奇數串 STo0此外，不同單元串STe和STo中所包括的並且耦接到相同字線的一組存儲器單元被稱 為頁。對頁N_2、N-1、N、N+l、N+2. · ·順序地執行編程操作。
下面將描述編程操作。
在對第(N-2)頁中的偶數編號的串STe執行編程操作之後，對第(N-2)頁中的奇數 編號的串STo執行編程操作。當對第(N-2)頁中的偶數編號和奇數編號的串STe和STo的 編程操作都完成時，對第(N-1)頁即下一頁中的偶數編號的串STe執行編程操作，接著對第 (N-1)頁中的奇數編號的串STo執行編程操作。當如上述執行編程操作時，所有第(N-2)至 第(N+2)頁中的偶數編號的串STe中所包括的存儲器單元首先被編程，並且所有第(N-2)至 第(N+2)頁中的奇數編號的串STe中所包括的存儲器單元接著被編程。因此，當對與偶數編 號的串STe相鄰的奇數編號的串STo中所包括的存儲器單元執行編程操作時，偶數編號的 串STe中所包括的存儲器單元遭受X軸方向上的幹擾，並且當對下一頁中所包括的存儲器 單元執行編程操作時，偶數編號的串STe中所包括的存儲器單元還遭受Y軸方向上的幹擾。 與此相反，當對下一頁執行編程操作時，奇數編號的串STo中所包括的存儲器單元遭受Y軸 方向上的幹擾，但是很少遭受X軸方向上的幹擾。在圖1中，「X+Y」和「Y」表示如上述相鄰 存儲器單元之間的幹擾。即，偶數編號的串STe中所包括的存儲器單元遭受幹擾「X+Y」，而 奇數編號的串STo中所包括的存儲器單元僅遭受幹擾「Y」。
圖2是說明根據已知編程操作的閾值電壓的曲線圖。
參照圖2，如果已執行了編程操作的選中的存儲器單元在相鄰存儲器單元被執行 編程操作時未遭受幹擾，則所述選中的存儲器單元具有目標閾值電壓分布Vt;但是，由於在相鄰的存儲器單元被執行編程操作時出現的幹擾，所述選中的存儲器單元具有被升高 「Vy」或「Vx+y」的閾值電壓分布。閾值電壓分布增加「Vy」的情況對應於所述選中的存儲器 單元僅遭受幹擾「Y」的情況，而閾值電壓分布增加「Vx+y」的情況對應於所述選中的存儲器 單元遭受幹擾「X+Y」的情況。
設定讀取電壓Rl和R2，使得讀取電壓Rl和R2相對於被編程的存儲器單元的閾 值電壓分布具有特定電平的餘量，因為如上所述，閾值電壓分布由於在相鄰存儲器單元被 執行編程操作時出現的幹擾而發生變化。如果讀取的是目標閾值電壓分布Vt位於讀取電 壓Rl和R2之間的存儲器單元，則儘管所述存儲器單元的閾值電壓分布由於幹擾而增加了 「Vy」，例如圖1中的「Y」，但是可從存儲器單元正確地讀出數據，因為閾值電壓分布「Vy」低 於讀取電壓R2。然而，如果存儲器單元遭受較大的幹擾，例如圖1中的「X+Y」，並因此其 閾值電壓分布增加「Vx+y」，則可能不能從存儲器單元正確地讀出數據，因為閾值電壓分布 「Vx+y」可能高於讀取電壓R2 (參看圖2中的20)。因此，半導體器件的可靠性退化。發明內容
本發明的實施例涉及能夠提高半導體器件的可靠性的編程方法以及根據相鄰存 儲器單元是否已被編程來改變選中的存儲器單元的讀取電壓的讀取方法。
在本發明的實施例中，一種操作半導體器件的方法包括以下步驟選擇存儲器單 元陣列中所包括的多個存儲器單元塊中的一個；對與從選中的存儲器單元塊的字線中選中 的字線耦接的偶數編號的存儲器單元進行編程；對耦接到所述選中的字線的奇數編號的存 儲器單元進行編程；對耦接到與所述選中的字線相鄰的下一個字線的奇數編號的存儲器單 元進行編程；以及對耦接到所述下一個字線的偶數編號的存儲器單元進行編程，其中，重複 編程，直到完成對與選中的存儲器單元塊的所有字線耦接的選中的存儲器單元的編程。
在本發明的實施例中，一種操作半導體器件的方法包括以下步驟對耦接到第一 字線的偶數編號的存儲器單元進行編程；對耦接到所述第一字線的奇數編號的存儲器單元 進行編程；對耦接到與所述第一字線相鄰的第二字線的奇數編號的存儲器單元進行編程; 對耦接到所述第二字線的偶數編號的存儲器單元進行編程；對耦接到與所述第二字線相鄰 的第三字線的偶數編號的存儲器單元進行編程；以及對耦接到所述第三字線的奇數編號的 存儲器單元進行編程。
在本發明的實施例中，一種操作半導體器件的方法包括以下步驟對選中的存儲 器單元塊中所包括的多個頁中的第N頁中所包括的偶數編號的存儲器單元進行編程；當完 成對所述第N頁中的偶數編號的存儲器單元的編程時，對所述第N頁中所包括的奇數編號 的存儲器單元進行編程；當完成對所述第N頁中的奇數編號的存儲器單元的編程時，對與 所述第N頁相鄰的第(N+1)頁中所包括的奇數編號的存儲器單元進行編程；以及當完成對 所述第(N+1)頁中的奇數編號的存儲器單元的編程時，對所述第(N+1)頁中所包括的偶數 編號的存儲器單元進行編程。
在本發明的一個實施例中，一種操作半導體器件的方法包括以下步驟對選中的 頁執行最低有效位(LSB)編程操作；在對選中的頁中所包括的偶數編號的存儲器單元執行 最高有效位(MSB)編程操作之後，對選中的頁中所包括的奇數編號的存儲器單元執行MSB 編程操作；對選中的頁的下一頁執行LSB編程操作；在對所述下一頁中所包括的奇數編號的存儲器單元執行MSB編程操作之後，對所述下一頁中所包括的偶數編號的存儲器單元執 行MSB編程操作。
在本發明的一個實施例中，一種操作半導體器件的方法包括以下步驟對選中的 存儲器單元塊執行最低有效位(LSB)編程操作；對從選中的存儲器單元塊中所包括的多個 頁中選中的頁中所包括的偶數編號的存儲器單元執行最高有效位(MSB)編程操作；對選中 的頁中所包括的奇數編號的存儲器單元執行MSB編程操作；對選中的頁的下一頁中所包括 的奇數編號的存儲器單元執行MSB編程操作；以及對所述下一頁中所包括的偶數編號的存 儲器單元執行MSB編程操作。
在本發明的實施例中，一種半導體器件包括存儲器單元陣列，所述存儲器單元陣 列被配置成包括存儲器單元塊和標誌單元塊，所述存儲器單元塊和所述標誌單元塊包括多 個頁；行解碼器，所述行解碼器耦接到所述存儲器單元陣列的字線；電壓發生器，所述電壓 發生器被配置成產生驅動電壓並且將所述驅動電壓傳送到所述行解碼器；頁緩衝器，所述 頁緩衝器耦接到所述存儲器單元陣列的位線；以及控制器，所述控制器被配置成控制所述 行解碼器、所述電壓發生器和所述頁緩衝器，以採用順序地對選中的存儲器單元塊中所包 括的頁中的選中的頁中所包括的偶數編號存儲器單元和奇數編號存儲器單元進行編程，並 且隨後順序地對所述選中的頁的下一頁中所包括的奇數編號存儲器單元和偶數編號存儲 器單元進行編程的方式，對從所述存儲器單元塊中選中的存儲器單元塊中所包括的所有選 中的存儲器單元進行編程。


圖1是說明在執行已知編程操作時相鄰存儲器單元之間的幹擾的圖2是說明根據已知編程操作的閾值電壓的曲線圖3是根據本發明的一個實施例的半導體器件的框圖4是圖3所示的存儲器單元陣列的詳細電路圖5是說明根據本發明的一個示例性實施例的編程方法的流程圖6是說明由圖5的編程方法引起的存儲器單元之間的幹擾的圖7是說明由於編程操作引起的存儲器單元的閾值電壓的偏移的曲線圖8是說明根據本發明的一個示例性實施例的讀取方法的示意流程圖9至12是說明根據本發明的一些示例性實施例的讀取方法的詳細流程圖；以及
圖13是說明根據本發明的一個實施例的讀取操作中所使用的讀取電壓的曲線 圖。
具體實施方式
在下文中，將參照附圖詳細描述本發明的各個實施例。提供附圖以幫助本領域技 術人員通過本文描述和示出的各個實施例來理解本發明。
圖3是根據本發明的一個實施例的半導體器件的框圖。
參照圖3，半導體器件包括存儲器單元陣列110 ;多個電路130、140、150、160、170 和180，所述多個電路130、140、150、160、170和180被配置成對存儲器單元陣列110中所包 括的存儲器單元執行編程、讀取或擦除操作；以及控制器120，所述控制器120被配置成控制所述多個電路130、140、150、160、170和180以便基於輸入數據設定選中的存儲器單元的閾值電壓。
在NAND快閃記憶體件的情況下，上述電路包括電壓發生器130、行解碼器140、頁緩衝器組150、通過/失敗(P/F)檢查電路160、列選擇器170和輸入/輸出(I/O)電路180。
存儲器單元陣列110包括多個存儲器單元塊。為簡單起見，圖3中僅示出所述存儲器單元塊中的一個。每個存儲器單元塊包括存儲器單元塊111，所述存儲器單元塊111 包括用於儲存主數據的正常單元串；以及標誌單元塊112，所述標誌單元塊112包括用於儲存各種操作所需的額外數據的標誌單元串。正常單元串和標誌單元串儘管功能彼此不同但是可以具有彼此相同的配置。例如，存儲器單元塊111和標誌單元塊112的單元串可以具有彼此相同的配置。
控制器120響應於命令信號CMD產生編程操作信號PGM、讀取操作信號READ或擦除操作信號ERASE，並且還根據操作的類型產生用於控制頁緩衝器組150的頁緩衝器的頁緩衝器信號PB SIGNAL。此外，控制器120響應於地址信號ADD產生行地址信號RADD和列地址信號CADD。控制器120在驗證操作中檢查從P/F檢查電路160輸出的P/F信號PFS， 並且根據檢查結果確定是否再次執行相關的操作、是否完成相關的操作或相關的操作是否失敗。具體地，在讀取操作中，根據與選中的存儲器單元相鄰的存儲器單元是否已被編程， 控制器120改變用於讀取出所述選中的存儲器單元的讀取電壓。
響應於操作信號PGM、READ和ERASE，即，控制器120的內部命令信號，電壓發生器130向全局線產生用於編程、讀取出或擦除存儲器單元的操作電壓(例如，VpgnuVread和 VpassX
行解碼器140響應於控制器120的行地址信號RADD，將電壓發生器130的操作電壓傳送到選中的存儲器單元塊的線WL [η: O]、DSL和SSL。
頁緩衝器組150檢測存儲器單元的編程或擦除狀態。頁緩衝器組150包括耦接到各個位線BL的頁緩衝器，並且響應於控制器120的頁緩衝器信號PB SIGNAL向各個位線BL 提供在存儲器單元中儲存數據所需的電壓。具體地，當對存儲器單元執行編程操作、擦除操作或讀取操作時，頁緩衝器組150對位線BL進行預充電，或者鎖存與根據位線BL的電壓變化而檢測到的存儲器單元的閾值電壓相對應的數據。即，在執行編程操作時，當儲存在頁緩衝器組150中所包括的每個頁緩衝器的鎖存器中的編程數據為O時，每個頁緩衝器向相關的位線BL施加編程允許電壓0V，而當儲存在頁緩衝器組150中所包括的每個頁緩衝器的鎖存器中的編程數據為I時，每個頁緩衝器向相關的位線BL施加編程禁止電壓Vcc。此外，當執行讀取操作時，頁緩衝器響應於儲存在存儲器單元中的數據來控制位線BL的電壓，並基於受控制的電壓來檢測儲存在存儲器單元中的數據。此外，當執行驗證或讀取操作時，頁緩衝器向P/F檢查電路160發送從存儲器單元檢測到的數據VS。
P/F檢查電路160當執行編程或擦除操作之後的驗證操作時響應於從頁緩衝器接收的數據VS產生相關操作的P/F信號PFS，或檢查是否出現錯誤單元。此外，當出現錯誤單元時，P/F檢查電路160對錯誤單元的數目進行計數，並且產生以計數信號CS形式的計數結果。
列選擇器170響應於控制器120的列地址信號CADD來選擇頁緩衝器組150的頁緩衝器。鎖存在由列選擇器170選中的頁緩衝器中的數據被輸出。此外，列選擇器170經由列線CL從頁緩衝器組150接收數據，並將數據傳送到I/O電路180。
在執行編程操作時，I/O電路180響應於控制器120的輸入/輸出信號IN/0UT將 外部數據DATA傳送至列選擇器170，使得將數據DATA輸入至頁緩衝器組150的頁緩衝器。 當列選擇器170將外部數據DATA傳送至頁緩衝器組150的頁緩衝器時，頁緩衝器將接收到 的數據儲存在其鎖存器內。此外，當執行讀取操作時，I/O電路180響應於控制器120的I/ O信號IN/0UT經由列選擇器170輸出從頁緩衝器組150的頁緩衝器接收的數據DATA。
圖4是圖3所示的存儲器單元陣列110的詳細電路圖。
參照圖4，存儲器單元陣列110的存儲器單元塊111和標誌單元塊112中所包括的 單元串ST具有相同的配置。下文以存儲器單元塊111中所包括的單元串STe中的一個為 例來展開描述。單元串STe包括與公共源極線CSL耦接的源極選擇電晶體SST、多個存儲 器單元FO至Fn、以及與位線BLe I禹接的漏極選擇電晶體DST。標誌單元串中所包括的單元 被稱為標誌單元，但是標誌單元可以具有與正常存儲器單元相同的配置。源極選擇電晶體 SST的柵極與源極選擇線SSL耦接，存儲器單元H)至Fn的柵極與各個字線WLO至WLn耦 接，並且漏極選擇電晶體DST的柵極與漏極選擇線DSL耦接。單元串ST耦接在公共源極線 CSL與對應於單元串ST的各個位線BLe和BLo之間。根據位線的排列順序，偶數編號的位 線被稱為偶數位線BLe，而奇數編號的位線被稱為奇數位線BLo。因此，與偶數位線BLe耦 接的單元串被稱為偶數串STe，而與奇數位線BLo耦接的單元串被稱為奇數串STo。
圖5是說明根據本發明的一個示例性實施例的編程方法的流程圖。
下文將參照圖5來描述對單電平單元(下文稱為SLC)的編程操作或對多電平單元 (下文稱為MLC)的最高有效位(下文稱為MSB)編程操作。在MLC的情況下，在完成對選中的 存儲器單元塊的最低有效位(下文稱為LSB)編程操作之後，可以執行MSB編程操作。在一 些實施例中，當在選中的存儲器單元塊中選擇頁時，在對選中的頁執行LSB編程操作之後， 可以對選中的頁執行MSB編程操作。
當編程例程開始時，響應於行地址選擇一個存儲器單元塊，並且選擇選中的存儲 器單元塊中所包括的多個頁中的一個。如果以N表示頁的順序，則在步驟501中，首先選中 的頁的順序N為I (即，N=I)。
在步驟502中，對第N頁中的偶數編號的存儲器單元執行編程操作。根據逐漸地 升高編程電壓的遞增步進脈衝編程(ISPP)方法來執行編程操作。具體地，為了對第N頁的 存儲器單元之中的偶數串STe中所包括的選中的存儲器單元執行編程操作，向與第N頁耦 接的選中的字線提供編程電壓，使得選中的存儲器單元的閾值電壓增加。
接著，在步驟503中，對第N頁中的偶數編號的存儲器單元執行編程驗證操作。執 行編程驗證操作，以便驗證第N頁中的偶數編號的存儲器單元的所有閾值電壓是否均已達 到目標電平。如果編程驗證操作的結果為失敗，則在步驟504中升高提供給與第N頁耦接 的選中的字線的編程電壓，並且在步驟502中再次對第N頁中的偶數編號的存儲器單元執 行編程操作。重複步驟502至504，直到第N頁中的偶數編號的存儲器單元的所有閾值電 壓均達到目標電平。當第N頁中的偶數編號的存儲器單元的所有閾值電壓均達到目標電平 時，在步驟503中的編程驗證操作的結果為通過。
如果在步驟503中對第N頁中的偶數編號的存儲器單元的編程驗證操作的結果為 通過，則在步驟505中對第N頁中的奇數編號的存儲器單元執行編程操作。根據逐漸地升高編程電壓的遞增步進脈衝編程(ISPP)方法來執行編程操作。具體地，為了對第N頁的存 儲器單元之中的奇數串STo中所包括的選中的存儲器單元執行編程操作，向與第N頁耦接 的選中的字線提供編程電壓，使得選中的存儲器單元的閾值電壓增加。
在步驟506中，對第N頁中的奇數編號的存儲器單元執行編程驗證操作。執行編 程驗證操作以驗證第N頁中的奇數編號的存儲器單元的所有閾值電壓是否均已達到目標 電平。
如果編程驗證操作的結果為失敗，則在步驟507中升高提供給與第N頁耦接的選 中的字線的編程電壓，並且在步驟505中再次對第N頁中的奇數編號的存儲器單元執行編 程操作。重複步驟505至507，直到第N頁中的奇數編號的存儲器單元的所有閾值電壓均達 到目標電平。當第N頁中的奇數編號的存儲器單元的所有閾值電壓均達到目標電平時，在 步驟506中的編程驗證操作的結果為通過。
當完成對第N頁中所包括的選中的存儲器單元的編程和編程驗證操作時，在步驟 508中，對第(N+1)頁——即下一頁——的奇數編號的存儲器單元執行編程操作。具體地， 為了對第(N+1)頁的存儲器單元之中的奇數串STo中所包括的選中的存儲器單元執行編程 操作，向與第(N+1)頁耦接的選中的字線提供編程電壓，使得選中的存儲器單元的閾值電壓 增加。
接著，在步驟509中，對第(N+1)頁中的奇數編號的存儲器單元執行編程驗證操 作。執行編程驗證操作，以便驗證第(N+1)頁中的奇數編號的存儲器單元的所有閾值電壓 是否均已達到目標電平。如果編程驗證操作的結果為失敗，則在步驟510中升高提供給與 第(N+1)頁耦接的選中的字線的編程電壓，並且在步驟508中再次對第(N+1)頁中的奇數編 號的存儲器單元執行編程操作。重複步驟508至510，直到第(N+1)頁中的奇數編號的存儲 器單元的所有閾值電壓均達到目標電平。當第(N+1)頁中的奇數編號的存儲器單元的所有 閾值電壓均達到目標電平時，編程驗證操作509的結果為通過。
當在步驟509中對第(N+1)頁中的奇數編號的存儲器單元的編程驗證操作的結果 為通過時，在步驟511中對第(N+1)頁的偶數編號的存儲器單元執行編程操作。具體地，為 了對第(N+1)頁的存儲器單元之中的偶數串STe中所包括的選中的存儲器單元執行編程操 作，向與第(N+1)頁耦接的選中的字線提供編程電壓，使得選中的存儲器單元的閾值電壓增 加。
接著，在步驟512中，對第(N+1)頁中的偶數編號的存儲器單元執行編程驗證操 作。執行編程驗證操作，以便驗證第(N+1)頁中的偶數編號的存儲器單元的所有閾值電壓是 否均已達到目標電平。如果編程驗證操作的結果為失敗，則在步驟513中升高向與第(N+1) 頁耦接的選中的字線提供的編程電壓，並且在步驟511中再次對第(N+1)頁中的偶數編號 的存儲器單元執行編程操作。重複步驟511至513，直到第(N+1)頁中的偶數編號的存儲器 單元的所有閾值電壓均達到目標電平。當第(N+1)頁中的偶數編號的存儲器單元的所有閾 值電壓均達到目標電平時，步驟512中的編程驗證操作的結果為通過。
當完成對第(N+1)頁中所包括的選中的存儲器單元的編程和編程驗證操作時，在 步驟514中確定第(N+1)頁是否為選中的存儲器單元塊的最後一頁。如果，確定的結果為， 確定出第(N+1)頁不是選中的存儲器單元塊的最後一頁，則在步驟515中，將頁的地址例如 增加I (即，N=N+1)以便選擇下一頁。接著，重複步驟502至514，直到完成對其餘頁的選中的存儲器單元的編程和編程驗證操作。如果，步驟514中的確定結果為，確定出編程的頁為 選中的存儲器單元塊的最後一頁，則選中的存儲器單元塊的編程例程終止。
如果如上述執行編程操作，則相同頁中所包括的每個存儲器單元遭受不同的幹 擾，並且相同單元串中所包括的每個存儲器單元也遭受不同的幹擾。下文將描述由上述編 程操作弓I起的存儲器單元之間的幹擾。
圖6示出由圖5的編程方法引起的存儲器單元之間的幹擾。
參照圖6，如果如上述參照圖5順序地對第N頁中所包括的偶數編號和奇數編號的 存儲器單元執行編程並且順序地對第(N+1)頁中所包括的奇數編號和偶數編號的存儲器單 元執行編程，則與第N頁和第(N+1)頁相鄰的每個存儲器單元遭受不同的幹擾。例如，當對 第(N-2)頁的偶數串STe中所包括的偶數編號的存儲器單元執行編程並且隨後對第(N-2) 頁的奇數串STo中所包括的奇數編號的存儲器單元執行編程時，第(N-2)頁中所包括的偶 數編號的存儲器單元遭受X軸方向上的幹擾。接著，當對第(N-1)頁——即下一頁——中所 包括的奇數編號的存儲器單元執行編程時，第N頁中的奇數編號的存儲器單元也遭受Y軸 方向上的幹擾。當對第(N-1)頁中所包括的偶數編號的存儲器單元進行編程時，第N頁中 的偶數編號存儲器單元也將遭受Y軸方向上的幹擾。如果如上述執行編程操作，則第(N-2) 頁中的偶數串STe中所包括的偶數編號的存儲器單元將遭受幹擾「X+Y」，而第(N-2)頁中的 奇數串STo中所包括的奇數編號的存儲器單元將遭受幹擾「Y」。此外，第(N-1)頁中的偶數 串STe中所包括的偶數編號的存儲器單元將遭受幹擾「Y」，而第(N-1)頁中的奇數串STo中 所包括的奇數編號的存儲器單元將遭受幹擾「X+Y」。即，相同頁中所包括的偶數編號的存儲 器單元和奇數編號的存儲器單元交替地遭受幹擾「X+Y」和幹擾「Y」。相同單元串內的不同 頁中所包括的存儲器單元也交替地遭受幹擾「X+Y」和幹擾「Y」。與僅遭受幹擾「Y」的存儲 器單元相比，遭受幹擾「X+Y」的存儲器單元的閾值電壓具有相對較低的增量。
圖7是說明由於編程操作引起的存儲器單元的閾值電壓的偏移的曲線圖。
參照圖7，被編程的存儲器單元的目標閾值電壓分布Vt處在第一讀取電壓Rl與第 二讀取電壓R2之間。然而，由於在對與被編程的存儲器單元相鄰的存儲器單元執行編程操 作時出現的幹擾，目標閾值電壓分布Vt增加了特定的水平。如上文參照圖6所描述，通常， 由於幹擾「Y」而升高的閾值電壓分布Vy不會高於第二讀取電壓R2。這是因為第二讀取電 壓R2是考慮到由於幹擾「Y」引起的閾值電壓的改變而設定的。然而，如果被編程的存儲器 單元遭受大於幹擾「Y」的幹擾「X+Y」，則被編程的存儲器單元的閾值電壓將進一步增加到 更高的水平(例如，Vx+y)，並且一些被編程的存儲器單元的閾值電壓會變得高於第二讀取 電壓R2。如果被編程的存儲器單元的閾值電壓如上述那樣增加，則執行讀取操作如下。
圖8是說明根據本發明的一個示例性實施例的讀取方法的示意流程圖。
參照圖8，在讀取出選中的存儲器單元之前，從與選中的存儲器單元相鄰的存儲器 單元讀取出數據以獲得與選中的存儲器單元處的幹擾相關的信息，並且使用根據所述信息 而改變的讀取電壓從選中的存儲器單元讀取出數據。下面詳細描述此過程。
在從選中的第N頁中所包括的存儲器單元讀取出數據之前，在步驟801中，從第 (N+1)頁——即下一頁——中所包括的存儲器單元讀取出數據。在步驟802中，確定讀 取的第(N+1)頁的存儲器單元是否為被編程的存儲器單元。如果，確定結果為，確定出第 (N+1)頁的存儲器單元不是被編程的存儲器單元，則在步驟803中使用預設的讀取電壓從第(N+1)頁的存儲器單元中讀取出數據。如果，步驟802中的確定結果為，確定出第(N+1) 頁的存儲器單元是被編程的存儲器單元，則在步驟804中將第N頁的讀取電壓升高特定的 電平。在步驟805中，使用升高後的讀取電壓從第N頁的存儲器單元讀取出數據。如上所 述，如果根據相鄰存儲器單元是否已被編程來改變用於讀取出選中的存儲器單元的讀取電 壓，則可提高從選中的存儲器單元讀取的數據的可靠性。
如果如上述執行編程操作，則能夠知道可在每個存儲器單元中出現的最大幹擾。 因此，可根據對應於選中的存儲器單元的算法來執行讀取操作。例如，參照圖6，由於第 (N-2)頁中的偶數串STe中所包括的存儲器單元會遭受最大幹擾「X+Y」，所以可執行相關的 讀取操作。此外，因為第(N-2)頁中的奇數串STo中所包括的存儲器單元會遭受最大幹擾 「Y」，所以可執行相關的讀取操作。
下文將詳細描述根據上述編程方法來讀取出被編程的存儲器單元的方法。
圖9至12是說明根據本發明的一些示例性實施例的讀取方法的詳細流程圖。在 下文中，假設第N頁為選中的頁。
圖9是說明可遭受幹擾「X+Y」的存儲器單元的LSB讀取方法的流程圖。
參照圖9，在步驟901中，使用第一讀取電壓Rl從第N頁中所包括的存儲器單元中 讀取數據。讀取的數據被儲存在頁緩衝器的鎖存器中。接著，在步驟902中，確定第N頁是 LSB編程頁還是MSB編程頁。為了確定第N頁是LSB編程頁還是MSB編程頁，從第N頁中 的標誌單元讀取數據。即，在對每個頁執行MSB編程操作之後，將數據「O」編程在每個頁的 標誌單元中。因此，可通過讀取標誌單元的數據來確定該頁是經歷LSB編程還是MSB編程。 例如，如果從標誌單元讀取的數據為「0」，則意味著相關的頁是MSB編程頁。例如，如果從標 志單元讀取的數據為「1」，則意味著相關的頁是LSB編程頁或處於擦除狀態的頁。如果，步 驟902處的確定結果為，確定出第N頁為LSB編程頁，則輸出在步驟901中讀取的數據，並且 讀取操作終止。如果，步驟902處的確定結果為，確定出第N頁為MSB編程頁，則在步驟903 中對第(N+1)頁——即下一頁——執行讀取操作。使用第一讀取電壓R1、第二讀取電壓R2 和第三讀取電壓R3對第(N+1)頁執行讀取操作。第二讀取電壓R2高於第一讀取電壓Rl， 而第三讀取電壓R3高於第二讀取電壓R2。接著，在步驟904中確定第(N+1)頁是LSB編程 頁還是MSB編程頁。為了確定第(N+1)頁是LSB編程頁還是MSB編程頁，從第(N+1)頁中的 標誌單元讀取數據。例如，如果從標誌單元讀取的數據是「0」，則意味著第(N+1)頁為MSB 編程頁。例如，如果從標誌單元讀取的數據是「1」，則意味著第(N+1)頁為LSB編程頁或處 於擦除狀態的頁。如果，步驟904處的確定結果為，確定出第(N+1)頁為僅被執行了 LSB編 程的頁，則在步驟905中使用第二讀取電壓R2對第N頁執行LSB讀取操作。如果，步驟904 處的確定結果為，確定出第(N+1)頁是已被執行到了 MSB編程的頁，則在步驟906中使用第 二讀取電壓R2對第N頁執行LSB讀取操作，因為第N頁會遭受幹擾。接著，在步驟907中， 使用比第二讀取電壓R2高的第二可變電壓R2』來對第N頁執行LSB讀取操作。此處，可省 略步驟906中的使用第二讀取電壓R2對第N頁執行的LSB讀取操作，因為執行這種操作是 為了從第N頁所包括的存儲器單元之中的較少遭受幹擾的存儲器單元讀取數據。例如，當 存在幹擾「Y」時，可執行步驟906以從存儲器單元讀取數據。如果已對相鄰存儲器單元執 行MSB編程，則如步驟907所示使用比第二讀取電壓R2高的第二可變電壓R2』從選中的存 儲器單元讀取數據，因為選中的存儲器單元的閾值電壓增加。如果，如上所述，根據相鄰的存儲器單元的狀態，例如，相鄰存儲器單元的閾值電壓，來確定用於讀取出選中的存儲器單 元的讀取電壓，則即使選中的存儲器單元的閾值電壓偏移，也可正確地讀取出選中的存儲 器單元中的數據。
圖10是說明會遭受幹擾「Y」的存儲器單元的LSB讀取方法。
參照圖10，在步驟1001中，使用第一讀取電壓Rl從第N頁中所包括的存儲器單元 中讀取數據。讀取的數據被儲存在各個頁緩衝器的鎖存器中。接著，在步驟1002中，確定 第N頁是LSB編程頁還是MSB編程頁。為了確定第N頁是LSB編程頁還是MSB編程頁，從 第N頁的標誌單元讀取數據。例如，如果從標誌單元讀取的數據是「0」，則意味著第(N+1) 頁為MSB編程頁。例如，如果讀取的數據為「 I 」，則意味著第(N+1)頁為LSB編程頁或處於 擦除狀態的頁。如果，步驟1002處的確定結果為，確定出第N頁為LSB編程頁，則輸出在步 驟1001中讀取的數據，並且讀取操作終止。如果，步驟1002處的確定結果為，確定出第N 頁為MSB編程頁，則在步驟1003中使用第二讀取電壓R2對第N頁執行LSB讀取操作，並且 讀取操作終止。
圖11是說明會遭受幹擾「X+Y」的存儲器單元的MSB讀取方法的流程圖。
參照圖11，在步驟1101中，從第(N+1)頁——即第N頁的下一頁——中所包括的 存儲器單元中讀取數據。例如，可使用第一讀取電壓R1、第二讀取電壓R2和第三讀取電壓 R3執行讀取操作。當從存儲器單元中讀取出數據時，使用第一至第三讀取電壓Rl至R3檢 查存儲器單元的閾值電壓。在步驟1102中，基於在步驟1101中的對第(N+1)頁執行的讀 取操作的結果確定第(N+1)頁的存儲器單元是LSB編程的存儲器單元還是MSB編程的存儲 器單元。為了確定第(N+1)頁是LSB編程頁還是MSB編程頁，從第(N+1)頁的標誌單元中 讀取數據。例如，如果從標誌單元讀取的數據是「0」，則意味著第(N+1)頁為MSB編程頁。 例如，如果從標誌單元讀取的數據是「1」，則意味著第(N+1)頁為LSB編程頁或處於擦除狀 態的頁。如果，步驟1102處的確定結果為，確定出第(N+1)頁為LSB編程頁，則使用第一讀 取電壓Rl和第三讀取電壓R3從第N頁的存儲器單元讀取出數據。如果，步驟1102中的確 定結果為，確定出第(N+1)頁為MSB編程頁，則在步驟1104中使用第一讀取電壓Rl從第N 頁的存儲器單元讀取出數據。執行使用第一讀取電壓Rl的讀取操作，以從閾值電壓由於幹 擾而輕微偏移的第N頁的存儲器單元中讀取出正確的數據。因此，可省略步驟1104。為了 從閾值電壓由於幹擾而大大改變的第N頁的存儲器單元中讀取出正確的數據，在步驟1105 中，使用比第一讀取電壓Rl高的第一可變電壓R1』對第N頁的存儲器單元執行讀取操作。 接著，在步驟1106中，使用第三讀取電壓R3從第N頁的存儲器單元讀取出數據。執行使用 第三讀取電壓R3的讀取操作，以從閾值電壓由於幹擾而輕微偏移的第N頁的存儲器單元中 讀取出正確的數據。因此，也可省略步驟1106。為了從閾值電壓由於幹擾而大大改變的第 N頁的存儲器單元中讀取出正確的數據，在步驟1107中，使用比第三讀取電壓R3高的第三 可變電壓R3』對第N頁的存儲器單元執行讀取操作。在步驟1103和步驟1107之後，在步 驟1108中確定第N頁是LSB編程頁還是MSB編程頁。為了確定第N頁是LSB編程頁還是 MSB編程頁，從第N頁中的標誌單元讀取數據。例如，如果從標誌單元讀取的數據是「0」，則 意味著第N頁為MSB編程頁。例如，如果從標誌單元讀取的數據是「 I 」，則意味著第N頁為 LSB編程頁或處於擦除狀態的頁。如果，步驟1108中的確定結果為，確定出第N頁為MSB編 程頁，則輸出先前讀取的數據，並且隨後讀取操作終止。如果，步驟1108中的確定結果為，確定出第N頁為LSB編程頁，則在步驟1109中，設定相關的頁緩衝器，以將數據「I」輸入相 關頁緩衝器的鎖存器。具體地，儘管示出選中的存儲器單元經歷MSB讀取操作，但是將表示 擦除狀態的數據「 I 」輸入所有頁緩衝器的鎖存器並且隨後讀取操作終止，因為如果選中的 存儲器單元為LSB編程的存儲器單元，則選中的存儲器單元就不是MSB編程的存儲器單元。
圖12是說明會遭受幹擾「Y」的存儲器單元的MSB讀取方法的流程圖。
參照圖12，在步驟1201中，使用第一讀取電壓Rl和第三讀取電壓R3從第N頁中 所包括的存儲器單元讀取數據。讀取的數據被儲存在相關頁緩衝器的鎖存器中。接著，在 步驟1202中，確定第N頁是LSB編程頁還是MSB編程頁。為了確定第N頁是LSB編程頁還 是MSB編程頁，從第N頁中的標誌單元讀取數據。如果從標誌單元讀取的數據是「0」，則意 味著第N頁為MSB編程頁。如果從標誌單元讀取的數據是「1」，則意味著第N頁為LSB編 程頁或處於擦除狀態的頁。如果，步驟1202中的確定結果為，確定出第N頁為LSB編程頁， 則輸出在步驟1201中讀取的數據，並且隨後讀取操作終止。如果，步驟1202中的確定結果 為，確定出第N頁為MSB編程頁，則在步驟1203中，設定相關的頁緩衝器，以將數據「 I」輸 入相關頁緩衝器的鎖存器。具體地，儘管示出選中的存儲器單元經歷MSB讀取操作，但是將 表示擦除狀態的數據「 I」輸入所有頁緩衝器的鎖存器並且隨後終止讀取操作，因為如果選 中的存儲器單元為LSB編程的存儲器單元，則選中的存儲器單元就不是MSB編程的存儲器 單元。
圖13是說明根據本發明的一個實施例的讀取操作中所使用的讀取電壓的曲線 圖。
參照圖13，如上文參照圖9至12所描述的，未遭受或輕微遭受來自相鄰存儲器單 元的幹擾的存儲器單元的閾值電壓分布1301不變化或僅輕微變化。因此，使用第一、第二 和第三讀取電壓R1、R2和R3對存儲器單元執行讀取操作。與此相反，大大遭受來自相鄰存 儲器單元的幹擾的存儲器單元的閾值電壓分布1302大大地變化。因此，使用改變了的讀取 電壓R1』、R2』和R3』對存儲器單元執行讀取操作。因此，可提高讀取操作的可靠性。
根據本發明的實施例，可根據與選中的存儲器單元相鄰的存儲器單元的狀態(例 如，閾值電壓)來調整對存儲器單元的編程操作的順序，這可以提高讀取操作的可靠性。
權利要求
1.一種操作半導體器件的方法，包括以下步驟 選擇存儲器單元陣列中所包括的多個存儲器單元塊中的一個； 對與選中的存儲器單元塊的字線中的選中的字線耦接的偶數編號的存儲器單元進行編程; 對耦接到所述選中的字線的奇數編號的存儲器單元進行編程； 對耦接到與所述選中的字線相鄰的下一個字線的奇數編號的存儲器單元進行編程；以及 對耦接到所述下一個字線的偶數編號的存儲器單元進行編程， 其中，重複編程，直到完成對與所述選中的存儲器單元塊的所有字線耦接的選中的存儲器單元的編程。
2.如權利要求1所述的方法，其中，對耦接到所述選中的字線的偶數編號的存儲器單元進行編程的步驟包括以下步驟 向所述選中的字線提供編程電壓，使得耦接到所述選中的字線的偶數編號的存儲器單元的閾值電壓增加； 確定耦接到所述選中的字線的偶數編號的存儲器單元的所有閾值電壓是否均已達到目標電平；以及 如果，確定的結果為，確定出並非所有的閾值電壓均已達到所述目標電平，則在逐漸升高所述編程電壓的同時，重複地對耦接到所述選中的字線的偶數編號的存儲器單元進行編程。
3.如權利要求1所述的方法，其中，對耦接到所述選中的字線的奇數編號的存儲器單元進行編程的步驟包括以下步驟 向選中的字線提供編程電壓，使得耦接到所述選中的字線的奇數編號的存儲器單元的閾值電壓增加； 確定耦接到所述選中的字線的奇數編號的存儲器單元的所有閾值電壓是否均已達到目標電平；以及 如果，確定的結果為，確定出並非所有的閾值電壓均已達到所述目標電平，則在逐漸升高所述編程電壓的同時，重複地對耦接到所述選中的字線的奇數編號的存儲器單元進行編程。
4.如權利要求1所述的方法，還包括以下步驟 讀取耦接到所述下一個字線的存儲器單元；以及 當耦接到所述下一個字線的存儲器單元未被編程時，使用第一讀取電壓讀取耦接到所述選中的字線的存儲器單元，而當耦接到所述下一個字線的存儲器單元被編程時，使用比所述第一讀取電壓高的第二讀取電壓來讀取耦接到所述選中的字線的存儲器單元。
5.如權利要求4所述的方法，其中，讀取耦接到所述下一個字線的存儲器單元的步驟包括以下步驟 使用所述第一讀取電壓讀取耦接到所述下一個字線的存儲器單元；以及確定對耦接到所述下一個字線的存儲器單元是執行了最低有效位LSB編程操作還是最高有效位MSB編程操作。
6.如權利要求5所述的方法，其中，如果，確定的結果為，確定出對耦接到所述下一個字線的存儲器單元執行了 LSB編程操作，則使用所述第二讀取電壓讀取耦接到所述選中的字線的存儲器單元；並且 如果，確定的結果為，確定出對耦接到所述下一個字線的存儲器單元執行了 MSB編程操作，則使用比所述第二讀取電壓高的第三讀取電壓來讀取耦接到所述選中的字線的存儲器單元。
7.一種操作半導體器件的方法，包括以下步驟 對耦接到第一字線的偶數編號的存儲器單元進行編程； 對耦接到所述第一字線的奇數編號的存儲器單元進行編程； 對耦接到與所述第一字線相鄰的第二字線的奇數編號的存儲器單元進行編程； 對耦接到所述第二字線的偶數編號的存儲器單元進行編程； 對耦接到與所述第二字線相鄰的第三字線的偶數編號的存儲器單元進行編程；以及 對耦接到所述第三字線的奇數編號的存儲器單元進行編程。
8.如權利要求7所述的方法，還包括以下步驟 讀取耦接到所述第二字線的存儲器單元；以及 當耦接到所述第二字線的存儲器單元未被編程時，使用第一讀取電壓讀取耦接到所述第一字線的存儲器單元，而當耦接到所述第二字線的存儲器單元被編程時，使用比所述第一讀取電壓高的第二讀取電壓來讀取耦接到所述第一字線的存儲器單元。
9.如權利要求7所述的方法，還包括以下步驟 讀取耦接到所述第三字線的存儲器單元；以及 當耦接到所述第三字線的存儲器單元未被編程時，使用第一讀取電壓讀取耦接到所述第二字線的存儲器單元，而當耦接到所述第三字線的存儲器單元被編程時，使用比所述第一讀取電壓高的第二讀取電壓來讀取耦接到所述第二字線的存儲器單元。
10.一種操作半導體器件的方法，包括以下步驟 對選中的存儲器單元塊中所包括的多個頁中的第N頁中所包括的偶數編號的存儲器單兀進行編程； 當完成對所述第N頁中的偶數編號的存儲器單元的編程時，對所述第N頁中所包括的奇數編號的存儲器單元進行編程； 當完成對所述第N頁中的奇數編號的存儲器單元的編程時，對與所述第N頁相鄰的第(N+1)頁中所包括的奇數編號的存儲器單元進行編程；以及 當完成對所述第(N+1)頁中的奇數編號的存儲器單元的編程時，對所述第(N+1)頁中所包括的偶數編號的存儲器單元進行編程。
11.如權利要求10所述的方法，其中，所述頁是耦接到同一字線的一組存儲器單元。
12.如權利要求10所述的方法，還包括以下步驟 讀取所述第(N+1)頁中所包括的存儲器單元；以及 當所述第(N+1)頁中所包括的存儲器單元未被編程時，使用第一讀取電壓讀取所述第N頁中所包括的存儲器單元，而當所述第(N+1)頁中所包括的存儲器單元被編程時，使用比所述第一讀取電壓高的第二讀取電壓來讀取所述第N頁中所包括的存儲器單元。
13.一種操作半導體器件的方法，包括 對選中的頁執行最低有效位LSB編程操作；在對所述選中的頁中所包括的偶數編號的存儲器單元執行最高有效位MSB編程操作之後，對所述選中的頁中所包括的奇數編號的存儲器單元執行最高有效位MSB編程操作；對所述選中的頁的下一頁執行LSB編程操作； 在對所述下一頁中所包括的奇數編號的存儲器單元執行MSB編程操作之後，對所述下一頁中所包括的偶數編號的存儲器單元執行MSB編程操作。
14.如權利要求13所述的方法，其中，所述頁是耦接到同一字線的一組存儲器單元。
15.一種操作半導體器件的方法，包括以下步驟 對選中的存儲器單元塊執行最低有效位LSB編程操作； 對從所述選中的存儲器單元塊中所包括的多個頁中選中的頁中所包括的偶數編號的存儲器單元執行最高有效位MSB編程操作； 對所述選中的頁中所包括的奇數編號的存儲器單元執行MSB編程操作； 對所述選中的頁的下一頁中所包括的奇數編號的存儲器單元執行MSB編程操作；以及 對所述下一頁中所包括的偶數編號的存儲器單元執行MSB編程操作。
16.如權利要求15所述的方法，其中，所述頁是耦接到同一字線的一組存儲器單元。
17.—種半導體器件,包括 存儲器單元陣列，所述存儲器單元陣列被配置成包括存儲器單元塊和標誌單元塊，所述存儲器單元塊和所述標誌單元塊包括多個頁； 行解碼器，所述行解碼器與所述存儲器單元陣列的字線耦接； 電壓發生器，所述電壓發生器被配置成產生驅動電壓並且將所述驅動電壓傳送到所述行解碼器； 頁緩衝器，所述頁緩衝器與所述存儲器單元陣列的位線耦接；以及控制器，所述控制器被配置成控制所述行解碼器、所述電壓發生器和所述頁緩衝器，以便採用順序地對所述選中的存儲器單元塊中所包括的頁中的選中的頁中所包括的偶數編號存儲器單元和奇數編號存儲器單元進行編程，並且隨後順序地對所述選中的頁的下一頁中所包括的奇數編號存儲器單元和偶數編號存儲器單元進行編程的方式，對從所述存儲器單元塊中選中的存儲器單元塊中所包括的所有選中的存儲器單元進行編程。
18.如權利要求17所述的半導體器件，其中，所述控制器被配置成還控制所述行解碼器、所述電壓發生器和所述頁緩衝器以讀取耦接到下一個字線的存儲器單元，並且當耦接到所述下一個字線的存儲器單元未被編程時使用第一讀取電壓讀取耦接到選中的字線的存儲器單元，而當耦接到所述下一個字線的存儲器單元被編程時使用比所述第一讀取電壓高的第二讀取電壓來讀取耦接到所述選中的字線的存儲器單元。
19.如權利要求18所述的半導體器件，其中，當讀取耦接到所述下一個字線的存儲器單元時，所述控制器被配置成控制所述行解碼器、所述電壓發生器和所述頁緩衝器以使用所述第一讀取電壓讀取耦接到所述下一個字線的存儲器單元，並且確定對耦接到所述下一個字線的存儲器單元是執行了最低有效位LSB編程操作還是最高有效位MSB編程操作。
20.如權利要求19所述的半導體器件，其中，所述控制器被配置成控制所述行解碼器、所述電壓發生器和所述頁緩衝器，以便如果，所述確定的結果為，確定出對耦接到所述下一個字線的存儲器單元執行了 LSB編程操作，則使用所述第二讀取電壓讀取耦接到所述選中的字線的存儲器單元；而如果，所述確定的結果為，確定出對耦接到所述下一個字線的存儲器單元執行了 MSB編程操作，則使用比所述第二讀取電壓高的第三讀取電壓讀取耦接到所述 選中的字線的存儲器單元。
全文摘要
一種操作半導體器件的方法，包括選擇存儲器單元陣列中所包括的多個存儲器單元塊中的一個；對與選中的存儲器單元塊的字線中的選中的字線耦接的偶數編號的存儲器單元進行編程；對與選中的字線耦接的奇數編號的存儲器單元進行編程；對與和選中的字線相鄰的下一個字線耦接的奇數編號的存儲器單元進行編程；以及，對與所述下一個字線耦接的偶數編號的存儲器單元進行編程，其中，重複編程，直到完成對與選中的存儲器單元塊的所有字線耦接的選中的存儲器單元的編程。
文檔編號G11C16/06GK103035292SQ201210375710
公開日2013年4月10日 申請日期2012年9月29日 優先權日2011年9月29日
發明者李晉行 申請人:愛思開海力士有限公司