絕緣體上矽器件及其製造方法
2023-07-30 06:44:46 1
專利名稱：絕緣體上矽器件及其製造方法
技術領域：
本發明總地涉及絕緣體上矽(SOI)器件及其製造方法，更特別地，涉 及能獲得浮體效應(floating body effect)以及能防止擊穿(punch-through) 的SOI器件及其製造方法。
背景技術：
在半導體工業中，非常期望具有高集成度、高速和j氐功4毛的器件。實現 高集成度、高速和低功耗的一種途徑是利用絕緣體上矽(SOI)襯底而不是 塊矽(bulk silicon)製成的襯底的半導體器件(下文中，利用SOI襯底的半導 體器件稱為"SOI器件")。SOI器件與利用由塊矽製成的襯底而形成的器件 相比優點包括歸因於低結電容的高速，歸因於低閾值電壓的低功耗，以及 歸因於完全隔離的閂鎖效應(latch-up)去除。
SOI器件形成在下述製成的SOI襯底上支承整個器件的矽襯底，其上 形成柵極的矽層，以及形成於矽襯底和矽層之間的填充氧化物層。柵極形成 於SOI襯底上且結區域形成在矽層中的柵極兩側。
SOI器件增大了電晶體的有效溝道長度，因此能改善短溝道效應且還能 最小化漏極誘發勢壘下降(Drain Induced Barrier Lowering, DIBL )或源極區 域與漏極區域之間發生幹擾的現象。此外，SOI器件能獲得浮體效應，因為 體部分被結區域和掩埋氧化物層隔離，且因此，浮體能儲存電荷。所以，不 需要用於存儲電荷的單獨電容器，且單元尺寸能減小到6F"和4F2。
然而，在常規SOI器件中，儘管結區域在矽層表面內在柵極兩側形成， 但是結區域的下端不田比接掩埋氧化物層。因此，由於溝道區域即電晶體的體 (body)不能被結區域和掩埋氧化物層隔離，所以不能獲得浮體效應。
可以通過以足夠高的劑量實施形成結區域的離子注入工藝以使結區域 的下端部充分郵W妄其下的部分掩埋氧化物層而解決上述問題。然而，在該情 況下，相鄰的結區域之間的距離減小，因為當結區域形成時，它不僅在矽層 中沿垂直方向延伸，而且沿水平方向延伸。結果，由於電晶體的有效溝道長度減小，會發生擊穿。
發明內容
本發明的實施例涉及能獲得浮體效應的SOI器件及其製造方法。 此外，本發明的實施例還涉及能防止擊穿的SOI器件及其製造方法。 在一實施例中，SOI器件包括SOI襯底，具有第一掩埋氧化物層和矽 層順序堆疊於半導體襯底上的結構；柵極，形成於SOI襯底的矽層上；第二 掩埋氧化物層，在矽層的下部分中形成於柵極兩側從而第二掩埋氧化物層的 下端部接觸第一掩埋氧化物層；以及結區域，形成於矽層的在第二掩埋氧化 物層上的部分中從而該結區域的下端部接觸該第二掩埋氧化物層。 第二掩埋氧化物層可形成為Si2層。
在另一實施例中，製造SOI器件的方法包括在SOI襯底的矽層上形成 柵極，該SOI襯底具有第一掩埋氧化物層和矽層順序堆疊於半導體襯底上的 結構；在矽層的下部分中的柵極兩側形成第二掩埋氧化物層從而第二掩埋氧 化物層的下端部接觸第 一掩埋氧化物層；以及在矽層的位於該第二掩埋氧化 物層上方的部分中形成結區域從而該結區域的下端部接觸該第二掩埋氧化 物層。
該第二掩埋氧化物層可形成為Si02層。
形成第二掩埋氧化物層的步驟包括離子注入促進氧化的雜質到矽層的 位於柵極兩側的部分中；以及熱處理雜質被離子注入到其中的該部分矽層從 而氧化該部分。
用於促進氧化的雜質包括氧或氟。
該離子注入能以1 x io5 ~ 1 x io20離子/cm2範圍內的劑量進行。 該離子注入能以IKeV ~ 1MeV範圍內的能量進行。 該熱處理能在N2和Ar氣的氣氛中在500 ~ 110(TC範圍的溫度進行。 該熱處理可進行1 ~ 1800秒範圍的時間,殳。 該結區域通過以1 ~ 15。範圍的傾斜角離子注入雜質來形成。 在又一實施例中，製造SOI器件的方法包括在SOI襯底的矽層上形成 柵極，該SOI村底具有第一掩埋氧化物層和矽層順序堆疊於半導體襯底上的 結構；在矽層的下部分中在柵極兩側形成第二掩埋氧化物層使得第二掩埋氧 化物層的下端部接觸第一掩埋氧化物層；在形成有第二掩埋氧化物層的SOI襯底上形成設置有用於焊盤插塞(landingplug)的接觸孔的絕緣層；在該絕 緣層上形成摻雜有雜質的導電層從而掩埋該接觸孔；以及通過使摻雜在該導 電層中的雜質擴散而在該矽層的位於該第二掩埋氧化物層上方的部分中形 成結區域使得該結區域的下端部接觸該第二掩埋氧化物層。 該第二掩埋氧化物層可形成為Si02層。
形成第二掩埋氧化物層的步驟包括離子注入用於促進氧化的雜質到矽 層的位於柵極兩側的部分中；以及熱處理雜質被離子注入到其中的該部分矽 層中>^人而氧化該部分。
用於促進氧化的雜質包括氧或氟。
該離子注入能以1 x io5~ 1 x 102離子/0112範圍內的劑量進行。 該離子注入能以IKeV ~ 1MeV範圍內的能量進4亍。 該熱處理能在N2和Ar氣的氣氛中在500~ 110(TC範圍的溫度進行。 該熱處理可進行1 ~ 1800秒範圍的時間4殳。
該導電層包括具有1 x 1019~ 1 x io21離子/cm、範圍內的雜質摻雜濃度的 多晶矽層。
圖l是剖視圖，示出才艮據本發明一實施例的SOI器件。
圖2A-2F是剖視圖，示出根據本發明一實施例製造SOI器件的方法的步驟。
圖3A-3D是剖視圖，示出根據本發明另一實施例製造SOI器件的方法 的步驟。 具體實施例方式
下文中，將參照附圖詳細描述本發明的優選實施例。 圖1是剖視圖，示出根據本發明一實施例的SOI器件。 如所示，準備SOI村底106，其具有第一掩埋氧化物層102和矽層104 順序堆疊於半導體襯底100上的結構，用於定義有源區的隔離層108形成於 SOI襯底106的矽層104內。隔離層108形成得使其下端部接觸第一掩埋氧 化物層102。多個柵極G形成於矽層104和形成於矽層104內的隔離層108 上。每個柵極G包括柵極絕緣層110、柵極導電層112和柵極硬掩模層114的堆疊結構。間隔物118形成於每個柵極G的兩側壁上。
第二掩埋氧化物層116形成於形成在矽層104上的柵極G的兩側。第二 掩埋氧化物層116形成於矽層104的下部中從而第二掩埋氧化物層116的下 端部接觸第一掩埋氧化物層102。第二掩埋氧化物層116可包括例如Si02 層。結區域120形成於矽層104的在柵極G兩側的部分表面內，即在矽層 104的在柵極兩側且在第二掩埋氧化物層116之上的部分中從而結區域120 的下端部接觸第二掩埋氧化物層116。焊盤插塞124形成於結區域120上。
如上所述，在根據本發明一實施例的SOI器件中，結區域120形成得使 其下端部接觸第二掩埋氧化物層116。因此，SOI器件的體B被結區域120 以及第一和第二掩埋氧化物層102、 116隔離，因此根據本發明一實施例的 SOI器件具有完全浮體效應。
此外，根據本發明一實施例的SOI能確保有效溝道長度，因此該SOI 器件具有改善的擊穿屬性，因為相鄰結區域120之間的距離不減小。
圖2A至2F是透視圖，示出根據本發明一實施例製造SOI器件的方法 的步驟。
參照圖2A，準備具有第一掩埋氧化物層102和矽層104順序堆疊於半 導體襯底100上的結構的SOI襯底106。用於定義有源區的隔離層形成在SOI 襯底106的矽層104內，然後進行用於形成阱的離子注入工藝。隔離層108 形成得使其下端部接觸第一掩埋氧化物層102。
參照圖2B，柵極絕緣層110、柵極導電層112和柵極硬掩模層114順序 形成在包括隔離層108的矽層104上。此後，柵極硬掩才莫層114、柵極導電 層112和柵極絕緣層110被蝕刻/人而形成一個或更多柵極G。
參照圖2C，促進氧化的雜質被離子注入到矽層104的位於柵極G兩側 的下部分中從而形成離子注入層116a。氧(02)或氟(F)(優選氧(02)) 可用作用於促進氧化的雜質。用於促進氧化的雜質的離子注入以lxl05~l x 102離子/0112範圍內的劑量進行，優選以lxlO" lxio"離子/cm2範圍 內的劑量進行，且以1KeV-lMeV範圍內的能量進行。
參照圖2D，所得SOI村底106 (其上已進行了用於促進氧化的雜質的 離子注入)經歷熱處理。熱處理在500- 1100。C範圍內的溫度在N2和Ar氣 的氣氛中進行1 1800秒範圍內的時間段。作為熱處理的結果，離子注入層 被氧化且成為Si02層。由此，在矽層104的下部分中第二掩埋氧化物層116形成在柵極G的兩側，從而第二掩埋氧化物層116的下部分4妾觸第一掩埋氧 化物層102。作為熱處理的結果，輕氧化層(未示出)也可形成在柵極G的 柵極導體層112的側壁上。
參照圖2E,用於形成間隔物的絕緣層形成在矽層104以及一個或更多 柵極G上。矽層然後被蝕刻以在每個柵極G的兩側壁上形成間隔物118。雜 質例如N型雜質被離子注入到矽層104的位於柵極G和間隔物118兩側的 部分中。由此，結區域120形成在珪層104的位於第二掩埋氧化物層116之 上的部分中，使得結區域120的下部分接觸第二掩埋氧化物層116。
當離子注入時，N型雜質例如As或P用作N型雜質。離子注入能以1 x 105~ 1 x 102Q離子/cm2範圍內的劑量且以1KeV lMeV範圍內的能量進 行。此外，N型雜質的離子注入以1 15。範圍內的傾斜角進行。
參照圖2F，絕緣層122形成在包括結區域120的SOI襯底106的表面 上。絕緣層122被蝕刻以形成用於焊盤插塞的一個或更多接觸孔。也就是說， 絕緣層122被蝕刻以暴露一個或更多任何兩個柵極G之間的結區域120，焊 盤插塞將形成在絕緣層122的蝕刻部分內。之後，導電層例如多晶矽層填充 在用於焊盤插塞的接觸孔中以形成圖2F所示的焊盤插塞124。
之後，儘管未示出，順序進行一系列已知後續工藝，由此完成根據本發 明一實施例的SOI器件。
如上所述，在本發明中，除了用於形成結區域120的離子注入之外，第 二掩埋氧化物層116形成在柵極G兩側且在矽層104的下部分中，第二掩埋 氧化物層116形成得使第二掩埋氧化物層116的下部接觸第一掩埋氧化物層 102。結區域120形成在矽層104的在第二掩埋氧化物層116之上的部分中， 從而結區域120的下部接觸第二掩埋氧化物層116。因此，體B被結區域120 和第一、第二掩埋氧化物層104、 106以及隔離層108隔離。結果，本發明 可穩定地獲得浮體效應。
此外，在本發明中，能形成結區域120而不減小相鄰結區域120之間的 距離，即不減小溝道區，因此能確保有效溝道長度。結果，本發明能防止擊 穿現象。
雖然在本發明一實施例中結區域通過N型雜質的離子注入形成，但是結 區域亦能以摻雜的雜質擴散到用於焊盤插塞的多晶矽層中的方式形成。法的步驟。
參照圖3A，第二掩埋氧化物層116通過與上面參照圖2A至2F描述的 本發明的實施例相同的方式形成在柵極G兩側且在矽層104的下部分中。第 二掩埋氧化物層116形成為例如Si02層且還形成得使第二掩埋氧化物層116 的下部分接觸第一掩埋氧化物層102。
參照圖3B，絕緣層122形成在形成有第二掩埋氧化物層116的SOI襯 底106上以覆蓋柵極G。絕緣層122然後被化學機械拋光(CMP )或被回蝕 從而柵極G的柵極硬掩模層114被暴露。之後，絕緣層122被蝕刻以形成用 於焊盤插塞的一個或更多接觸孔H。接觸孔暴露任意兩個柵極G之間的結區 域120。
參照圖3C，形成用於焊盤插塞的導電層124a從而掩埋用於焊盤插塞的 接觸孔H。用於焊盤插塞的導電層124a形成為例如摻雜有N型雜質的多晶 矽層。優選地，用於焊盤插塞的導電層124a形成為具有在1 x 1019~ 1 x io21 離子/cm3範圍內的雜質濃度的多晶矽層。
參照圖3D,用於焊盤插塞的導電層124a被化學機械拋光或被回蝕，直 到絕緣層122被暴露，由此一個或更多焊盤插塞124形成在柵極G之間的空 間中。形成有焊盤插塞124的所得SOI襯底106經歷熱處理。作為熱處理的 結果，摻雜在焊盤插塞124中的N型雜質擴散到矽層104的位於焊盤插塞 124之下的部分中，因此結區域120形成在矽層104的位於棚-極G兩側的部 分中。此時，結區域120形成在矽層104的在第二掩埋氧化物層116之上的 部分中從而結區域120的下端部接觸第二掩埋氧化物層116。
在本發明另一實施例中，用於焊盤插塞的導電層的CMP或回蝕可在熱 處理之後進行。
之後，儘管未示出，順序進行一系列已知的後續工藝，由此完成根據本 發明一實施例的SOI器件。
根據本發明的圖3A至3D所示的實施例的製造SOI器件的方法與本發 明的前述實施例一樣，能獲得完全浮體效應以及防止擊穿。此外，根據本發 明的圖3A-3D所示的實施例的製造SOI器件的方法採用了在焊盤插塞內擴 散雜質的工藝替代離子注入工藝以形成結區域，因此能防止離子注入工藝期
間對SOI襯底造成的離子注入損傷。
雖然間隔物在上面描述為在形成第二掩埋氧化物層之後形成，但是在本發明一實施例中亦可首先形成間隔物，然後進行用於促進氧化的雜質的離子 注入和熱處理以形成第二掩埋氧化物層。在該情況下，結區域以及第一和第 二掩埋氧化物層隔離的體部分的尺寸增大，因此體部分能存儲更多電荷。由 此，單元尺寸能進一步減小。
儘管為了示例而描述了本發明的特定實施例，但是本領域技術人員將意 識到，各種修改、增加和替換是可行的，不偏離所附權利要求定義的本發明 的思想和範圍。
本申請要求2008年1月18日提交的韓國專利申請No. 10-2008-0005901 的優先權，其全部內容通過引用併入於此。
權利要求
1. 一種絕緣體上矽器件，包括絕緣體上矽襯底，包括順序堆疊在半導體襯底上的第一掩埋氧化物層和矽層；柵極，形成於該絕緣體上矽襯底的矽層上；第二掩埋氧化物層，形成於所述柵極至少一側的矽層的下部分中，其中所述第二掩埋氧化物層形成得使該第二掩埋氧化物層的下部分接觸該第一掩埋氧化物層；以及結區域，形成於該第二掩埋氧化物層之上的該矽層中使得該結區域的下部分接觸該第二掩埋氧化物層。
2. 如權利要求1所述的絕緣體上矽器件，其中該第二掩埋氧化物層包括 Si。2層。
3. —種製造絕緣體上矽器件的方法，該絕緣體上矽器件具有絕緣體上矽 襯底，該絕緣體上矽襯底包括順序堆疊在半導體襯底上的第一掩埋氧化物層 和矽層，該方法包括步驟在所述絕緣體上矽襯底的矽層上形成柵極；在所述柵極的至少 一側的所述矽層的下部分中形成第二掩埋氧化物層， 其中該第二掩埋氧化物層形成得使該第二掩埋氧化物層的下部分接觸該第一掩埋氧化物層；以及在該第二掩埋氧化物層之上的矽層中形成結區域，使得該結區域的下部 分接觸該第二掩埋氧化物層。
4. 如權利要求3所述的方法，其中該第二掩埋氧化物層形成為包括Si02層。
5. 如權利要求3所述的方法，其中形成該第二掩埋氧化物層的步驟包括離子注入用於促進氧化的雜質到所述柵極的至少 一側的所述矽層的所 述部分中；以及熱處理所述矽層的離子注入了所述雜質的該部分，乂人而氧化該部分。
6. 如權利要求5所述的方法，其中所述用於促進氧化的雜質包括氧或
7. 如權利要求5所述的方法，其中所述離子注入以1 x 105~ 1 x 1020離 子/cm、範圍的劑量進行。
8. 如權利要求5所述的方法，其中所述離子注入以1KeV-iMeV範圍的能量進行。
9. 如權利要求5所述的方法，其中所述熱處理在500~ 110(TC範圍的溫 度在包括N2和Ar氣的氣氛中進行。
10. 如權利要求5所述的方法，其中所述熱處理進行1 - 1800秒範圍內 的時間段。
11. 如權利要求3所述的方法，其中所述結區域通過以1~15°範圍內的 入射角離子注入雜質而形成。
12. —種製造絕緣體上矽器件的方法，該絕緣體上矽器件具有絕緣體上 矽襯底，該絕緣體上矽襯底包括順序堆疊在半導體襯底上的第 一掩埋氧化物 層和矽層，該方法包括步驟在所述絕緣體上矽襯底的矽層上形成柵極；在所述柵極的至少 一側的所述矽層的下部分中形成第二掩埋氧化物層， 其中該第二掩埋氧化物層形成得使該第二掩埋氧化物層的下部分接觸該第一掩埋氧化物層；在該絕緣體上矽襯底上形成具有接觸孔的絕緣層； 在該絕緣層上及在該接觸孔內形成摻雜有雜質的導電層；以及 通過使摻雜在該導電層中的雜質擴散，在該第二掩埋氧化物層之上的該矽層中形成結區域，使得該結區域的下部分接觸該第二掩埋氧化物層。
13. 如權利要求12所述的方法，其中該第二掩埋氧化物層形成為包括 Si。2層。
14. 如權利要求12所述的方法，其中形成該第二掩埋氧化物層的步驟包括離子注入用於促進氧化的雜質到所述柵極的至少 一側的所述矽層的所 述部分中；以及熱處理所述矽層的離子注入了所述雜質的該部分，從而氧化該部分。
15. 如權利要求14所述的方法，其中所述用於促進氧化的雜質包括氧或
16.如權利要求14所述的方法，其中所述離子注入以1KeV 1MeV範圍的能量以及以1 x io5 ~ 1 x 102Q離子/cm2範圍內的劑量進行。
17. 如^f又利要求14所述的方法，其中所述熱處理在500~ 110(TC範圍的 溫度在包括N2和Ar氣的氣氛中進行。
18. 如權利要求14所述的方法，其中所述熱處理進行1 1800秒範圍內 的時間段。
19. 如權利要求12所述的方法，其中所述導電層包括具有lxl019-1 x 1021離子/^113範圍內的雜質摻雜濃度的多晶矽層。
20. 如權利要求12所述的方法，其中形成結區域的步驟包括熱處理形成到所述矽層中的步驟'
全文摘要
本發明提供一種絕緣體上矽器件及其製造方法。該絕緣體上矽器件包括絕緣體上矽襯底，包括順序堆疊在半導體襯底上的第一掩埋氧化物層和矽層；柵極，形成於該絕緣體上矽襯底的矽層上；第二掩埋氧化物層，形成於所述柵極至少一側的矽層的下部分中，其中所述第二掩埋氧化物層形成得使該第二掩埋氧化物層的下部分接觸該第一掩埋氧化物層；以及結區域，形成於該第二掩埋氧化物層之上的該矽層中從而該結區域的下部分接觸該第二掩埋氧化物層。
文檔編號H01L29/66GK101488522SQ20091000368
公開日2009年7月22日 申請日期2009年1月19日 優先權日2008年1月18日
發明者張太洙, 金容鐸 申請人:海力士半導體有限公司