用於閃速存儲器淺溝槽隔離結構的形成方法
2023-07-18 03:55:21 1
專利名稱：用於閃速存儲器淺溝槽隔離結構的形成方法
技術領域：
本發明涉及淺溝槽隔離結構的形成方法，特別涉及用於閃速存儲器的淺溝槽隔離結構的形成方法。
背景技術：
在目前的半導體產業中，集成電路產品主要可分為三大類型邏輯、存儲器和模擬電路，其中存儲器件在集成電路產品中佔了相當大的比例。而在存儲器件中，近年來閃速存儲器(flash memory)的發展尤為迅速。它的主要特點是在不加電的情況下能長期保持存儲的信息，具有集成度高、較快的存取速度、易於擦除和重寫等多項優點，因而在微機、自動化控制等多項領域得到了廣泛的應用。快閃記憶體的標準物理結構稱為快閃記憶體單元(bit)。快閃記憶體單元的結構與常規MOS電晶體不同。常規的MOS電晶體的柵極(gate)和導電溝道間由柵極絕緣層隔開，一般為氧化層 (oxide)；而快閃記憶體單元在控制柵(CG control gate，相當於常規的MOS電晶體的柵極)與導電溝道間還多了一層物質，稱之為浮柵(Refloating gate)。由於浮柵的存在，使快閃記憶體可以完成三種基本操作模式即讀、寫、擦除。即便在沒有電源供給的情況下，浮柵的存在可以保持存儲數據的完整性。相鄰的快閃記憶體單元之間以淺溝槽隔離結構(STI)隔離。圖1至圖3為現有的閃速存儲器的快閃記憶體單元之間的淺溝槽隔離結構形成方法的剖面示意圖。請參考圖1，提供襯底200，所述襯底200表面依次形成有隧穿氧化層210、多晶矽層220、氮化矽層240，依次刻蝕氮化矽層240、多晶矽層220、隧穿氧化層210，形成淺溝槽 230。參考圖2，採用熱氧化工藝，形成覆蓋所述淺溝槽230的襯墊氧化層250。參考圖3，形成填充滿所述淺溝槽230的隔離介質層260。但是在實際中發現，採用上述方法形成淺溝槽隔離結構的閃速存儲器，由於熱氧化過程所導致的隧穿氧化層「笑臉」問題，即淺溝槽兩側的隧穿氧化層變厚，降低了控制柵及源、漏對浮柵的耦合係數，使得器件的編程和擦除效率降低，並導致器件擦除後的讀電流降低，縮小了存儲器件的工作窗口。現有的解決笑臉問題的方法是先形成淺溝槽隔離結構，所述淺溝槽隔離結構的填充介質層高於半導體襯底；再形成覆蓋半導體襯底的多晶矽層，然後對所形成的多晶矽層進行研磨處理，並以所述填充介質層為研磨停止層。但是通過上述方法形成的多晶矽層的厚度不均勻。
發明內容
本發明解決的問題是提供一種用於閃速存儲器的淺溝槽隔離結構的形成方法，採用所述方法可以有效的改善傳統工藝所帶來的浮柵隧穿氧化層的「笑臉」問題，提高閃速存儲器的編程和擦除效率，增加閃速存儲器擦除狀態下的讀電流，從而達到增大存儲器窗口的目的。為解決上述問題，本發明提供一種用於閃速存儲器的淺溝槽隔離結構的形成方法，包括提供半 導體襯底，所述半導體襯底表面依次形成有隧穿氧化層和浮柵多晶矽層；在所述浮柵多晶矽層表面形成硬掩膜層，並依次刻蝕所述浮柵多晶矽層、隧穿氧化層、半導體襯底，在所述半導體襯底內形成淺溝槽；採用原位蒸汽生成工藝形成覆蓋所述淺溝槽表面的襯墊氧化層；形成填充滿所述淺溝槽的隔離介質層。優選地，所述隧穿氧化層的厚度是70-120埃。優選地，所述隧穿氧化層的形成工藝為幹法熱氧化生長工藝。優選地，形成所述襯墊氧化層的溫度是900度至1200度。優選地，所述原位蒸汽生成工藝的工藝壓強為0. ITorr至lOOTorr，反應氣體為 H2, O2與N2的混合氣體，混合氣體流量為0. ISLM至10SLM。優選地，所述化學氣相澱積生成工藝的工藝壓強為0. ITorr至lOOTorr，反應氣體為SiH4與O2的混合氣體，SiH4與O2的混合氣體氣體流量為0. ISLM至50SLM。優選地，所述原位蒸汽生成工藝的反應時間是1-lOs。優選地，所述襯墊氧化層的厚度為50-200埃。優選地，採用化學氣相澱積形成填充滿所述淺溝槽的隔離介質層。優選地，所述浮柵多晶矽層的沉積工藝為化學氣相沉積法。優選地，所述浮柵多晶矽層的厚度是100-1000埃。與現有技術相比，本發明具有以下優點本發明採用原位蒸汽生成工藝在形成於半導體襯底內的淺溝槽表面形成襯墊氧化層。因為採用原位蒸汽生成工藝形成所述襯墊氧化層的沉積速度快，所需要的沉積時間短，所以可以減少反應氣體中的氧氣相對於所述浮柵多晶矽層以及淺溝槽兩側的半導體襯底的擴散，並因此減少反應氣體中的氧氣與所述浮柵多晶矽層以及淺溝槽兩側的半導體襯底之間的氧化反應，從而提高了隧穿氧化層的厚度的均一性。並因此有效的改善傳統工藝所帶來的浮柵的隧穿氧化層的「笑臉」問題，提高閃速存儲器的編程和擦除效率，增加閃速存儲器擦除狀態下的讀電流，從而達到增大存儲器窗口的目的。
圖1至圖3是現有的用於閃速存儲器的淺溝槽隔離結構形成方法的剖面示意圖；圖4是本發明一個實施例所提供的用於閃速存儲器的淺溝槽隔離結構形成方法的流程示意圖；圖5至圖8是本發明一個實施例所提供的用於閃速存儲器的淺溝槽隔離結構的形成方法的剖面示意圖。
具體實施例方式由背景技術可知，現有的閃速存儲器在淺溝隔離墊氧層形成過程中所導致的浮柵隧穿氧化物「笑臉」問題，降低了控制柵及源漏對浮柵的耦合係數，使得器件的編程和擦除效率降低，並導致器件擦除後的讀電流降低，縮小了存儲器件的工作窗口。本發明的發明人針對上述問題進行研究，發現通過改變閃速存儲器中相鄰快閃記憶體單元之間的隔離結構的形成方法可以降低閃速存儲器的讀電流，並且提高寫入和擦除的效率。發明人針對上述問題進行研究，認為現有的閃速存儲器中相鄰快閃記憶體單元之間的隔離結構的形成方法中，在採用熱氧化工藝形成襯墊氧化層的步驟中，浮柵多晶矽層及半導體襯底部分材料參與氧化反應，導致隧穿氧化層的厚度增加。具體請參考圖1至圖3。如圖1和圖2所示，在採用熱氧化工藝形成襯墊氧化層250的步驟中，氧氣與淺溝槽230所暴露的襯底200以及浮柵多晶矽層220發生氧化反應生成氧化物，使得所形成的襯墊氧化層250具有位於浮柵多晶矽層220與隧穿氧化層210之間，以及隧穿氧化層與襯底200之間的凸起280。如圖3所述，所述凸起280導致所述隧穿氧化層210靠近隔離介質層260的部分變厚。隧穿氧化層210變厚，導致閃速存儲器的控制柵及源漏對浮柵的耦合係數減小，從而使得器件的編程和擦除效率降低。發明人經過進一步研究，在本發明中提供一種用於閃速存儲器的淺溝槽隔離結構的形成方法。本發明所提供的用於閃速存儲器的淺溝槽隔離結構的形成方法用於改善閃速存儲器的「笑臉」效應。採用本發明所提供的於閃速存儲器的淺溝槽隔離結構的形成方法可以改善現有閃速存儲器的「笑臉」效應，以此提高閃速存儲器的性能。為使本發明的上述目的、特徵和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節以便於充分理解本發明。但是本發明能夠以很多不同於在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施的限制。其次，本發明利用示意圖進行詳細描述，在詳述本發明實施例時，為便於說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是實例，其在此不應限制本發明保護的範圍。此外，在實際製作中應包含長度、寬度及深度的三維空間尺寸。圖4是本發明的一個實施例所提供的用於閃速存儲器的淺溝槽隔離結構的形成方法的流程示意圖，包括步驟S101，提供半導體襯底，所述半導體襯底表面依次形成有隧穿氧化層和浮柵
多晶娃層；步驟S102，在所述浮柵多晶矽層表面形成硬掩膜層，並依次刻蝕所述硬掩膜層、浮柵多晶矽層、隧穿氧化層、半導體襯底，在所述半導體襯底內形成淺溝槽；步驟S103，採用原位蒸汽生成工藝形成覆蓋所述淺溝槽表面的襯墊氧化層；步驟S104，形成填充滿所述淺溝槽的隔離介質層。首先，參考圖5，執行步驟S101，提供半導體襯底100，所述半導體 襯底100表面依次形成有隧穿氧化層110和浮柵多晶矽層120。具體的，半導體基底100可以是單晶、多晶或非晶結構的矽、或矽鍺(SiGe)，也可以是絕緣體上矽(SOI)，或者還可以包括其它的材料，例如銻化銦、碲化鉛、砷化銦、磷化銦、 砷化鎵或銻化鎵。雖然在此描述了可以形成半導體基底100的材料的幾個示例，但是可以作為半導體基底的任何材料均落入本發明的精神和範圍。本實施例中，採用熱氧化形成所述隧穿氧化層110，形成所述隧穿氧化層110的工藝氣體中包括含矽氣體和氧氣，所述含矽氣體為SiH2Cl2或SiH2。受真空條件的限制，工藝氣體中還包括N2。所形成的隧穿氧化層110的厚度為70-120埃。所述隧穿氧化層110的厚度太大，會增大浮柵多晶矽層120 (後續經過刻蝕形成浮柵)與半導體襯底100之間的距離，從而減小浮柵多晶矽層120與半導體襯底100之間的電容，降低閃速存儲器的讀、寫入以及擦除的效率。 在本發明的優選實施例中，還可以對所形成的隧穿氧化層250進行退火處理。在本實施例中，所述浮柵多晶矽層120的形成工藝為化學氣相沉積工藝，所述浮柵多晶矽層120的厚度為100-1000埃。所述浮柵多晶矽層120的作用是在後續過程中形成浮柵。參考圖6，執行步驟S102，在所述浮柵多晶矽層120表面形成硬掩膜層130，並依次刻蝕所述硬掩膜層130、浮柵多晶矽層120、隧穿氧化層110、半導體襯底100，在所述半導體襯底100內形成淺溝槽140。在本實施例中，所述硬掩膜層130的材料是氮化矽。所述硬掩膜層130用於在後續化學機械研磨的過程中用作研磨停止層。在本實施例中，在所述硬掩膜層130表面形成含有開口的光刻膠層，所述開口的位置與寬度與後續形成的淺溝槽的位置與寬度相對應。然後沿所述開口依次刻蝕硬掩膜層 130、浮柵多晶矽層120、隧穿氧化層110、半導體襯底100，直至在所述半導體襯底100內形成預定深度的淺溝槽140。所述刻蝕可以利用本領域技術人員熟知的方法進行刻蝕，例如利用等離子幹法刻蝕。具體包括選用電感耦合等離子體型刻蝕設備，在刻蝕過程中，例如刻蝕氣體包括氬氣 Ar以及四氟甲烷CF4、六氟乙烷C2F6和三氟甲烷CHF3等含氟氣體。在反應室內同時通入上述氣體，其中氬氣Ar起到稀釋刻蝕氣體的作用，其流量為lOOsccm 300sCCm。起刻蝕作用的氣體中，四氟甲烷CF4的流量為50sccm IOOsccm ；六氟乙烷C2F6的流量為IOOsccm 400sccm ；三氟甲烷CHF3的流量為IOsccm lOOsccm。反應室內將所述氣體電離為等離子體的射頻功率源的輸出功率為50W 1000W ；射頻偏置功率源的輸出功率為50W 250W。 反應室內的壓力設置為50mTorr 200mTorr，半導體基底溫度控制在20°C和90°C之間。上述等離子刻蝕的過程是一種各向異性的刻蝕，刻蝕氣體和稀釋氣體的共同作用使刻蝕後的溝槽為斜面。所述刻蝕工藝還可以在其它刻蝕設備中進行，如電容耦合等離子體型刻蝕設備、感應耦合等離子刻蝕設備。參考圖7，執行步驟S103，採用原位蒸汽生成工藝(ISSG)形成覆蓋所述淺溝槽140 表面的襯墊氧化層150。所述原位蒸汽生成工藝為溼氧氧化工藝，氧化速度快。在本發明的實施例中，所形成的襯墊氧化層150的厚度為50-200埃，採用原位蒸汽生成工藝形成所述厚度的襯墊氧化層150所使用的時間為Ι-lOs。因為反應時間很短，只有Ι-lOs，所以反應氣體中的氧氣在所述浮柵多晶矽層120與隧穿氧化層110之間，以及所述隧穿氧化層110與半導體襯底 100之間擴散的量很少。並因此反應氣體中的氧氣不會與所述浮柵多晶矽層和淺溝槽兩側的半導體襯底發生反應，從而避免了因為反應氣體中的氧氣與淺溝槽140兩側的半導體襯底100，以及浮柵多晶矽層120發生反應生成氧化物，並因此提高了隧穿氧化層110的厚度的均一性。
在現有技術中，採用熱氧化的工藝形成襯墊氧化層150，所形成的襯墊氧化層150 厚度為50-200埃。採用熱氧化的工藝形成所述厚度的襯墊氧化層150的所使用的時間為 5-6小時。因為氧化層的形成速度很慢，所以反應氣體中的氧氣可以充分穿過所形成的厚度很小的氧化層擴散到所述浮柵多晶矽層120與隧穿氧化層110之間，以及所述隧穿氧化層 110與半導體襯底100之間，並與淺溝槽140兩側的半導體襯底100，以及浮柵多晶矽層120 發生反應生成氧化物，從而造成隧穿氧化層110靠近淺溝槽140部分厚度增 加。隧穿氧化層110厚度增加會導致浮柵多晶矽層120與半導體襯底100之間的電容減小，從而降低了控制柵及源、漏對浮柵的耦合係數，使得器件的編程和擦除效率降低，並導致器件擦除後的讀電流降低，縮小了存儲器件的工作窗口。在本發明的一個實施例中，原位蒸汽生成工藝的具體的工藝參數為溫度為900 度至1200度，反應氣體為H2、02與N2的混合氣體，混合氣體流量為0. ISLM至10SLM，原位蒸流反應壓力為0. ITorr至50Torr。在本發明的優選實施例中，原位蒸汽生成工藝的具體的工藝參數為溫度1000 度，混合氣體流量為0. ISLM至10SLM，反應壓力為0. ITorr至50Torr，在上述條件下形成的襯墊氧化層150更加緻密，隔離效果更好。參考圖8，執行步驟S104，形成填充滿所述淺溝槽140的隔離介質層160。所述隔離介質層160用於填充所述淺溝槽140形成淺溝槽隔離結構160，所述隔離介質層160的材料為氧化矽，所述隔離介質層160的形成工藝為化學氣相沉積工藝。因為形成所述隔離介質層160的工藝已為本領域技術人員所熟知，在此不再贅述。形成隔離介質層160的步驟還包括，採用對隔離介質層160進行平坦處處理，直至暴露所述硬掩膜層130，所述平坦化處理可以採用化學機械研磨工藝。綜上，本發明採用原位蒸汽生成工藝在形成於半導體襯底內的淺溝槽表面形成襯墊氧化層。因為採用原位蒸汽生成工藝形成所述襯墊氧化層的沉積速度快，所需要的沉積時間短，所以可以減少反應氣體中的氧氣相對於所述浮柵多晶矽層以及淺溝槽兩側的半導體襯底的擴散，並因此減少反應氣體中的氧氣與所述浮柵多晶矽層以及淺溝槽兩側的半導體襯底之間的氧化反應，從而提高了隧穿氧化層的厚度的均一性。有效的改善傳統工藝所帶來的浮柵隧穿氧化層的「笑臉」問題，提高寫入和擦除的效率。本發明雖然已以較佳實施例公開如上，但其並不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬於本發明技術方案的保護範圍。
權利要求
1.一種用於閃速存儲器的淺溝槽隔離結構的形成方法，其特徵在於，包括提供半導體襯底，所述半導體襯底表面依次形成有隧穿氧化層和浮柵多晶矽層；在所述浮柵多晶矽層表面形成硬掩膜層，並依次刻蝕所述浮柵多晶矽層、隧穿氧化層、 半導體襯底，在所述半導體襯底內形成淺溝槽；採用原位蒸汽生成工藝形成覆蓋所述淺溝槽表面的襯墊氧化層；形成填充滿所述淺溝槽的隔離介質層。
2.依據權利要求1的用於閃速存儲器的淺溝槽隔離結構的形成方法，其特徵在於，形成所述襯墊氧化層的溫度是900度至1200度。
3.依據權利要求2的用於閃速存儲器的淺溝槽隔離結構的形成方法，其特徵在於，所述原位蒸汽生成工藝的工藝壓強為0. ITorr至IOOTorr，反應氣體為H2、O2與N2的混合氣體，混合氣體流量為0. ISLM至10SLM。
4.依據權利要求1至3中任一項的用於閃速存儲器的淺溝槽隔離結構的形成方法，其特徵在於，所述原位蒸汽生成工藝的反應時間是1-lOs。
5.依據權利要求1的用於閃速存儲器的淺溝槽隔離結構的形成方法，其特徵在於，所述隧穿氧化層的厚度是70-120埃。
6.依據權利要求1的用於閃速存儲器的淺溝槽隔離結構的形成方法，其特徵在於，所述隧穿氧化層的形成工藝為幹法熱氧化生長。
7.依據權利要求1的用於閃速存儲器的淺溝槽隔離結構的形成方法，其特徵在於，形成填充滿所述淺溝槽的隔離介質層的工藝為化學氣相沉積工藝。
8.依據權利要求7的用於閃速存儲器的淺溝槽隔離結構的形成方法，其特徵在於，所述化學氣相澱積生成工藝的工藝壓強為0. ITorr至lOOTorr，反應氣體為SiH4與O2的混合氣體，SiH4與O2的混合氣體氣體流量為0. ISLM至50SLM。
9.依據權利要求1的用於閃速存儲器的淺溝槽隔離結構的形成方法，其特徵在於，所述襯墊氧化層的厚度為50-200埃。
10.依據權利要求1的用於閃速存儲器的淺溝槽隔離結構的形成方法，其特徵在於，所述浮柵多晶矽層的沉積工藝為化學氣相沉積法。
11.依據權利要求1的用於閃速存儲器的淺溝槽隔離結構的形成方法，其特徵在於，所述浮柵多晶矽層的厚度是100-1000埃。
全文摘要
一種用於改善閃速存儲器「笑臉」效應的淺溝槽隔離結構的形成方法，包括提供半導體襯底，所述半導體襯底表面依次形成有隧穿氧化層和浮柵多晶矽層；在所述浮柵多晶矽層表面形成硬掩膜層，並依次刻蝕所述硬掩膜層、浮柵多晶矽層、隧穿氧化層、半導體襯底，在所述半導體襯底內形成淺溝槽；採用原位蒸汽生成工藝形成覆蓋所述淺溝槽表面的襯墊氧化層；採用化學氣相澱積形成填充滿所述淺溝槽的隔離介質層。通過本發明所提供的用於閃速存儲器的淺溝槽隔離結構的形成方法可以有效的改善傳統工藝所帶來的浮柵隧穿氧化物的「笑臉」問題，提高閃速存儲器的編程和擦除效率，增加閃速存儲器擦除狀態下的讀電流，從而達到增大存儲器窗口的目的。
文檔編號H01L21/762GK102184887SQ20111011735
公開日2011年9月14日 申請日期2011年5月6日 優先權日2011年5月6日
發明者於世瑞, 孔蔚然, 張博, 張 雄, 曹子貴, 胡劍, 顧靖 申請人:上海宏力半導體製造有限公司