Pwm三電平逆變器觸發信號的解碼電路和其死區補償的控制方法
2023-08-07 00:19:31 1
專利名稱：Pwm三電平逆變器觸發信號的解碼電路和其死區補償的控制方法
技術領域：
本發明是關於變電，尤其是關於三電平逆變器的PWM觸發信號的解碼電路和其死區補償的控制方法。
背景技術：
工業和交通運輸的發展，不僅對電力的需求量日益增加，而且對電力器件的性能要求也越來越高。近年來，逆變器作為一種可將直流輸入電功率轉換成一種電壓、頻率均可變的正弦交變輸出電功率裝置正不斷地擴大其使用範圍。與此同時，對逆變器的調製和控制對其運行性能的影響也逐漸受到業者的普遍重視。尤其現在大功率的逆變器正傾向於採用門極可控的開關器件作為逆變器的主功率開關器件，採用調製觸發脈衝信號的寬度實現開關器件的開通或關斷時間長短，也即PWM調製。由於觸發開關器件動作電路存在一定的時間滯後，在這段時間內逆變器本身不受觸發信號的控制，這就是所謂的「死區」，因為「死區」的存在，使逆變器的輸出電壓產生了畸變並帶來不必要的諧波，影響了逆變器的工作性能，即通常所說的死區效應。「死區」是目前PWM逆變器的一種客觀現實，就現有技術來說，要想根除「死區」是很困難的，而採取補償的辦法—即增加或減少一個與死區相等的滯後時間，來抵消死區，從而消除死區效應。電氣與電子工程師協會出版的工業電子儀器會刊(IEEE Transaction On IndustrialElctronics)1991年第38卷發表的《PWM逆變器死區的分析和補償》(TheAnalysis and Compensation of Dead-Time in PWM Inverters)揭示了一種逆變器死區補償控制的邏輯合成法和其相對應的逆變器PWM解碼電路(參見圖1)。該邏輯合成法是通過移位寄存器1將PWM方波控制信號S分別生成具有延遲一個死區時間(Td)的方波控制信號S1和延遲二個死區時間(2Td)的方波控制信號S2(參見圖2)，然後根據D型觸發器3保持的逆變器輸出端2電流方向對控制信號S、S1、S2進行一系列的與非、以及非和與非的邏輯運算生成了所期望的實際驅動信號B1和B2，該驅動信號B1和B2分別驅動逆變器一個橋臂的兩個開關器件的導通與截止。這一方法的不足之處在於補償機制過於複雜，從而導致邏輯運算過程的複雜。就目前三電平逆變器每相橋臂各有四個開關器件(參見圖3)來說，總計需要12路控制信號；如此一來，整個PWM解碼電路就顯得太複雜龐大了。另外解碼電路本身也帶來了時延問題。
發明內容
本發明的目的在於提供一種PWM三電平逆變器觸發信號的解碼電路和其死區補償控制的方法，解決以現有技術產生12路PWM控制信號複雜性的技術問題，並確保同一橋臂中的開關器件在切換時的互鎖和消除解碼電路本身帶來的延時而造成的死區效應的技術問題。
本發明解決上述技術問題的技術方案如下一種PWM三電平逆變器觸發信號的解碼電路，其特徵在於電路由編碼器和三組邏輯延時電路組成，該編碼器產生的調製逆變器三相電路的三組PWM調製信號PWM1和PWM2分別接至對應的各組邏輯延時電路，每組邏輯延時電路由一個二輸入與門、一個二輸入或門、二個非門和四個延時器組成，按下列連接將每相的PWM1和PWM2通過邏輯運算和延時輸出逆變器每相電路的4路控制信號S1～S4①.二輸入與門輸出分兩路，一路輸出和非門、延時器依次串接，輸出控制信號S1；該與門另一路輸出直接和一個延時器連接，輸出控制信號S3；②.二輸入或門輸出分兩路，一路和非門、延時器依次串接，輸出控制信號S2；該或門另一路輸出直接和一個延時器連接，輸出控制信號S4。
所述的PWM三電平逆變器觸發信號的解碼電路，其特徵在於所述的延時器由移位寄存器和一個或非門組成，當輸入由低電平0變為高電平1時，輸出反向由高電平1變為低電平0；當輸入高電平1變為低電平0時，則在延遲一個死區時間Td後反向輸出，由低電平0變為高電平1。
所述的PWM三電平逆變器觸發信號的解碼電路，其特徵在於該編碼器為數位訊號處理器DSP、或者是單片機。
所述的PWM三電平逆變器觸發信號的解碼電路，其特徵在於該三組邏輯延時電路為一可編程邏輯器件PLD。
一種三電平逆變器死區補償控制的方法，其特徵在於該編碼器用編程軟體判別，當PWM2為高電平1且i≥0時以及PWM2為低電平0且i≤0時，使PWM1在前半個PWM調製周期內增加一個死區時間Td的脈衝寬度；當PWM2為高電平1且i＜0以及PWM2為低電平0且i＞0時，使PWM1在後半個PWM調製周期內減少一個死區時間Td的脈衝寬度。
本發明的優點如下1.極大地簡化了生成12路PWM控制信號電路的複雜性。
2.實現了逆變器的開關器件在切換瞬間的互鎖，確保其運行安全。
3.死區補償改善了輸出電壓的畸變且消除了每一個PWM周期實際所發出脈衝的不對稱性，減少了系統輸出電壓的諧波含量，提高逆變器的工作性能。
4.可適用於任何三電平逆變器和整流器，具有廣泛的工業應用性。
圖1是現有的基於死區補償邏輯合成的逆變器PWM解碼電路(單相)。
圖2是圖1的波形合成示意圖。
圖3是三電平逆變器電路示意圖。
圖4是本發明解碼電路邏輯延時電路圖。
圖5是本發明延時器的電路和其輸入、輸出信號波形圖。
圖6是當逆變器輸出電壓為正時本發明的波形時序和死區補償控制方法的原理圖。
圖7是當逆變器輸出電壓為負時本發明的波形時序和死區補償控制方法的原理圖。
圖8是本發明的一種解碼電路結構示意圖。
具體實施例方式本發明的解碼電路由編碼器和三組邏輯延時電路組成。編碼器輸出的三對PWM調製信號分別輸入對應的一組邏輯延時電路經過簡單的邏輯運算和延時處理輸出控制逆變器三相橋臂開關器件的控制信號。由於各組邏輯延時電路是相同的，均由一個二輸入與門AND、一個二輸入或門OR、二個非門NOT和四個延時器DELAY構成。故以其中一組為例給予詳細的說明。
請參閱圖4所示，為對三電平逆變器進行PWM調製，編碼器(圖中未表示)對每相逆變器電路發出一對PWM1和PWM2調製信號。PWM1為一調製脈衝信號，在1個PWM調製周期內電平值由0→1→0或1→0→1變化。PWM2為控制每相電壓的調製信號，在1個PWM調製周期內，PWM2恆定為高電平1時，表明該相電壓在0～+Vdc(Vdc為1/2直流母線電壓)之間跳變；PWM2恆定為低電平0時，該相在0～-Vdc之間跳變。在一個PWM調製周期內，當PWM2為高電平1時，PWM1為0→1→0電平變化的脈衝；當PWM2為低電平0時，PWM1為1→0→1電平變化的脈衝(參見圖6(a)和(b)所示)。該一對PWM調製信號PWM1和PWM2分別輸入對應的邏輯延時電路通過邏輯運算和延時處理同時產生對逆變器一相橋臂的四個開關S1』～S4』(參見圖3)實行開通或關斷操作的4路控制信號S1～S4，其中1.PWM1和PWM2輸入二輸入與門AND進行邏輯與運算後，分二路輸出，其中一路輸出經依次串聯的非門NOT和延時器DELAY進行邏輯非運算和延時處理輸出控制信號S1；二輸入與門AND另一路輸出直接通過延時器DELAY輸出控制信號S3；2.PWM1和PWM2輸入二輸入或門OR進行邏輯或運算後分二路輸出，其中一路輸出經依次串聯的非門NOT和延時器DELAY進行邏輯非運算和延時處理後輸出控制信號S2；二輸入或門另一路輸出直接通過延時器DELAY延時處理後輸出控制信號S4。
上述的延時器DELAY是一個由移位寄存器和一個或非門NOR組成的電路(圖5)，在延時處理過程中，輸出信號B的電平值正好與輸入信號A相反，當輸入信號A由低電平0變為高電平1時，輸出信號B反向由高電平1變為低電平0，且在輸入信號A由高電平1變為低電平0時，輸出信號B則延遲一個死區時間Td後與輸入信號A反向。
圖6是本發明在逆變器輸出相電壓為正時PWM調製信號在解碼過程中的波形圖。現就其中圖(a)輸出電流i≥0為例作詳細說明；此時PWM1為一由低電平0→1→0的矩形脈衝，PWM2為高電平1，表示該相電壓(Ua、Ub、或Uc)在0到+Vdc之間跳變1.t0≤t＜t1時間段內，PWM1電平值為0、PWM2電平值為1，兩者邏輯與後為低電平0，通過延時處理後輸出的控制信號S3為高電平1；邏輯與後的低電平經邏輯非和延時處理後輸出的控制信號S1為低電平0。PWM1和PWM2邏輯或後為高電平1，經延時處理後輸出控制信號S4為低電平0；邏輯或後的高電平1經延時處理後輸出控制信號S2為高電平1。對應該四個控制信號S1～S4的電平值，逆變器該相電路中的開關器件S1』、S4』關斷，S2』、S3』導通，該相電壓輸出為0。
2.t1≤t＜t2時間段內，PWM1變為高電平1、PWM2仍為高電平1，兩者邏輯與後為高電平1，經延時處理後輸出的控制信號S3為低電平，邏輯與後的高電平1經邏輯非和延時處理，由於存在一個死區時間Td的時間延遲，所以S1仍為低電平。而PWM1和PWM2的邏輯或仍為高電平1不變，所以控制信號S2、S4不變。即在此時間段內，只有控制信號S3起變化，其它控制信號不變，對應的逆變器該相電路中開關器件S3』關斷，其它開關器件保持原狀不變。
3.t2≤t＜t3時間段。PWM1和PWM2高電平值1保持不變，除控制信號S1在延遲了一個死區時間Td後，其電平值由低電平0變為高電平1，將開關器件S1』開通外，其餘控制信號S2～S4保持不變，相關的開關器件S2』～S4』也維持原狀不變，該相輸出電壓為+Vdc。而且在開關器件S1』開通時，開關器件S3』已經可靠的關斷了，這種開關器件S1』與S3』的互鎖功能避免了上下橋臂的直接導通，保證逆變器的運行安全性。
4.t3≤t＜t4時間段。PWM1變為低電平0，PWM2仍為高電平1，兩者邏輯與後為高電平1，經延時處理後，處於死區時間Td的延時期內，故控制信號S3仍保持在低電平0不變，邏輯與後的高電平1經邏輯非和延時處理輸出的控制信號S1變為低電平，從而關斷開關器件S1』。PWM1和PWM2邏輯或後仍為高電平1不變，故控制信號S2和S4仍保持原狀不變。
5.t4≤t＜t5時段。PWM1繼續處在低電平0、PWM2仍為高平1，除控制信號S3因延時處理已過死區時間Td的延時期由低電平0變為高電平1輸出外，而其它控制信號S1、S2、S4未變。此階段逆變器開關器件S3』導通，但開關器件S1』早已有效關斷了，故實現了互鎖功能，逆變器該相輸出電壓為0。
從圖6(a)中可見，當i≥0時，為要使控制信號S1輸出真實的脈衝寬度為2ta，且在一個PWM周期2Ts中處於左右對稱的位置，則必須使調製信號PWM1在PWM前半周期Ts增加一個死區時間Td脈衝佔空比，使在該Ts周期內脈衝寬度為ta+Td；而PWM在後半周期內仍保持該PWM1的脈衝佔空比不變，這樣控制信號S3也在2Ts周期中處於左右對稱位置。從圖6(b)中可見，當i＜0時，為使控制信號S3輸出真實的脈衝寬度2ta』在一個PWM周期2Ts處於左右對稱位置，則必須使調製信號PWM1在PWM後半周期Ts減少一個死區時間Td的脈衝佔空比，使該Ts周期內的脈衝寬度為ta』-Td，而保持PWM前半周期Ts內的脈衝佔空比不變。這樣也使控制信號S1在一個PWM周期2Ts內處於左右對稱位置。
本發明在逆變器輸出相電壓為負時，PWM調製信號的解碼波形如圖7所示。從圖7(a)可見，當i≤0時，為輸出真實的脈衝寬度為2ta的控制信號S4，且使其在一個PWM周期2Ts中處於左右對稱位置，則必須使調製信號PWM1在PWM前半周期Ts增加一個死區時間Td脈衝佔空比，使該Ts周期內脈衝寬度為ta+Td，而在PWM後半周期內仍保持該PWM1脈衝佔空比不變。這樣控制信號S2也在2Ts周期內中處於左右對稱位置。由圖7(b)中可見，當i＞0時，為使控制信號S2輸出真實的脈衝寬度為2ta』，且在一個PWM周期2Ts中處於左右對稱位置，則必須使調製信號PWM1在PWM後半周期Ts減少一個死區時間Td的脈衝佔空比，使該Ts周期內的脈衝寬度為ta-Td，而保持PWM前半周期Ts內的脈衝佔空比不變。這樣控制信號S4也在2Ts周期中處於左右對稱位置。
通過上述改變控制信號PWM1脈衝寬度的方式可使逆變器輸出有效的相電壓，並使真實的有效控制信號S1和S3、或S2和S4在一個PWM周期2Ts內處於中心對稱位置，從而達到了消除逆變器輸出電壓的畸變，補償了死區的不利影響。
正因為如此，本發明輕易地解決了傳統技術中控制信號的時間滯後，減少了系統輸出電壓的諧波含量。而這一根據輸出電流i的方向和調製信號PWM2的電平值來對調製信號PWM1的增、減脈衝佔空比的死區補償方法是通過對產生PWM調製信號的編碼器的軟體編程來實現的。
根據上述，本發明可用數位訊號處理器DSP或單片機來作編碼器，並用可編程邏輯器件PLD替代三個並列的邏輯延時電路來實現(參見圖8所示)在數位訊號處理器DSP(例如由T1公司或Motorola公司的型號為TMS320LF240、DSP56807或具有同樣性能的其它型號的數位訊號處理器，或Microchip Technology公司的PIC18FXX31系列單片機)中通過其軟體的程序判斷每相電流i的方向和該相調製信號PWM2的電平值，並據此調整該相調製信號PWM1的脈衝寬度，從而產生三組共六路的PWM調製信號PWM1a和PWM2a、PWM1b和PWM2b、PWM1c和PWM2c。再由可編程邏輯器件PLD(型號為ISPLI 1032E-70LJ，或具有相同性能的其它型號)，對該三組PWM調製信號PWM1a和PWM2a、PWM1b和PWM2b、PWM1c和PWM2c進行邏輯運算和延時處理產生三電平逆變器A、B、C三相12路的控制信號S1a～S4a、S1b～S4b、S1c～S4c。如此，可提高線路的集成化程度，簡化了線路的連接。
權利要求
1.一種PWM三電平逆變器觸發信號的解碼電路，其特徵在於電路由編碼器和三組邏輯延時電路組成，該編碼器產生的調製逆變器三相電路的三組PWM調製信號PWM1和PWM2分別接至對應的各組邏輯延時電路，每組邏輯延時電路由一個二輸入與門、一個二輸入或門、二個非門和四個延時器組成，按下列連接將每相的PWM1和PWM2通過邏輯運算和延時輸出逆變器每相電路的4路控制信號S1～S4①.二輸入與門輸出分兩路，一路輸出和非門、延時器依次串接，輸出控制信號S1；該與門另一路輸出直接和一個延時器連接，輸出控制信號S3；②.二輸入或門輸出分兩路，一路和非門、延時器依次串接，輸出控制信號S2；該或門另一路輸出直接和一個延時器連接，輸出控制信號S4。
2.根據權利要求1所述的PWM三電平逆變器觸發信號的解碼電路，其特徵在於所述的延時器由移位寄存器和一個或非門組成，當輸入由低電平0變為高電平1時，輸出反向由高電平1變為低電平0；當輸入高電平1變為低電平0時，則在延遲一個死區時間Td後反向輸出，由低電平0變為高電平1。
3.根據權利要求1所述的PWM三電平逆變器觸發信號的解碼電路，其特徵在於該編碼器為數位訊號處理器DSP或單片機。
4.根據權利要求2所述的PWM三電平逆變器觸發信號的解碼電路，其特徵在於該編碼器為數位訊號處理器DSP或單片機。
5.根據權利要求1、2、3或4所述的PWM三電平逆變器觸發信號的解碼電路，其特徵在於該三組邏輯延時電路為一可編程邏輯器件PLD。
6.一種三電平逆變器死區補償控制的方法，其特徵在於該編碼器用編程軟體判別，當PWM2為高電平1且i≥0時以及PWM2為低電平0且i≤0時，使PWM1在前半個PWM調製周期內增加一個死區時間Td的脈衝寬度；當PWM2為高電平1且i＜0以及PWM2為低電平0且i＞0時，使PWM1在後半個PWM調製周期內減少一個死區時間Td的脈衝寬度。
全文摘要
一種PWM三電平逆變器觸發信號的解碼電路，由編碼器和三組邏輯延時電路組成，每組邏輯延時電路由一個二輸入與門、一個二輸入或門、二個非門和四個延時器組成，該編碼器產生的三組調製信號PWM1和PWM2分別接至對應的各組邏輯延時電路，通過邏輯運算延時①二輸入與門的一路輸出和非門、延時器依次串接，輸出控制信號S1；該與門另一路輸出直接和一個延時器連接，輸出控制信號S3；②二輸入或門輸出分兩路，一路和非門、延時器依次串接，輸出控制信號S2；該或門另一路輸出直接和一個延時器連接，輸出控制信號S4。解決現有技術產生12路PWM控制信號複雜、並確保同一橋臂中的開關器件在切換時的互鎖和消除解碼電路本身延時的死區效應的技術問題。
文檔編號H02M1/08GK1585251SQ20041002465
公開日2005年2月23日 申請日期2004年5月26日 優先權日2004年5月26日
發明者李耀華, 李海山, 葛瓊璇, 張樹田, 王曉新 申請人:上海磁浮交通工程技術研究中心