數據處理系統的製作方法
2023-08-06 15:48:41 2
專利名稱：數據處理系統的製作方法
技術領域：
本發明涉及用分割處理接口連接多個半導體集成電路的數據處理 系統的分割處理接口控制。
背景技術：
對片上系統(SoC)的性能要求或功能要求逐年提高，預計這種情 況今後也將繼續。伴隨於此，集成在SoC上的電路量增加，為了搭載所 增加的電路，微細化技術進一步高度化，但是這些由於相乘效果，使掩 模成本等SoC的開發費用急劇增加。因此，SoC提供商為了提高收益所 需的批量生產數量即合算線近年急速上升，預計該傾向將會繼續。即使 是現在，也存在全面使用尖端工藝來開發SoC,但還達不到合算線的案 件，預想今後這樣的案件的比率會進一步提高。
因此，今後為了同時實現尖端工藝製品合算性的確保、個別顧客的 應對，預計ASSP和ASIC分離構建體系將擴大，該ASSP和ASIC分 離構建體系是用尖端工藝將多個品種中公共的功能作為ASSP進行開 發，用廉價工藝將顧客應對部分作為ASIC進行開發的。ASSP (Application Specific Standard Product)意味著將特定領域作為對象， 將功能特別化的通用LSI。 ASIC (Application Specific Integrated Circuit) 意味著為了某特定用途而設計、製造的專用LSAI,也稱作定製晶片等。
在ASSP和ASIC分離構架體系中，晶片間傳送的重要級高。尤其 是從搭載主CPU的ASSP向搭載外圍功能的ASIC的訪問性能是重要 的。以往，作為晶片間接口，常常使用PCI (Peripheral Components Interconnect)等以數十兆赫茲左右工作的並行總線，^f旦是在並行總線中， 端子數多，所以晶片成本容易上升，必要的布線多，所以具有搭載晶片 的基板的成本容易上升的課題。
因此，將工作頻率提高到數百兆赫茲以上，削減端子數的串行接口 作為晶片間接口成為必要。在以這樣的頻率工作的晶片間接口中，採用 以數十兆赫茲工作的並行總線的基於握手信號的流控制的安裝是困難的。
在專利文獻l中公開了如下的接口協議為了使總線能在高速頻率 下工作，發行一側LSI具有將表示接收一側LSI能同時處理幾個指令或 同時接收幾個數據的值在初始化時被加載的計數器，發行指令或數據時 將計數器減量，在收到就緒信號時將計數器增量，如果計數器變為0, 就抑制指令或數據的發行。據此，發行一側LSI不確認來自接收一側 LSI的忙信號，就能對接收一側LSI進行指令或數據的發行。指令或數 據的發行一側LSI能管理接收一側LSI的指令緩沖器或數據緩衝器的狀 態，所以即使總線以高速進行工作，也能不基於握手高效地發行指令或 數據。
專利文獻2記載的技術中，發送裝置11不取得來自響應裝置21的 響應確認而連續發送信息幀，根據來自計數裝置12的最大可同時並行 處理的請求數量和已發送的信息幀的數量的一致結果，使接著要發送的 信息幀的詢問位為"1"進行發送。發送裝置11接收來自響應裝置的終 止位為'T，的響應幀，使其詢問位為"0",不取得數據接收裝置的響 應確認而再連續發送信息幀。據此，能進行響應未確認的信息幀的連續 發送，並且響應確認能立刻發回，提高數據效率。日本特開2001-202327號公報日本特開平05-"6194號公報
發明內容
根據上述專利文獻中記載的技術，不依靠握手信號線就能實現流控 制，所以能將發起單元(initiator)和目標單元之間的信號的工作高速化。 據此，能理解在串行接口，代替基於以往的握手信號的流控制，基於可 同時並行處理的請求數量的流控制是有用的。本發明者還進一步研究能 有助於從發行請求到取得響應的等待時間的抑制、低耗電的基於可同時
並行處理的請求數量的流控制。本發明者與它關聯，研究流控制的可變 性、可變流控制引起的中斷處理延遲的可能性的迴避、接口信號的隱秘 性的提高等，完成本發明。
本發明的目的在於，實現等待時間的抑制和低耗電的基於可同時並 行處理的請求數量的流控制。
本發明的其他目的在於，實現基於可同時並行處理的請求數量的可 變流控制成為可能的數據處理系統。
本發明的其他目的涉及晶片間的中斷信息的通信，在於避免可變流 控制引起的中斷處理延遲的可能性。
從本說明書的記述和附圖，本發明的上述和其他目的和新的特;f正變 得清楚。
如果簡單說明本申請中描述的發明中代表性的概要，就如下所述。 [1]數據處理系統包括具有發起單元的第一半導體集成電路、具有 目標單元第二半導體集成電路、連接上述發起單元和上述目標單元的接 口信號線，上述發起單元將請求包發送給上述目標單元，上述目標單元 將響應包發送給上述發起單元，進行分組的分割處理接口。在該數據處 理系統中，上述發起單元具有將上述發起單元發送的請求包的數量和接 收的響應包的數量的差分值即可同時並行處理的請求數量計數的可同 時並行處理的請求數量計數電路，上述可同時並行處理的請求數量計數 電路的計數值成為目標單元能處理的可同時並行處理的請求數量以下 地控制響應包發送數。通過該控制，能動態地將可同時並行處理的請求 數量變更為適當的數，從而抑制發行請求包到取得響應包的最大等待時 間。在項1中，上述目標單元具有保持能處理的可同時並行處理的請 求數量的可同時並行處理的請求數量寄存器時，上述發起單元讀出上述 可同時並行處理的請求數量寄存器的值，並控制請求包發送數，以使上 述讀出的值為上述可同時並行處理的請求數量計數電^各的計數值以下。 據此，按照上述可同時並行處理的請求數量寄存器中設定的值，能控制 上述請求包發送數。[3]在項1中，上述目標單元具有保持能處理的可同時並行處理的 請求數量的可同時並行處理的請求數量寄存器時，上述發起單元在上述 可同時並行處理的請求數量寄存器中設定可同時並行處理的請求數量， 並控制請求包發送數，以使上述設定的值為上述可同時並行處理的請求 數量計數電路的計數值以下。據此，發起單元在上述可同時並行處理的 請求數量寄存器設定所需的值，能控制上述請求包發送數。在項1中，上述發起單元使用與請求包相同的傳送路線對上述 目標單元發送中斷包，上述目標單元根據接收的中斷包，生成中斷信號。 據此，關於對從發起單元一側向目標單元一側發行的中斷請求的中斷響 應性的等待時間，也能可變控制。在項1中，上述目標單元使用與響應包相同的包傳送路線對上 述發起單元發送中斷包，上述發起單元根據接收的中斷包，生成中斷信 號。據此，關於對從目標單元一側對發起單元一側發送的中斷請求的中 斷響應性的等待時間，也能可變控制。在項2或3中，上述目標單元具有能保持與上述可同時並行處理 的請求數量寄存器中保持的最大可同時並行處理的請求數量對應的數 量的信息包的數據的多個緩沖器，切斷向沒有必要保持與上述可同時並 行處理的請求數量寄存器中保持的可同時並行處理的請求數量對應的
數量的信息包的數據的緩衝器的電力供給。據此，能有助於響應請求包 的目標單元的低耗電。在項2或3中，上述目標單元具有能保持與上述可同時並行處 理的請求數量寄存器中保持的最大可同時並行處理的請求數量對應的 數量的信息包的數據的多個緩沖器，切斷向沒有必要保持與上述可同時 並行處理的請求數量寄存器中保持的可同時並行處理的請求數量對應 的數量的信息包的數據的緩沖器的時鐘供給。據此，能有助於響應請求 包的目標單元的低耗電。在項1中，上述發起單元對上述目標單元供給用於將請求包解碼 的第一密鑰和用於將響應包加密的第二密鑰，上述目標單元使用上述第 一密鑰將收到的請求包解碼，使用上述第二密鑰將發送的響應包加密。
據此，能提高發起單元和目標單元之間的接口信號的隱秘性。數據處理系統包括具有發起單元的第一半導體集成電路、具有
目標單元的第二半導體集成電路、連接上述發起單元和上述目標單元的 接口信號線，上述目標單元將請求包發送給上述目標單元，上述目標單
元將響應包發送給上述發起單元，進行分組的分割處理接口。上述發起 單元具有將發送的讀訪問的請求包的數量和收到的讀訪問的響應包的 數量的差分值即可同時並行處理的讀請求數計數的可同時並行處理的 讀請求計數電路，上述可同時並行處理的讀請求數量計數電路的計數值 變為目標單元能處理的可同時並行處理的讀請求數量以下地控制讀訪
問的請求包發送數。根據該控制，能將可同時並行處理的請求數量動態 地變更為適當的數，從而抑制從發行讀訪問的請求包到取得響應包的最
大等待時間。數據處理系統包括具有發起單元的第一半導體集成電路、具有 目標單元第二半導體集成電路、連接上述發起單元和上述目標單元的接 口信號線，上述發起單元將請求包發送給上述目標單元，上述目標單元 將響應包發送給上述發起單元，進行分組的分割處理接口。上述發起單 元具有將發送的寫訪問的請求包的數量和收到的寫訪問的響應包的數 量的差分值即可同時並行處理的寫請求數量計數的可同時並行處理的 寫請求數量計數電路，上述可同時並行處理的寫請求數量計數電路的計 數值變為目標單元能處理的可同時並行處理的寫請求數量以下地控制 寫訪問的請求包發送數。根據該控制，能將可同時並行處理的請求數量 動態地變更為適當的數，從而抑制從發行寫訪問的請求包到取得響應包 的最大等待時間。數據處理系統包括具有發起單元的第一半導體集成電路、具有 目標單元第二半導體集成電路、連接上述發起單元和上述目標單元的接 口信號線，上述發起單元將請求包發送給上述目標單元，上述目標單元 將響應包發送給上述發起單元，進行分組的分割處理接口。上述發起單 元將表示請求包的傳送定時的請求選通信號和請求包發送給目標單元。 上述目標單元將表示響應包的傳送定時的響應選通信號和響應包發送
給發起單元。據此，使用選通信號能可變控制流控制的定時。數據處理系統包括具有發起單元的第一半導體集成電路、具有 目標單元第二半導體集成電路、連接上述發起單元和上述目標單元的接 口信號線，上述發起單元將請求包發送給上述目標單元，上述目標單元 將響應包發送給上述發起單元，進行分組的分割處理接口。上述目標單 元具有保持請求包的接收中使用的信號線條數的請求通道數計存器和 響應包的發送中使用的信號線條數的響應通道數計存器。上述發起單元 在上述請求通道數計存器中設定表示請求包的發送中使用的信號線條 數的值，在上述響應通道數計存器中設定表示響應包的接收中使用的信 號線條數的值。據此，能按照通道數計存器的設定值，可變控制流控制 中使用的信號線個數。在項12中，上述發起單元具有將請求包的位數計數的請求計數 電路和將響應包的位數計數的響應計數電路，根據上述請求計數電路的 計數結果和響應計數電路的計數結果，設定請求包的接收中使用的信號 線條數和響應包的接收中使用的信號線條數。數據處理系統具有分別具有通過分割處理接口進行通信的發
起單元和目標單元的第一半導體集成電路和第二半導體集成電路。上述 第一半導體集成電路和上述第二半導體集成電路由通信用的信號線連
接。上述第一半導體集成電路在使上述第二半導體集成電路的發起單元 停止後，變更上述信號線條數。據此，抑制第一半導體集成電路的目標 單元無法正常接收請求包的事態，能使信號線個數可變。數據處理系統具有分別具有通過分割處理接口進行通信的發
起單元和目標單元的第一半導體集成電路和第二半導體集成電路。上述 第一半導體集成電路和上述第二半導體集成電路由通信用的信號線連
接。上述第一半導體集成電路在使上述第二半導體集成電路的發起單元 停止後，變更加密中使用的密鑰。據此，抑制第一半導體集成電路的目 標單元無法正常將請求包解碼的事態，能使密鑰可變。數據處理系統具有分別具有通過分割處理接口進行通信的發 起單元和目標單元的第一半導體集成電路和第二半導體集成電路。上述 第一半導體集成電路和上述第二半導體集成電路由通信用的信號線連 接。上述第一半導體集成電路根據上述第一半導體集成電路具有的目標 單元的可同時並行處理的請求數量上限值，設定上述第二半導體集成電 路的發起單元的可同時並行處理的的請求數量上限值。據此，能抑制第 一半導體集成電路的目標單元無法正常響應來自第二半導體集成電路 的發起單元的請求包的事態，能使可同時並行處理的請求數量可變。
如果簡單說明本申請中描述的發明的代表性的內容，就如下上述。 能實現能有助於等待時間的抑制和低耗電的基於可同時並行處理 的請求數量的流控制。
能實現基於可同時並行處理的請求數量的流控制成為可能的數據 處理系統。
涉及晶片間的中斷信息的通信，能避免可變流控制引起的中斷處理 延遲的可能性。
圖1是表示本發明第一實施方式的集成電路A101和集成電路B109
的框圖。
圖2是表示本發明第一實施方式的信號線組AB107和信號線組 BA108的圖。
圖3是表示本發明第一實施方式的分割協議的定時圖。
圖4是表示本發明第一實施方式的串行請求包的格式的圖。
圖5是表示本發明第一實施方式的lasz欄位和訪問對象地址的低位
和傳送大小的關係的關係圖。
圖6是表示本發明第一實施方式的串行響應包格式的圖。
圖7是表示本發明第一實施方式的dss欄位的值和訪問成功與否以
及讀數據量的關係的關係圖。
圖8是表示本發明第一實施方式的串行控制包格式的圖。
圖9是表示本發明第一實施方式的串行接口的串行請求包和串行控
制包的傳送情形的圖。
圖10是表示本發明第一實施方式的串行接口的串行響應包和串行
控制包的傳送情形的圖。
圖11是表示本發明第一實施方式的發起單元A105的結構的框圖。 圖12是表示本發明第一實施方式的寄存器707中包含的寄存器組 的圖。
圖13是表示本發明第一實施方式的目標單元B112的結構的框圖。 圖14是表示本發明第一實施方式的寄存器B1304中包含的寄存器 組的圖。
圖15是表示本發明第一實施方式的串行接口的初始設定處理的程
序流程圖。
圖16是表示本發明第一實施方式的初始化結束時的寄存器A1107 和寄存器B804中包含的各寄存器的值的圖。
圖17是表示本發明第一實施方式的通道數變更序列的處理流程的
流程圖。
圖18是表示本發明第一實施方式的通道數變更序列的處理流程的
流程圖。
圖19是用於i殳定本發明第一實施方式的請求通道數和響應通道數 的圖表。
圖20是表示本發明第一實施方式的密鑰數變更序列的處理流程的
流程圖。
圖21是表示本發明第二實施方式的集成電路A2101和集成電路 B2111的框圖。
圖22是表示本發明第二實施方式的控制器A2106的結構的框圖。 圖23是表示本發明第二實施方式的寄存器2210中包含的寄存器組的圖。
圖24是表示本發明第二實施方式的設備B2116的結構的框圖。 圖25是表示本發明第二實施方式的寄存器B2406中包含的寄存器 組的圖。
圖26是表示本發明第二實施方式的串行接口的初始設定處理的流程圖。
圖27是表示本發明第二實施方式的寄存器A2210中包含的各寄存
器的值的圖。
圖28是表示本發明第二實施方式的寄存器B2406中包含的各寄存 器的值的圖。
圖29是表示本發明第二實施方式的通道數變更序列的處理流程的 流程圖。
符號的說明
101、 102:集成電路；105:發起單元；112:目標單元；1101:請 求發送控制部；1102:響應接收控制部；1103:中斷接收控制部；1104: 加密發送部；1105:包計數部；1106:解碼接收部；1107:寄存器；1301: i,碼^接收部；1302:加密發送部；1303:請求*接收控制部；1304:寄存 器；1305:響應發送控制部；1306:中斷發送控制部。
具體實施例方式
圖1是表示本發明一個例子的集成電路A和集成電路B的框圖。 利用眾所周知的形成CMOS (互補型MOS電晶體)或雙極型電晶體等 的半導體集成電路技術，在單晶矽那樣的半導體基板上形成圖1所示的
集成電路A101和集成電路B109。在本實施方式中，說明本發明的集成 電路A101和集成電路B109之間的讀訪問、寫訪問和從集成電路B109 向集成電^各A101的中斷通知。
首先，參照附圖"i兌明信號線組AB107和信號線組BA108。 圖2是表示信號線組AB107和信號線組BA108的圖。三態緩沖器 201和202是用於切換信號傳送方向的三態緩衝器。上拉電阻203是信 號線組AB107或者信號線組BA108中包含的信息信號線組不由集成電 路AIOI也不由集成電路B109驅動時，將該信息信號線組的電位固定 在高電平的上拉電阻。
信號線組AB107是從集成電路A101將信息傳送到集成電路B109
的信號線組，信號線組BA108是從集成電路B109將信息傳送到集成電 ^各A101的信號線組。信號線組AB107和信號線組BA108由SiP( System inPackage)內的接合線或凸臺或互連導電物、基板上的布線等形成。
信號線組AB107包含一條選通信號1201、 2條信息信號組AB1202 和2條信息信號組1205。信號線組AB107由集成電路A101的發起單 元A105中包含的加密發送部A1104驅動。以下，在本實施方式中，將 信息信號組AB1202和信息信號組BA1205稱為請求通道，將信息信號 組AB1202和信息信號組BA1205的信號線中的在串行包的傳送中使用 的信號線的條數稱為請求通道數。
信號線組BA108包含一條選通信號1203、 2條信息信號組AB1204 和2條信息信號組BA1205。信號線組BA108由集成電路B109的目標 單元B112中包含的加密發送部B1302驅動。以下，在本實施方式中， 將信息信號組BA1204和信息信號組BA1205稱為響應通道，將信息信 號組BA1204和信息信號組BA1205中在傳送中使用的信號線的條數稱 為響應通道悽欠。
但是，信息信號組AB1205由三態緩沖器201和202驅動，以切換 傳送方向。該信息信號組BA1205在傳送方向是從集成電路BA109向集 成電路AB101的方向時，屬於請求通道，包含在信號線組AB107中， 傳送方向是集成電路ABIOI向集成電路BA109的方向時，屬於響應通 道，包含在信號線組BA108中。
接著，再參照圖1說明集成電路AIOI中包含的模塊。 集成電路AIOI具有CPUA102、存儲器A103、 INTCA104、發起單 元A105、路由器A106的各模塊。此外，在集成電路AIOI上連接有信 號線組AB107和信號線組BA108。 CPUA102是通過路由器A106訪問 存儲器A103，執行該存儲器中保持的程序，由此進行集成電路A101 和集成電路B10 9的控制的處理器。
在此，說明本發明的訪問中使用的分割處理接口協議(分割協議)。 集成電路AIOI內的訪問由請求訪問的模塊發送訪問請求，接收到 訪問請求的模塊對已請求訪問的模塊發送訪問響應，由此通過完畢的分
割協議來進行。
在本說明書中，將請求訪問的模塊稱作發起單元，將響應訪問的電 路或模塊稱作目標單元。有時在一個電路中具有發起單元和目標單元的 功能。此外，在本說明書中，將訪問請求的數量和訪問響應的數量的差 值稱作可同時並行處理的請求數量。如果可同時並行處理的請求數量是 1，對於發起單元發送的訪問請求，目標單元發回訪問響應之前，發起 單元不發送其他的訪問請求。如果可同時並行處理的請求數量是2以 上，發起單元在接收對已發送的訪問請求的訪問響應之前，能發送其他 的訪問請求，目標單元對於已接收的訪問請求發回訪問響應之前，能接 收其他的訪問請求。
如果可同時並行處理的請求數量的上限值大，在單位時間內能處理 很多的訪問請求或訪問響應，所以容易提高傳送吞吐量。但是，大的可 同時並行處理的請求數量意味著為了同時處理很多訪問，需要很多電 路，意味著電路成本增大。
下面，參照附圖，-說明集成電^各A101內的訪問。
圖3是表示在集成電路A101內部，分別進行1次寫訪問和讀訪問 時的定時圖。圖3的時刻Tl到T5是寫訪問。在寫訪問中，發起單元輸 出訪問請求的內容即地址"A1"、指令"CI"、寫數據"D1"、請求 ID "R1"，將表示發送訪問請求的請求有效信號轉變為高(HIGH)電 平(時刻Tl )。請求ID是目標單元對發起單元發送訪問響應時，為了 確定中繼該訪問響應的路由器A106能確定發送目標的發起單元，而在 訪問請求中包含發起單元的識別信息。
路由器A106根據地址確定發送目標的目標單元，對該已確定的目 標單元再發送發起單元已發送的地址、指令、寫數據、請求ID。此時， 對該目標單元，聲明請求有效信號，通知發送訪問請求。
以下，在本說明書中，將輸出上述請求有效信號等1位的控制信號 的模塊使上述控制信號轉變為表示是有意義的狀態的值表現為"聲明"， 轉變為非有意義的狀態的值表現為"取消聲明"。此外，l位的控制信 號是表示有意義的狀態的值表現為"聲明"，將l位的控制信號是表示 非有意義的狀態的值表現為"取消聲明，，。在本說明書中，地址、指令、 寫數據、請求ID等表示訪問請求內容的信息稱作請求包，將狀態、讀 數據、響應有效等表示訪問響應內容的信息稱作響應包。
為了將在集成電路A101傳送的請求包、響應包與在後面描述的集 成電路A101和集成電路B109之間傳送的請求包、響應包區別，分別 稱作並行請求包、並行響應包。
另一方面，將在集成電路A101和集成電路B109之間傳送的請求 包、響應包分別稱作串行請求包、串行響應包。
回到集成電^各A101內部的訪問的i兌明。
目標單元在時刻Tl檢測請求有效是否已被聲明，並取得地址、指 令、寫數據、請求ID。然後，對地址"A1"寫入寫數據"D1"。寫訪 問的時候，訪問響應是表示訪問是否正常進行的1位的信息。而且，目 標單元在寫訪問完成的時刻T5，聲明表示發送訪問響應的響應有效信 號，同時輸出狀態"S1"和請求ID "R1"。須指出的是，該訪問是寫 訪問，所以表示讀數據的信號是無效的。
^^由器A106 #4居請求ID，確定訪問響應的發送目標的發起單元， 對該確定的發起單元再發送目標單元發送的狀態、請求ID、讀數據。 此時，對該發起單元聲明響應有效信號，通知發送訪問響應。
下面，說明讀訪問。從圖3的T9到T15是讀訪問。在讀訪問中， 發起單元輸出訪問請求的內容即地址"A2"、指令"C2"、請求ID "R2"， 將表示發送訪問請求的請求有效信號轉變為高電平(時刻T9)。
目標單元在時刻T9檢測請求有效已被聲明，並取得地址、指令、 請求ID。然後，從地址"A2"讀出讀數據"D2"。在讀訪問時，訪問 響應是讀數據和上述狀態信息。然後，目標單元在讀訪問結束的時刻 T15,聲明表示訪問響應已被發送的響應有效信號，同時輸出狀態"S1" 和請求ID "R2"。
路由器A106根據請求ID,確定訪問響應的發送目標的發起單元， 對該已確定的發起單元再發送目標單元發送的狀態、請求ID、讀數據。 此時，對該發起單元聲明響應有效信號，通知發送訪問響應。
回到集成電路A101中包含的才莫塊的說明。
存儲器Al03是從路由器Al06接收請求包，按照該請求包的內容， 執行讀或寫訪問，將響應包發送給路由器A106的存儲裝置。INTCA104 是從發起單元A105取得中斷信息，將該中斷信息中繼給CPUA102的 中斷控制器。發起單元A105是進行路由器A106和集成電路B109之間 的訪問請求和訪問響應的中繼的橋電路，同時是將來自集成電路B109 的中斷請求中繼給INTCA104的中斷中繼電路。路由器A106是中繼 CPUA102、存儲器A103、 INTCA104、發起單元A105收發的請求包和 響應包的中繼電^各。
下面，說明集成電路B109中包含的模塊。
集成電路B109具有存儲器BllO、 IPBlll、目標單元B112、路由 器B113、電力控制部B114、時鐘控制部B115而構成。此外，在集成 電^各B109上連4妻有上述信號線組AB107和上述信號線組BA108。集成 電^各B109內的訪問利用與上述集成電i 各A101內的訪問同樣的分割協 議進行。在集成電路B109內，目標單元B112和IPBlll是發起單元， 存儲器B110是目標單元。
存儲器B110是從路由器B113接收請求包，按照該請求包的內容， 執行讀或寫訪問，將響應包發送給路由器B113的存儲裝置。
IPBlll是通過路由器B113訪問存儲器B110,由此執行預定的處 理，將由該處理取得的結果寫入存儲器BllO，還將該處理的結束作為 中斷信號通知目標單元Bl 12的稱作IP (Intellectual Property)模塊的電 路。
目標單元B112是通過信號線組AB107從集成電路A101接收串行 請求包，將該串行請求包變換為並行請求包，將該並行請求包發送給路 由器Bl 13的橋電路。目標單元Bl 12是從路由器Bl 13接收並行響應包， 將該並行響應包變換為串行響應包，將該串行響應包通過信號線組 BA108發送給集成電路A101的橋電路。目標單元B112是從IPB111取 得中斷信息，將該中斷信息通過信號線組BA108發送給集成電路A101 的中斷中繼電路。進而，目標單元B112是通過信號線組AB107從集成
電路A101接收串行請求包，根據該串行請求包，生成電力請求信號和 時鐘請求信號，根據該串行請求包，生成電力請求信號和時鐘請求信號， 分別提供給電力控制部B114、時鐘控制部B115的控制電路。
路由器B113是中繼存儲器B110、 IPBl 11、目標單元B112收發的 並行請求包和並行響應包的中繼電路。
電力控制部B114是根據從目標單元B112供給的電力控制信號， 供給或切斷對IPB111的電力的電力控制電路。時鐘控制部Bl 15是根據 從上述目標單元Bl 12供給的時鐘控制信號，供給或切斷對IPB111的時 鐘的時針控制電3各。
接著，說明集成電路AIOI和集成電路B109之間的傳送處理。以 下，在本實施方式中，將集成電路A101和集成電路B109之間的由信 號線組AB107和信號線組BA108構成的4妄口稱作串行4妾口 。經由該串 行接口的訪問利用類似上述集成電路A101內的訪問的分割協議進行。 但是，在串行接口上傳送的請求包和響應包是具有與上述並行請求包或 並行響應包不同格式的串行請求包和串行響應包。進而，在串行接口上， 包含中斷信息的串行控制包被傳送。以下，將串行請求包、串行響應包、 串行控制包總稱為串行包。
此外，在本發明的串行接口，作為可同時並行處理的請求數量計算 的對象的是串行請求包和串行響應包，串行控制包不是可同時並行處理 的請求數量計算的對象。
下面，參照附圖，說明串行請求包和串行響應包。
圖4是表示串行請求包的格式的圖。串行請求包由start、 basic、 reqrsp、 rw、 sid、 tid、 alen、 lasz、 uadd、 tid、 wdata的各欄位構成。下 面說明各字H
start欄位是表示串行包的開始位置的l位的欄位。start欄位是"1" 的位置是串行包的開始位置。
basic欄位是表示串行包的種類的l位的欄位。basic欄位是"1"的 包是串行請求包或串行響應包，basic欄位是"0"的包是串行控制包。
reqrsp是表示串行包是請求包或響應包的1位的欄位。r叫rsp是"1"
的包是請求包。
rw是表示是讀訪問或寫訪問的l位的欄位。rw欄位是"1"的串行 請求包是讀訪問的串行請求包，rw為"0"的請求包是寫訪問的串行請 求包。
sid是表示流ID的2位的欄位。說明sid欄位的存在理由和基於發 起單元和目標單元的sid欄位的處理。 一般，連續執行的一系列的訪問 具有高的空間局部性。執行具有空間局部性的一系列的訪問時，在各訪 問中必須傳送的地址只是低位(例如，表示4千字節的地址的位11到 位0)，地址高位最初只傳送1次就可以。^f旦是，這樣省略地址的一部 分時，必須補全在目標單元一側省略的地址。此外，現在一般是一個處 理器以分時並列執行多個處理的多任務處理，所以在集成電路中由具有 空間局部性的一系列訪問構成的訪問組常常並列執行多個。因此，在本 說明書的串行接口中，作為用於執行上述訪問組的欄位，具有sid欄位。 發起單元在具有高的空間局部性的一系列的串行請求包組的sid欄位設 定相同的值，使用後面描述的alen欄位，阻止地址高位的傳送，削減串 行請求包的位數，提高串行接口的等待時間和吞吐量。目標單元在接收 串行請求包時保存sid欄位，根據sid欄位的值，進行地址補全，進而 在發送對應的串行響應包時，輸出r一sid欄位(後面描述)。
alen是表示地址長度的1位的欄位。alen欄位是"1"時，地址長 度是32位，alen欄位是"0"時，地址長度是12位。lasz欄位是表示地 址低位和傳送大小的6位的欄位。
參照附圖，說明lasz欄位和訪問對象地址的低位及傳送大小的關係。
圖5是lasz欄位和訪問對象地址的低位及傳送大小的關係圖。
lasz欄位的最低位的值是"1"時，傳送大小(傳送量)是l字節， 訪問對象地址的位4到位0是lasz欄位的位5到位1。
lasz欄位低位2位的值是"10"時，傳送大小是2位元組，訪問對象 地址的位4到位1是lasz欄位的位5到位2,訪問對象地址的位0是"0"。
lasz欄位的低位3位的值是"100"時，傳送大小是4位元組，訪問
對象地址的位4到位2是lasz欄位的位5到位3,訪問對象地址的位1 到0是"00"。
lasz欄位的低位4位的值是"1000"時，傳送大小是8位元組，訪問 對象地址的位4到位3是lasz字l殳的位5到位4，訪問對象地址的位2 到0是"000"。
lasz欄位的低位4位的值是"0000"時，傳送大小是32位元組，訪 問對象地址的位4到位3是lasz欄位的位5到位4,訪問對象地址的位 2到0是"000"。
uadd欄位是表示訪問對象地址的高位的7位或27位的欄位。uadd 欄位因alen欄位的值而位數不同。alen欄位是"0"時，地址長度是12 位。此時，uadd欄位是7位，表示訪問對象地址的位11到位5。 alen 欄位是"1"時，地址長度是32位。此時，uadd欄位是27位，表示訪 問對象地址的位31到位5。
tid欄位是用於將串行請求包和串行響應包關聯的3位的欄位。
本說明書的串行接口支持管道處理。即發起單元的集成電路A101 能在接收對已發送的串行請求包的串行響應包之前，發送與上述串行請 求包不同的串行請求包。目標單元的集成電路B109能在發送對已接收 到的串行請求包的串行響應包之前，接收處理與上述串行請求包不同的 串行請求包，但是不保證串行請求包的接收順序和與它們對應的串行響 應包的發送順序是相同的。目標單元不保證串行響應包的發送順序的理 由是因為縮短發起單元的串行響應包接收等待時間。例如，接著在串行 響應包的生成上花費時間的串行請求包，4妄收在串行響應包的生成上不 花費時間的串行請求包時，對於後收到的串行請求包的串行響應包先於 對先收到的串行請求包的串行響應包先發送，能縮短發起單元的串行響 應包接收等待時間。
集成電路B109在接收串行請求包時，保存tid字節的值，發送對應 的串行響應包時，輸出r一tid欄位(後面描述)。集成電路AIOI根據r—tid 欄位，將串行請求包和串行響應包關聯。
wdata欄位是包含從集成電路A101傳送給集成電路B109的寫數據的欄位。wdata欄位只在寫訪問的串行請求包中存在，在讀訪問的串行 請求包中不存在。
接著，參照
串行請求包的格式。
圖6是表示串行請求包格式的圖。串行請求包包含start、 basic、 reqrsp、 dss、 r—sid、 r—tid、 rdata的各欄位。
start欄位是表示串行包的開始位的位置的l位的欄位。start欄位是 "1"的位置是串行包的開始位置。
basic欄位是表示串行包的種類的l位的欄位。basic欄位是"1"的 包是串行請求包或串行響應包，basic欄位是"0"的包是串行控制包。
r叫rsp是表示包是請求包或響應包的l位的欄位。r叫rsp是"0"的 包是響應包。
dss欄位是表示訪問的成功與否和串行響應包中包含的讀數據的量 的3位的欄位。參照附圖，說明dss欄位的值、訪問成功與否以及讀數 據的量的關係。
圖7是表示dss欄位的值、訪問成功與否以及讀數據的量的關係的圖。
dss欄位的值是"000"時，串行響應包中包含的讀數據的量是O字 節，訪問成功。即"000"是寫訪問成功時的dss欄位的值。
dss欄位的值是"001"時，串行響應包中包含的讀數據的量是1字 節，訪問成功。即"001"是傳送大小1位元組的讀訪問成功時的dss字 段的值。
dss欄位的值是"010"時，串行響應包中包含的讀數據的量是2 字節，訪問成功。即"010"是傳送大小2位元組的讀訪問成功時的dss 欄位的值。
dss欄位的值是"011"時，串行響應包中包含的讀數據的量是4 字節，訪問成功。即"011"是傳送大小4位元組的讀訪問成功時的dss 欄位的值。
dss欄位的值是"100"時，串行響應包中包含的讀數據的量是8 字節，訪問成功。即"100"是傳送大小8位元組的讀訪問成功時的dss 欄位的值。
dss欄位的值是"10r時，串行響應包中包含的讀數據的量是32 字節，訪問成功。即"101"是傳送大小32位元組的讀訪問成功時的dss
欄位的值。
dss欄位的值是"110"時，串行響應包中包含的讀數據的量是0 字節，訪問失敗。即"110"是讀訪問或寫訪問失敗時的dss欄位的值。
須指出的是，目標單元的集成電路B109輸出"lll"作為dss字 段的值，在本說明書的串行接口中被禁止。
r—sid欄位是用於將串行請求包和串行響應包關聯的2位的欄位。 作為目標單元的集成電路B109在接收串行請求包時，保存sid欄位的 值，在發送對應的串行響應包時，輸出r_sid欄位的值。作為發起單元 的集成電路A101根據r一sid欄位的值和後面描述的r—tid欄位的值，進 行串行請求包和串行響應包的關聯。
r_tid欄位是用於將串行請求包和串行響應包關聯的3位的欄位。 作為目標單元的集成電路B109在接收串行請求包時，保存tid欄位的值， 在發送對應的串行響應包時，輸出r—tid欄位的值。作為發起單元的集 成電路A101根據r—tid欄位的值和r一sid欄位的值，進行串行請求包和 串行響應包的關聯。
rdata欄位是從作為目標單元的集成電路B109向作為發起單元的 集成電路A101傳送的數據。在串行響應包中存在rdata欄位只是讀訪問 成功的情況。
下面，說明串行控制包的格式。
圖8是表示串行控制包的格式的圖。串行控制包包含start、 basic、 reqrsp、 reccc、 intcode的各字辜殳。
start欄位是表示串行包的開始位的位置的l位的欄位。start欄位 是'T，的位置是串行包的開始。
basic欄位是表示串行包的種類的1位的欄位。basic欄位是"1" 的包是串行請求包或串行響應包，basic欄位是"0"的包是串行控制包。
reqrsp是表示串行包是請求包或響應包的1位的欄位。
recce欄位是表示串行控制包的種類和中斷等級的7位的欄位。 recce欄位的高位3位表示串行控制包的種類。
recce欄位的高位3位是"100"的串行控制包是包含中斷信息的 串行控制包。以下，在本說明書中，將包含中斷信息的串行控制包稱作 中斷包。
在中斷包中，reqcc欄位的低位4位是中斷等級。中斷等級是16 階段，在最高的中斷等級，r叫cc欄位的低位4位是"1111",在最低 中斷等級，r叫cc欄位的低位4位是"0000"。須指出的是，中斷包只 是請求包，不存在響應包。
reccc欄位的高位3位是"000"的串行控制包是使串行接口的發 起單元停止的串行控制包。以下，在本說明書中，將使串行接口的發起 單元停止的串行控制包稱作發起單元停止包。
reccc欄位的高位3位是"001"的串行控制包是解除串行接口的 發起單元停止的串行控制包。以下，在本說明書中，將解除串行接口的 發起單元停止的串行控制包稱作發起單元停止解除包。
intcode是只在中斷包中存在的16位的欄位，包含中斷的屬性信
自、
在此，參照附圖，說明串行接口的串行包傳送情形。
圖9是表示串行接口的串行請求包和串行控制包的傳送情形的 圖，圖10是表示串行接口的串行響應包的傳送情形的圖。本發明的串 行接口是輸出發送信息的一側輸出表示信息的信號和表示該信息的定 時的信號雙方的源同步式的接口 。
串行請求包與請求選通信號的上升沿同步傳送。請求選通信號通 過信號線組AB107的選通信號1201,從集成電路A101提供給集成電 路B109。在請求通道中，剛才說明的串行請求包從start欄位開始按順 序，從請求通道的MSB (Most Significant Bit)按順序傳送。在圖9中， 用"0"表示start欄位。start欄位一定使用請求通道的MSB傳送。因 此，在本發明的串行接口中，與剛才說明的集成電路A101的並行請求 包的傳送不同，不需要相當於請求有效信號的信號。這是為了減少串行
接口的信號線數。本發明的串行接口的目標單元監視請求通道的MSB, 從請求通道的MSB變為"0"的時刻，開始串行請求包或串行控制包的 接收，通過分析收到的串行包的內容，檢測該串行包的最終位(圖9的 由"F，， (Final)表示的位)和下一串行包的開始位置。串行請求包或 串行控制包的位數是請求通道數的倍數以外的時候，對請求通道的MSB 以外的信號線輸出虛擬數據。
同樣，串行響應包或串行控制包將start欄位由響應通道的MSB 傳送，以下按basic、 r叫rsp的順序，響應通道的MSB—側為先，依次 傳送。
此外，在圖9中，使用一個選通信號，但是作為選通信號，也能 使用由2個LVDS ( Low Voltage Differential Signaling)構成的信號組。 此時，信號線數在串行接口全體增加2個，但是以其他信號的倍數的頻 度變化的選通信號低振幅化，工作頻率上限容易提高。例如，如果將用 LVDS信號傳送選通的DDR2-SDRAM控制器的物理層電路作為本發明 的串行接口的物理層電路使用，請求通道或響應通道的一條信號線的數 據速度能容易提高到每秒800兆位。此時，本實施方式的串行接口的傳 送吞吐量以請求通道和響應通道的合計變為每秒600兆字節。
回到集成電路A101的說明。參照附圖，說明集成電路A101中包 含的發起單元A105。
圖11是表示發起單元A105的結構的框圖。
發起單元A105具有請求發送控制部AllOl、響應接收控制部 A1102、中斷接收控制部A1103、加密發送部A1104、包計數部A1105、 解碼接收部A1106、寄存器A1107、三態緩衝器201、上拉電阻203而構成。
請求發送控制部A1101是從路由器A106接收並行請求包，在該 並行請求包表示寄存器A1107時，將該並行請求包發送給寄存器 A1107,在該並行請求包的地址不表示寄存器A1107時，將該並行請求 包發送給加密發送部A1104的中繼電^各。
響應接收控制部A1102是從解碼接收部A1106、寄存ll A1107
接收並行響應包，將該並行響應包發送給路由器A106的中繼電路。
中斷接收控制部A1103是從解碼接收部A1106接收中繼包，分析 中繼包的內容，根據分析結果，生成對INTCA104的中斷信號的信息中
繼電^各。
加密發送部A1104是從請求發送控制部A1101接收並行請求包， 將該並行請求包變換為串行請求包，進一步將該串行請求包加密，通過 信號線組AB107發送給集成電路B109的中繼電路。加密發送部A1104 中繼串行請求包時， 一併進行以下的處理。加密發送部A1104在從包計 數部A1105供給的串行請求包發送允許信號是取消聲明狀態時，不進行 向集成電路B109的串行請求包的發送。加密發送部A1104每當向集成 電路B109的串行請求包的發送結束時，將串行請求包的發送完畢的意 思、發送的串行請求包的rw欄位的值通知包計數部A1105。加密發送 部A1104參照後面描述的請求通道數寄存器A，使用由該寄存器的值指 定的數量的信號線組AB107中包含的信息信號線組，發送串行請求包。 加密發送部A1104分別參照後面描述的加密功能有效寄存器A的值和 加密密鑰寄存器A的值，在該加密功能有效寄存器A的值是加密功能 有效時，使用由該加密密鑰寄存器A指定的密鑰，進行串行請求包的加 密。
包計數部A1105具有可同時並行處理的請求數量計數器、可同時 並行處理的讀請求數量計數器、可同時並行處理的寫請求數量計數器。
可同時並行處理的請求數量計數器每當從加密發送部A1104通 知串行請求包的發送完畢時，使計數值增加l,每當從解碼接收部A1106 通知串行響應包的接收完畢時，使計數值減少1。但是，可同時並行處 理的請求數量計數器在串行請求包的發送和串行響應包的接收同時完 畢時，不使計數值變化。此外，可同時並行處理的請求數量計數器在集 成電路AIOI的初始化時變為0。
可同時並行處理的讀請求數量計數器每當從加密發送部A1104 通知rw欄位是"1"的串行請求包的發送結束時，使計數值增加l，從 i奪碼4妄收部A1106通知與上述串行請求包對應的串4亍響應包的接收結
束時，使計數值減少l。但是，可同時並行處理的讀請求數量計數器在
同時進行rw欄位是"1"的串行請求包的發送和與該串行請求包對應的 串行響應包的接收時，不使計數值變化。此外，可同時並行處理的讀請 求數量計數器在集成電路A101的初始化時變為0。
可同時並行處理的寫請求數量計數器每當從加密發送部A1105 通知rw欄位是"0"的串行請求包的發送結束時，使計數值增加l,從 解碼接收部A1106通知與上述串行請求包對應的串行響應包的接收結 束時，使計數值減少1。但是，可同時並行處理的寫請求數量計數器在 同時進行rw欄位是"1"的串行請求包的發送和與該串行請求包對應的 串行響應包的接收時，不使計數值變化。此外，可同時並行處理的寫請 求數量計數器在集成電路A101的初始化時變為0。
包計數部A1105參照後面描述的最大可同時並行處理的請求數 量寄存器A的值、後面描述的最大可同時並行處理的讀請求數量寄存器 A的值、後面描述的最大可同時並行處理的寫請求數量寄存器A的值。 包計數部A1105在該最大可同時並行處理的請求數量寄存器A的值比 上述可同時並行處理的請求數量計數器的值大，且該最大可同時並行處 理的讀請求數量寄存器A的值比上述可同時並行處理的讀請求數量計 數器的值更大，並且該最大可同時並行處理的寫請求數量寄存器A的值 比上述可同時並行處理的寫請求數量計數器的值更大時，將對加密發送 部A1105的串行請求包發送允許信號保持在聲明狀態。
解碼接收部Al 106是通過信號線組BA108從集成電路B109接收 串行包，發送給響應接收控制部A1102或中斷接收控制部A1103的中 繼電路。解碼接收部Al 106在對串行包進行中繼時， 一併進行以下處理。 解碼接收部A1106參照後面描述的響應通道計數器A的值，使用由該 寄存器指定的數量的信號線組BA108中包含的信息信號組，接收串行 包。解碼接收部A1106分析從集成電路B109接收的串行包的內容，判 斷該串行包是串行響應包或中斷響應包。解碼接收部Al 106在接收的串 行包是串行響應包時，變換為並行響應包，將該並行響應包發送給響應 接收控制部A1102。此時，解碼接收部A1106分別參照後面描述的加密
功能有效寄存器A和後面描述的解碼密鑰寄存器A的值，在該加密功 能有效寄存器A的值是表示加密功能有效的值時，使用由上述寄存器A 指定的密鑰，進行解碼。
解碼接收部Al 106在判斷收到的串行包是中斷包時，將該中斷包 發送給中斷接收控制部A1103。
寄存器Al 107是用於保持集成電路A101通過串行接口與集成電 路B109之間進行通信所必要的控制信息的存儲裝置。寄存器Al 107分 析從請求發送控制部AllOl收到的並行請求包，根據分析結果，進行對 後面描述的各寄存器的處理，根據處理結果來生成並行響應包，將該並 行響應包發送給加密發送部A1102。
下面，參照附圖來說明寄存器A1107中包含的寄存器組。圖12 是表示寄存器A1107中包含的寄存器組的圖。
寄存器Al 107具有最大可同時並行處理的請求數量寄存器A、最 大可同時並行處理的讀請求數量寄存器A、最大可同時並行處理的寫請 求數量寄存器A、加密功能有效寄存器A、加密密鑰寄存器A、解碼密 鑰寄存器A、請求通道數寄存器A、響應通道數寄存器A。
最大可同時並行處理的請求數量寄存器A是保持發起單元A105 的最大可同時並行處理的請求數量的寄存器。最大可同時並行處理的請 求數量寄存器A的值在集成電路A101的初始化時變為1，通過基於 CPUA102的寫訪問，值;陂更新。
最大可同時並行處理的讀請求數量寄存器A是保持發起單元 A105的讀訪問的最大可同時並行處理的請求數量的寄存器。最大可同 時並行處理的讀請求數量寄存器A的值在集成電路AIOI的初始化時變 為1，通過基於CPUA102的寫訪問，值被更新。
最大可同時並行處理的寫請求數量寄存器A是保持發起單元 A105的寫訪問的最大可同時並行處理的請求數量的寄存器。最大可同 時並行處理的寫請求數量寄存器A的值在集成電路AIOI的初始化時變 為l，通過基於CPUA102的寫訪問，值被更新。
加密功能有效寄存器A是設定發起單元A105收發的串行請求包
和串行響應包是否加密的寄存器。加密功能有效寄存器A的值是"1" 時，加密功能有效，串行請求包和串行響應包分別串行接口上以加密的 狀態收發。
解碼密鑰寄存器A是保持解碼接收部A1106將密碼解碼時使用的 密鑰的寄存器。加密密鑰寄存器A是保持加密發送部A1104將串行請 求包加密時使用的密鑰的寄存器。
請求通道數寄存器A是表示信號線組AB107中包含的信息信號 線組的個數的寄存器。請求通道數寄存器A的值在集成電路A101的初 始化時變為1，通過基於CPUA102的寫訪問被更新。響應通道數寄存 器A是表示信號線組BA108中包含的信息信號線組的個數的寄存器。 響應通道數寄存器的值在集成電路A101的初始化時變為1，通過基於 CPUA102的寫訪問被更新。
下面，參照
目標單元B112的結構。
圖13是表示目標單元B112的結構的框圖。
目標單元B112具有解碼接收部B1301、加密發送部B1302、請 求接收控制部B1303、寄存器B1304、響應發送控制部B1305、中斷發 送控制部B1306、以及三態緩衝器202構成。
解碼接收部B1301是參照後面描述的請求通道數寄存器B的值， 通過由該寄存器指定數量的信號線組AB107中包含的信息信號組從集 成電路AIOI接收串行請求包的接收電路，將接收到的串行請求包變換 為並行請求包，還進行以下的處理。解碼接收部B1301分別參照後面描 述的加密功能有效寄存器B的值和後面描述的解碼密鑰寄存器B的值， 在該加密功能有效寄存器B的值是表示加密功能有效的值時，使用由上 述寄存器B指定的密鑰進行串行請求包的解碼。解碼接收部B1301分 析該並行請求包的內容，判斷該並行請求包是包含對寄存器B1304的訪 問請求的並行請求包，還是包含對存儲器B110或IPB111的訪問請求的 並行請求包。如果該並行請求包是包含對寄存器B1304的訪問請求的並 行請求包，解碼接收部B1301就對寄存器B1304發送該並行請求包， 如果該並行請求包是包含對存儲器B110或IPB 111的訪問請求的並行請
求包，解碼接收部B1301就對路由器B113發送該並行請求包。
中斷接收控制部B1103是從解碼接收部B1301接收並行請求包， 將該並行請求包，發送給路由器B113的中繼電路。
寄存器B1304是保持集成電路B109通過串行接口與集成電路 A101通信所必要的控制信息的存儲裝置。寄存器B1304是根據從請求 接收控制部B1303收到的並行請求包，訪問後面描述的寄存器組，根據 訪問，生成並行響應包，將該並行響應包發送給響應發送控制部B1305 的存儲裝置。
下面，使用圖14說明寄存器B1304中包含的寄存器組。 圖14是表示寄存器B1304中包含的寄存器組的圖。寄存器B1304 具有最大可同時並行處理的請求數量寄存器B、最大可同時並行處理的 讀請求數量寄存器B、最大可同時並行處理的寫請求數量寄存器B、加 密功能有效寄存器B、解碼密鑰寄存器B、加密密鑰寄存器B、請求通 道數寄存器B、響應通道數寄存器B、模塊電力控制寄存器B、模塊時 鍾控制寄存器B、以及中斷發送有效寄存器B構成。
最大可同時並行處理的請求數量寄存器B是保持目標單元B112 能處理的最大可同時並行處理的請求數量的寄存器。最大可同時並行處 理的請求數量寄存器B的值在集成電路B109的初始化時變為4,通過 寫訪問，進行更新。但是，該寫訪問的寫數據的值是5以上時，不更新 最大可同時並行處理的請求數量寄存器B的值，對加密發送部B1302 通知訪問失敗。
最大可同時並行處理的讀請求數量寄存器B是保持目標單元 B112能處理的讀訪問的最大可同時並行處理的請求數量的寄存器。最 大可同時並行處理的讀請求數量寄存器B的值在集成電路B109的初始 化時變為2，通過寫訪問，進行更新。但是，該寫訪問的寫數據的值是 3以上時，不更新最大可同時並行處理的讀請求數量寄存器B的值，對 加密發送部B1302通知訪問失敗。
最大可同時並行處理的寫請求數量寄存器B是保持目標單元 B112能處理的寫訪問的最大可同時並行處理的請求數量的寄存器。最
大可同時並行處理的寫請求數量寄存器B的值在集成電路B105的初始 化時變為2，通過寫訪問進行值的更新。但是，當該寫訪問的寫數據的 值是3以上時，不更新最大可同時並行處理的寫請求數量寄存器B的值 而對加密發送部B1302通知訪問失敗。
加密功能有效寄存器B是設定目標單元B112收發的串行請求包 和串行響應包的寄存器。加密功能有效寄存器B的值是"1"時，串行 請求包和串行響應包分別以串行接口進行了加密的狀態收發。
解碼密鑰寄存器B是保持解碼接收部B1301將串行請求包解碼時 使用的密鑰的寄存器。加密密鑰寄存器B是保持加密發送部B1302將 串行響應包加密時使用的密鑰的寄存器。
請求通道數寄存器B是表示信號線組AB107中包含的信息信號 線組的個數的寄存器。請求通道數寄存器B的值在集成電路B109的初 始化時變為l,通過寫訪問更新。響應通道數寄存器B是表示信號線組 BA108中包含的信息信號線組的個數的寄存器。響應通道數寄存器B 的值在集成電路B109的初始化時變為1,通過寫訪問進行更新。
模塊電力控制寄存器B的值是"1"時，對電力供給部B114的電力供 給信號保持聲明狀態，模塊電力控制寄存器B的值是"0"時，對電力 供給部B114的電力供給信號保持取消聲明狀態。模塊電力控制寄存器 B的值在集成電路B109的初始化時變為1,通過寫訪問進行更新。
模塊時鐘控制寄存器B是表示對IPB111進行時鐘供給的寄存器。 模塊時鐘控制寄存器B的值是"1"時，對時鐘供給部B115的時鐘供 給信號保持聲明狀態，模塊時鐘控制寄存器B的值是"0"時，對時鐘 供給部B115的時鐘供給信號保持取消聲明狀態。模塊時鐘控制寄存器 B的值在集成電路B109的初始化時變為1,通過寫訪問進行更新。
中斷發送有效寄存器B是表示是否允許向集成電路A101發送中 斷包的寄存器。中斷發送有效寄存器B的值是"0"時，禁止向集成電 路A101發送中斷包，中斷發送有效寄存器B的值是"1"時，允許向 集成電路AIOI發送中斷包。中斷發送有效寄存器B的值是在集成電路
B109的初始化時變為0,通過寫訪問進4於更新。
響應發送控制部B1305是從路由器B113接收並行響應包，將該 並行響應包發送給響應發送控制部B1305的中繼電路。
中斷發送控制部B1306是從IPB111取得中斷發送請求，根據該 中斷發送請求，生成中斷包，將該中斷包發送給加密發送部B1302的中 斷中繼電路。
回到目標單元B112的構成要素的說明。
加密發送部B1302是/人寄存器B1304和響應發送控制部B1305 接收並行響應包，從中斷發送控制部B1306接收中斷包，將接收到的包 變換為串行包，通過信號線組BA108發送給集成電路A101的中繼電路， 一併進行以下的處理。
加密發送部B1302參照響應通道數寄存器B，使用由該寄存器的 值指定的數量的信號線組BA108中包含的信息信號線組，發送串行響 應包。加密發送部B1302分別參照加密功能有效寄存器B的值和加密 密鑰寄存器B的值，在該加密功能有效寄存器B的值是表示加密功能 有效的值時，使用由該加密密鑰寄存器B指定的密鑰，進行串行響應包 的加密。加密發送部B1302參照中斷發送有效寄存器B的值，在該寄 存器的值是不允許中斷包的發送的值時，不進行中斷包的發送。
以下，說明使用本發明的串行接口，在集成電路A101和集成電 路B109之間執行的訪問處理、中斷處理。
首先，參照
串行接口的初始設定。
圖15是表示從集成電路A101和集成電路B109的使用開始到串 行接口的初始化完畢的 一 系列初始設定處理的流程圖。在集成電路
A101和集成電路B109的^f吏用開始時，對集成電路A101和集成電^各 B109供給電力(步驟1501)，接著，使用復位信號，進行電路的初始 化(步驟1502)。
圖16表示步驟1502結束時的寄存器A1107和寄存器B1304中包 含的各寄存器的值。圖16是表示初始化結束時的寄存器A1107和寄存 器B1304中包含的各寄存器的值。
最大可同時並行處理的請求數量寄存器A 、最大可同時並行處理
的讀請求數量寄存器A、最大可同時並行處理的寫請求數量寄存器A的 各值是1，表示集成電路A101用最大可同時並行處理的請求數量1執 行讀訪問或寫訪問。而最大可同時並行處理的請求數量寄存器B、最大 可同時並行處理的讀請求數量寄存器B 、最大可同時並行處理的寫請求 數量寄存器B的各值是1，表示集成電路B109用最大可同時並行處理 的請求數量1受理讀訪問或寫訪問。
加密功能有效寄存器A和加密功能有效寄存器B的值分別是表示 包不加密的"0"。
請求通道數寄存器A和請求通道數寄存器B都表示請求通道數是 1，響應通道數寄存器A和響應通道數寄存器B都表示響應通道數是1。
即在步驟1502結束的時刻，集成電路AIOI必須以可同時並行處 理的請求數量l、分別使用一個請求通道和響應通道，在不加密的狀態 下訪問集成電路B109。在該狀態下，串行接口的傳送能力低，無法通 過加密阻止來自外部的訪問信息的取得。因此，執行從步驟1503到步 驟1507所示的各處理，提高傳送能力，能阻止來自外部訪問信息的取 得。首先，增加能使用的請求通道數和能使用的響應通道數，提高串行 接口的傳送能力。須指出的是，在初始化結束時，將請求通道數和響應 通道數分別初始化為1是為了允許請求通道數和響應通道數為最小限 的基^反或SiP ( System in Package)安裝成本j氐的安裝形態。
在本實施方式中，能使用的請求通道數和響應通道數分別是2和 4。因此，CPUA102分別通過寫訪問，對寄存器A1107的請求通道數寄 存器A和寄存器B1304的請求通道數寄存器B寫入2，對寄存器Al 107 的響應通道數寄存器A和響應通道數寄存器B寫入4 (步驟1503 )。
在步驟1503的執行開始時，串行接口的最大可同時並行處理的 請求數量是1。因此，CPUA102在對向請求通道數寄存器B寫入2的 第一寫訪問的串行響應包的接收結束後，發送用於對響應通道數寄存器 B寫入4的第二寫訪問的串行請求包。
在集成電路A101發送上述第一寫訪問的串行請求包的對刻，請求通道數是l，所以集成電路A101使用1個請求通道，發送上述串行
請求包。集成電路B109因為在該時刻，響應通道數是l，所以使用一 個響應通道發送上述第一寫訪問的串行響應包。
CPUA102在發起單元A105收到第一寫訪問的響應包後，對請求 通道數寄存器A寫入2，使用2個請求通道傳送後面描述的第二寫訪問 的串行請求包。
在集成電路A101發送第二串行請求包的時刻，能利用的請求通 道數是2，所以集成電路A101使用2個請求通道數，發送上述第二寫 訪問的串行請求包。集成電3各B109因為響應通道的個數是1個，所以 使用1個響應通道發送上述第二寫訪問的串行響應包。
CPUA102在發起單元A105收到第二寫訪問的響應包後，對響應 通道寄存器A寫入4，使用4個響應通道傳送後面描述的接著第二寫訪 問的訪問的串行響應包。
接著，將集成電路AIOI和集成電路B109的加密功能有效化，阻 止來自外部的訪問信息的取得。首先，集成電路AIOI實施第三寫訪問， 對寄存器B1304的解碼密鑰寄存器B寫入值，實施第四寫訪問，對寄 存器B1304的加密密鑰寄存器B寫入值。在集成電路A101內部， CPUA102對寄存器A1107的解碼密鑰寄存器A寫入與對上述解碼密鑰 寄存器B寫入的值相同的值，對加密密鑰寄存器A寫入與對加密密鑰 寄存器B寫入的值相同的值(步驟1504)。
須指出的是，在本實施方式中，對解碼密鑰寄存器A和解碼密鑰 寄存器B寫入的值為"01234567" ( 16進位)，對加密密鑰寄存器A 和加密密鑰寄存器B寫入的值為"89ABCDEF， ( 16進位)。須指出 的是，在實施步驟1504時，能利用的請求通道數和能利用的響應通道 數分別是2、 4,步驟1504的2次的串行接口上的寫訪問以這些通道數 執行。
接著，集成電路A101執行第五寫訪問，對寄存器B1304的加密 有效寄存器B寫入"1"。而在集成電路AIOI內部，CPUA102在收到 該第五寫訪問的響應包後，對寄存器A1107的加密有效寄存器A寫入 "1"(步驟1505 )。
在開始第五寫訪問的時刻，集成電路B109的加密功能是無效。 因此，形成第五寫訪問的串行請求包和串行響應包在不加密的狀態下在 串行接口上傳送。
集成電路A101收到第五寫訪問的串行響應包後，使用密鑰 "01234567" U6進位)，將串行請求包在加密的狀態下在串行接口上 傳送，使用密鑰"89ABCDEF" ( 16進位)將串行響應包在加密的狀態 下在串行接口上傳送。
在初始設定的最後，使可同時並行處理的請求數量增加，提高集 成電路AIOI的訪問執行能力和集成電路B109的訪問受理能力，提高 串行接口的傳送能力。
在一系列的初始設定序列的最後進行可同時並行處理的請求數 量設定是因為如果可同時並行處理的請求數量是多個，在集成電路 A101結束串行響應包的接收的瞬間，有可能進行串行請求包或其他串 行響應包的傳送處理，在集成電路AIOI結束串行響應包的接收的瞬間， 如果進行串行請求包或其他串行響應包的傳送處理，伴隨著上述的通道 數變更處理或加密功能有效化處理，存在傳送失敗的危險。例如，集成 電路A101發送串行請求包時，如果由集成電路A101接收伴隨著請求 通道數變更處理的串行響應包，集成電路AIOI就在收到伴隨著請求通 道數變更處理的串行響應包後，在串行響應包發送途中，切換請求通道 數，但是集成電路B109無法知道請求通道數切換的定時，所以正常進 行串行請求包的接收。
因此，步驟1503和步驟1505必須在可同時並行處理的請求數量 1的狀態下執行。此外，步驟1504在可同時並行處理的請求數量2的狀 態下也能執行，但是步驟1504在步驟1505開始前必須結束，所以步驟 1504也在可同時並^f亍處理數1的狀態下實施。
回到初始設定序列的說明。集成電路AIOI通過第一、第二、第 三讀訪問，依次讀出寄存器B1304的最大可同時並行處理的請求數量寄 存器B、最大可同時並行處理的讀請求數量寄存器B、最大可同時並行
處理的寫請求數量寄存器B的值，從各寄存器分別取得值4、值2、值 2 (步驟1506)。
然後，CPUA102將由第一讀訪問取得的值4設定為寄存器A1107 的最大可同時並行處理的請求數量寄存器A，將由第二讀訪問取得的值 2設定在寄存器Al 107的最大可同時並行處理的讀請求數量寄存器A， 將由第三讀訪問而取得的值2設定在寄存器A1107的最大可同時並行處 理的寫請求數量寄存器A (步驟1507)。
以上，本實施方式的初始設定序列結束。通過初始設定序列的執 行，串行接口的傳送能力提高，能阻止來自外部的訪問信息的取得。
在此，對集成電路B109為了支持由最大可同時並行處理的請求 數量寄存器B、上述最大可同時並行處理的讀請求數量寄存器B、上述 最大可同時並行處理的寫請求數量寄存器B表示的最大可同時並行處 理的請求數量，在目標單元B112中搭載的數據存儲電路的量進行說明。
集成電路B109的目標單元B112搭載用於存儲從串行請求包取得 的訪問對象地址和寫數據、為了生成串行響應包所必要的讀數據的緩沖 器。上述地址和寫數據緩沖器設置在解碼接收部B1301，上述讀數據緩 沖器設置在加密發送部1302。各緩沖器的數量與對應的可同時並行處理 的請求數量寄存器中能設定的最大值的數量相對應。
之所以保持從串行請求包取得的訪問對象地址和寫數據是因為 在本實施方式中，路由器B113不僅受理目標單元B112，還受理來自 IPBlll的並行請求包，所以無法總無條件接收目標單元B112發送的並 行請求包。
保持生成串行響應包所必要的讀數據是因為串行接口的最大傳 送吞吐量比目標單元B112和路由器B113之間的傳送吞吐量還低。
集成電路B109的最大可同時並行處理的請求數量是4,所以目標 單元B112保持4包從串行請求包抽出的地址信息。集成電路B109的 最大可同時並行處理的寫請求數量是2,所以目標單元B112保持2個 包從串行請求包抽出的寫數據。集成電路B109的最大可同時並行處理 的讀請求數量是2,所以目標單元B112保持2個包串行響應包的生成
中使用的讀數據。
即在本實施方式中，在最大可同時並行處理的請求數量之外，另 外設定最大可同時並行處理的寫請求數量，節約2個包的用於存儲寫數 據的緩沖器，在最大可同時並行處理的請求數量之外，另外設定可同時 並行處理的讀請求數量，節約2個包的用於存儲讀數據的緩沖器。
接著，根據在集成電路B109中搭載的IPBlll生成的中斷請求， 說明集成電路AIOI中搭載的CPUA102執行中斷處理的過程。
首先，說明集成電路B109—側的中斷處理。IPBlll內置工作設 定寄存器，如果對該工作設定寄存器，接受寫訪問，就執行預先決定的 處理。然後，如果該處理結束，IPBlll就聲明中斷信號，將處理結束 的意思通知目標單元B112的中斷發送控制部B1306,停止工作，直到 再次在該工作設定寄存器接受寫訪問。
如果IPBlll聲明中斷請求信號，目標單元B112的中斷發送控制 部B1306就生成中斷包，將該中斷包發送給加密發送部B1302。
加密發送部B1302通過串行接口將中斷包發送給發起單元A105。 此時，加密發送部B1302與加密功能有效寄存器B的狀態無關地不加 密地發送中斷包。此外，加密發送部B1302接收來自中斷發送控制部 B1306的中斷包、來自響應發送控制部B1305的並行響應包雙方時，先 發送中斷包。加密發送部B1302不加密中斷包的理由是在後面描述的密 鑰變更序列的實施中發生來自IPBlll的中斷請求時，防止中斷包的發 送慢。此外，加密發送部B1302將中斷包比串行響應包先發送是因為通 過快速將中斷包發送給集成電路A101,快速起動CPUA102的中斷處理。
接著，說明集成電路AIOI —側的中斷處理。發起單元A105的譯 碼接收部A1106從集成電路B109接收串行包，分析該串行包，確定該 串行包是中斷包，對中斷接收控制部Al 103再發送中斷包。
中斷接收控制部Al 103分析從解碼接收部Al 106接收的中斷包， 聲明中斷信號，對INTCA104通知中斷。此時，才艮據中斷包的reqcc字 段的位3到位0，生成中斷等級信息，根據中斷包的intcode欄位，生成 中斷代碼信息，將該中斷等級信息和中斷代碼信息 一 起提供給
INTCA104聲明中斷信號，對CPUA102通知發生中斷的意思。 CPUA102檢測中斷信號是聲明狀態，中斷現在執行中的處理，執行中 斷處理程序。CPUA102執行中斷處理程序，進行IPBlll生成的數據的 從存儲器B110向存儲器A103的複製、IPBlll的工作設定寄存器的再 設定。
如上那樣，根據基於集成電路A101上搭載的CPUA102的控制， 能使集成電路B109的IPBlll反覆工作。
接著，說明基於集成電路AIOI的集成電路B109的省電力功能的 控制。本發明的集成電路B109具有以下的3個省電力機構。第一省電 力機構是切斷向IPBlll的電力供給，第二省電力衝幾構是切斷向IPBlll 的時鐘供給，第三省電力機構是切斷向目標單元B112的包存儲緩衝器 的電力和時鐘供給。
首先，說明第一省電力機構。集成電路A101對集成電路B109 的模塊電力控制寄存器B寫入值，從而起動和停止第 一省電力機構。
目標單元B112在模塊電力控制寄存器B保持"0"時，對電力控 制部114的電力供給信號為取消聲明狀態，停止對IPBlll的電力供給， 在模塊電力控制寄存器B保持"1"時，對電力控制部114的電力供給 信號為聲明狀態，進行對IPBlll的電力供給。CPUA102對該模塊電力 控制寄存器B，經由串行接口進行寫訪問，寫入"0"，停止對IPBlll 的電力供給，寫入"1"，進行對IPBlll的電力供給。
下面，說明第二省電力機構。集成電路A101對集成電路B109 的模塊時鐘控制寄存器B寫入值，從而起動和停止第二省電力機構。目 標單元B112在模塊時鐘控制寄存器B保持"0"時，對時鐘控制部115 的時鐘供給信號為取消聲明狀態，停止對IPBlll的時鐘供給，在模塊 時鐘控制寄存器B保持"1"時，對時鐘控制部115的時鐘供給信號為 聲明狀態，進行對IPBlll的時鐘供給。CPUA102對該模塊時鐘控制寄 存器B經由串行接口進行寫訪問，寫入"0"，停止對IPBlll的時鐘供 給，寫入"1",進行對IPBlll的時鐘供給。
下面，說明第三省電力機構。集成電路A101對集成電路B109 的最大可同時並行處理的請求數量設定寄存器B、最大可同時並行處理 的寫請求數量寄存器B、和最大可同時並行處理的讀請求數量設定寄存 器B寫入比該寄存器組保持的值更小的值，從而執行第三省電力機構。 目標單元Bl 12隻對為了與最大可同時並行處理的請求數量寄存器B相 對應所必要的量的地址緩衝器供給電力和時鐘。目標單元B112隻對為 了與最大可同時並行處理的請求數量寄存器B和最大可同時並行處理 的寫請求數量寄存器B中小的一方的值相對應所必要的量的寫數據緩 衝器供給電力和時鐘。目標單元B112隻對為了與最大可同時並行處理 的請求數量寄存器B和最大可同時並行處理的讀請求數量寄存器B中 小的 一 方的值相對應所必要的量的讀數據緩沖器供給電力和時鐘。
在本實施方式中，串行接口的初始化結束的時刻的最大可同時並 行處理的請求數量寄存器B的值是4，最大可同時並行處理的寫請求數 量寄存器B的值是2，最大可同時並行處理的讀請求數量寄存器B的值 是2。因此，在串行接口的初始化結束的時刻的目標單元B112內部， 對2個包的寫數據緩衝器供給電力和時鐘，對4包的地址緩沖器供給電 力和時鐘，對2個包的讀數據緩衝器供給電力和時鐘。
如果從該狀態對最大可同時並行處理的請求數量寄存器B寫入 1,就成為在目標單元B112的地址緩衝器、寫數據緩沖器和讀數據緩衝 器，分別對1個包的緩衝器供給電力和時鐘的狀態，比初始化結束的時 刻更削減各緩沖器消耗的電力。
須指出的是，CPUA102為了避免伴隨著集成電路A101和集成電 路B109之間的可同時並行處理的請求數量的不一致的串行接口問題的 發生，在最大可同時並行處理的請求數量寄存器A設定最大可同時並行 處理的請求數量寄存器B的值，在最大可同時並行處理的讀請求數量寄 存器A設定最大可同時並行處理的讀請求數量寄存器B的值，在最大 可同時並行處理的寫請求數量寄存器A設定最大可同時並行處理的寫 請求數量寄存器B的值。
下面，-說明通道數變更處理。進行通道數變更的理由如下所述。
在寫訪問中，寫數據從集成電路A101傳送給集成電路B109。因此，請 求通道數多的一方傳送時間短，所以是希望的。而在讀訪問中，讀數據 從集成電路B109傳送給集成電i 各AlOl。因此，響應通道悽t多的一方傳 送時間短，所以是希望的。
但是，請求通道數或響應通道數直接關係到集成電路或搭載集成 電路的基板成本，所以從成本的觀點上來看，希望請求通道數或響應通 道數少。
如果著眼於集成電路的工作，集成電路具有主要執行讀訪問的時 間帶和主要執行寫訪問的時間帶。在本實施方式中，集成電路A101在 IPB111的寄存器設定數據而起動時，在串行接口上執行寫訪問，IPB111 的處理結束，從存儲器B110讀出IPB111生成的數據時，在串行接口上 執行讀訪問。
因此，如果改變傳送方向而設計請求通道數或響應通道數，按照 工作狀況設定傳送方向，按照該設定，i殳定集成電3各A101的請求通道 數寄存器A和響應通道數寄存器A、集成電路B109的請求通道數寄存 器B和響應通道數寄存器B,在成本制約的範圍內能提高傳送性能。
以下，參照
集成電路A101請求通道數變更為4,響應 通道數變更為2，改善寫訪問的傳送性能時的工作。
圖17是表示通道數變更序列的流程的流程圖。CPUA102在通道 數變更之前，在完全接收對發行完畢的並行請求包的並行響應包之前， 停止新的並行請求包的發送，CPUA102的可同時並行處理的請求數量 變為0(步驟1701)。在本實施方式中，除了中斷包的傳送之外的串行 接口上的訪問全部是基於CPUA102的訪問，所以如果CPUA102的可 同時並行處理的請求數量變為0，串行接口的可同時並行處理的請求數 量變為0。
接著，集成電路A101對中斷發送有效寄存器B寫入"0"，停止 從集成電路B109向集成電路A101的中斷包的傳送(步驟1702)。接 著，集成電路AIOI對集成電路B109發送用於對響應通道數寄存器B 寫入2的串行請求包(步驟1703 )。
集成電路B109發送對該串行請求包的串行響應包，在發送剛結 束後停止響應通道中的2個的驅動，變為高阻抗。在集成電路A101內 部，CPUA102在該串行響應包的接收結束之後，在響應通道數寄存器A 設定2 (步驟1704)。
在步驟1504結束的時刻，請求通道數和響應通道數分別是2。在 請求通道和響應通道都不包含的2條信號線利用上拉電阻203的作用， 開始向HIGH電平轉變。
接著，集成電^各A101對集成電路B109發送用於對請求通道數寄 存器B寫入4的串行請求包(步驟1705 )。集成電路B109發送對該串 行請求包的串行響應包。在集成電路AIOI內部，CPUA102在該串行響 應包的接收結束後，在請求通道數寄存器A設定4 (步驟1706)。須指 出的是，該串行響應包由2個響應通道傳送。
集成電路AIOI在步驟1506接收到串行響應包之後，開始在步驟 1504中集成電路B109停止驅動的2條信號線的驅動(步驟1707)。
在步驟1507結束的時刻，請求通道數是4，響應通道數是2。據 此，與初始設定序列剛結束相比，能高速處理寫訪問。
最後，集成電路AIOI對中斷發送有效寄存器B寫入"1",對集 成電路B109允許向集成電路A101的中斷包的發送(步驟1708 )。
在通道數變更序列中，通道數減少處理(步驟1703、步驟1704) 比通道增加處理(步驟1705、步驟1706)先執行是為了避免串行接口 的信號衝突。
基於同樣的理由，例如請求通道數和響應通道數從上述步驟1707 結束的時刻的狀態(請求通道數4、響應通道數2)回到初始設定結束 時刻的狀態(請求通道數2、響應通道數4)時，先減少響應通道數， 然後增加請求通道數。
以下，參照附圖，說明請求通道數和響應通道數從上述步驟1707 結束的時刻的狀態回到初始設定結束時刻的狀態時的處理。
圖18是表示通道數變更序列的流程的流程圖。CPUA102在通道 數變更之前，在完全接收對發行完畢的並行請求包的並行響應包之前，
停止新的並行請求包的發送，CPUA102的可同時並行處理的請求數量 變為0 (步驟1801 )。
接著，集成電路A101對中斷發送有效寄存器寫入"0",停止從 集成電路B109向集成電路AIOI的中斷包的傳送(步驟1802)。
接著，集成電路AIOI對集成電路B109發送用於對請求通道數寄 存器B寫入2的串行請求包(步驟1803 )。集成電路B109發送對該串 行請求包的串行響應包。集成電^各A101在該串行響應包的接收結束之 後，停止請求通道中的2個的驅動，變為高阻抗。
在集成電路AIOI內部，CPUA102在該串行響應包的接收結束之 後，在請求通道數寄存器A設定2 (步驟1804)。
在步驟1604結束時刻，請求通道數和響應通道數分別是2。在請 求通道和響應通道都不包含的2條信號線利用上拉電阻203的作用，開 始向HIGH電平轉變。
接著，集成電路A101對集成電路B109發送用於對響應通道數寄 存器B寫入4的串行請求包(步驟1805 )。集成電路B109發送對該串 行請求包的串行響應包。在集成電路AIOI內部，CPUA102在該串行響 應包的接收結束後，在請求通道數寄存器A設定4 (步驟1806)。須指 出的是，該串行響應包由2個響應通道傳送。
集成電路B109在發送上述串行響應包之後，開始在步驟1604中 集成電路AIOI停止驅動的2條信號線的驅動(步驟1807)。
在步驟1607結束的時刻，請求通道數是2，響應通道數是4。據 此，與初始設定序列結束之後同樣能高速處理讀訪問。
最後，集成電路AIOI對中斷發送有效寄存器B寫入"1",允許 從集成電路B109向集成電路A101發送中斷包(步驟1808)。
接著，說明集成電路A101內部的發起單元A105自動變更通道數 的處理而不基於CPUA102的控制。
在此，簡單說明希望自動的通道數控制的理由。近年來，多個處 理(任務)以分時並行處理的多任務處理在集成電路搭載機器中廣泛進 行。在多任務處理中，難以通過執行任務的處理器，切換通道數。這是
因為不能保障對某任務適合的通道數對其他任務也適合。此外，在軟體 開發時沒有能把握最適合的請求通道數和響應通道數的保障。這是因為 集成電路的開發時期和軟體的開發時期並不一定一致，軟體在很多的時 候是以多個集成電路為對象進行開發的。因此，在多任務的系統中，為 了以適當的通道數處理串行接口上的訪問而不基於任務來進行，中繼串 行接口上的全部訪問的電路監視請求通道和響應通道的使用狀況，按照
該使用狀況，動態地變更通道數。以下，說明基於發起單元A105的自 動通道H變更處理。
在自動通道數變更處理中，發起單元A105的包係數部A1104將 每單位時間的構成串行請求包的位數的量和構成串4亍響應包的位數的 量進行計數。包係數部A1104將構成串行請求包的位數除以串行響應包 的位數，根據由除法取得的值，按照圖19所示的圖表，設定請求通道 數和響應通道數。
如果按照圖19所示的圖表進行控制，就能減小串行請求包的傳 送所需的時間與串4亍響應包的時間的和。
此時，增加請求通道數，減小響應通道數時，執行圖17記載的 步驟1701 - 1708，先減少響應通道數後，增加請求通道數。同樣，增加 響應通道數，減少請求通道數時，4丸行圖18記載的步驟1801 ~ 1808， 先減少響應通道數後，增加請求通道數。但無論哪個情形，發起單元 A105都執行CPUA102執行的處理。
此外，代替圖19的圖表，根據構成串行請求包的位數的量和構 成串行響應包的位數的量也能設置通道數。例如，構成串行請求包的位 數的量低於預定的閾值時，不變更響應通道數，減少請求通道數，能削 減耗電。
最後，參照附圖，說明為了使串行接口的信息隱秘更嚴重，變更 密鑰時的步驟。
圖20是表示密鑰變更序列的處理流程的流程圖。CPUA102在密 鑰變更之前，在完全接收對發行完畢的並行請求包的並行響應包之前， 停止新的並行請求包的發送，CPUA102的可同時並行處理的請求數量
變為0 (步驟2001 )。
接著，集成電路A101對加密功能有效寄存器B寫入"0"，停止 集成電路B109的串行請求包解碼功能和串行響應包加密功能。
在集成電路A101內部，CPUA102對加密功能有效寄存器A寫入 "0",停止集成電路AIOI的串行請求包加密功能和串行響應包解碼功 能(步驟2002 )。
接著，集成電路AIOI對集成電路B109發送用於在加密密鑰寄存 器B和解碼密鑰寄存器B寫入新的值的串行請求包。在集成電路A101 內部，CPUA102在加密密鑰寄存器A設定與對上述解碼密鑰寄存器B 寫入的值相同的值，在解碼密鑰寄存器A設定與對上述加密密鑰寄存器 B寫入的值相同的值(步驟2003)。集成電路B109發送對該串行請求包 的串行響應包(步驟2004)。
接著，集成電路AIOI對加密功能有效寄存器B寫入'T，，將集 成電路B109的串行請求包解碼功能和串行響應包加密功能有效化。在 集成電路A101的內部，CPUA102對加密密鑰寄存器A寫入"1"，將 集成電路A101的串行請求包加密功能和串行響應包解碼功能有效化 (步驟2005 )。
通過執行以上的序列，不停止集成電路A101和集成電路B109 的處理，就能變更密鑰。須指出的是，在執行這一系列的處理時，也能 進行中斷包的傳送。
根據以上說明的第 一 實施方式，能實現本發明的以下特徵。 第一，能以少的信號線數、低成本構建串行接口。 第二，通過加密，能防止從外部取得串行接口上的傳送信息。 第三，能停止不需要的電力和時鐘供給，所以能抑制耗電。此外， 不是通過消耗電力一側的集成電路，而是通過該集成電路之外的集成電 路，兩個集成電路如同作為一個集成電路來實現該耗電的抑制。
第四，能實現信號線允許範圍內的傳送性能。不存在基於軟體的 處理，就能執行傳送性能改善。
第五，用在讀和寫訪問中使用的串行接口傳送中斷信息，能廢止 中斷專用的接口，能削減集成電路的成本。此外，不受加密功能的停止 和起動、密鑰的變更影響，總能執行該中斷信息的傳送。
第六，能在讀和寫中個別指定可同時並行處理的請求數量，所以 能將目標單元中搭載的緩衝器量變為最小限度，能降低集成電路的晶體 管集成成本。
第二實施方式 下面，參照附圖來說明本發明的第二實施方式。
圖21表示本發明的一個例子的集成電路A和集成電路B。通過 眾所周知的形成CMOS (互補型MOS電晶體)或雙極型電晶體等的半 導體集成電路技術，在單晶矽那樣的半導體襯底上形成同圖所示的集成 電^各A2101和集成電^各B2111。在本實施方式中，i兌明本發明的集成電 ^各A2101和集成電路B2111雙方都作為發起單元訪問時的兩個集成電 路之間的讀訪問、寫訪問和中斷通知。
信號線組AB2121是從集成電^各A2101向集成電路B2111傳送信 息的信號線組，信號線組BA2122是/人集成電^各B2111向集成電^各 A2101傳送信息的信號線組。信號線組AB2121和信號線組BA2122分 別與第一實施方式的信號線組AB107以及信號線組BA108相同。
首先，說明集成電路A2101中包含的模塊。集成電路A2101具有 CPUA2102、存儲器A2103、 INTCA2104、 IPA2105、控制器A2106、路 由器A2107等各模塊構成。此外，在集成電路A2101上連接有號線組 AB2121和信號線組BA2122。
CPUA2102是通過路由器A2107訪問存儲器A2103，執行該存儲 器中保持的程序，進行集成電路A2101和集成電路B2111的控制的處 理器。集成電路A2101內的訪問與第一實施方式的集成電路A101內的 訪問同樣由分割協議進行。
存儲器A2103是從路由器A2107接收請求包，按照該請求包的內 容，執行讀或寫訪問，將響應包發送給路由器A2107的存儲裝置。
INTCA2104是從控制器A2106和IPA2105取得中斷信息，將該 中斷信息中繼給CPUA2102的中斷控制器。
IPA2105是通過路由器A2107訪問存儲器A2103,執行預定的處 理，將由該處理取得的結果寫入存儲器A2103,將該處理的結束作為中 斷信號通知控制器A2106或INTCA2104的IP。
控制器A2106是進行路由器A2107及INTCA2104、和集成電路 B2111之間的信息中繼的中繼電路，具有發起單元和目標單元的功能。 控制器A2106進行以下的處理。控制器A2106從路由器A2107接收並 行請求包，將該並行請求包變換為串行請求包，將該串行請求包通過信 號線組AB2121發送給集成電路B2111 。控制器A2106從路由器A2107 接收並行響應包，將該並行響應包變換為串行響應包，將該串行響應包 通過信號線組AB2121發送給集成電路B2111 。控制器A2106通過信號 線組BA2122從集成電路B2111接收串行請求包，將該串行請求包變換 為並行請求包，將該並行請求包發送給路由器A2107。控制器A2106 通過信號線組BA2122從集成電路B2111接收串行響應包，將該串行響 應包變換為並行響應包，發送給路由器A2117。控制器A2106從IPA2105 取得中斷信息，將該中斷信息通過信號線組BA2122發送給集成電路 B2111 。控制器A2106通過信號線組BA2122接收來自集成電路B2111 的中斷包，從該中斷包生成中斷信息，將該中斷信息提供給INTCA2104。
路由器A2107是中繼CPUA2102、存儲器A2103、 INTCA2104、 IPA2105、控制器A2106收發的並行請求包和並行響應包的中繼電路。
接著，說明集成電路B2111中包含的模塊。集成電路B2111具有 CPUB2112、存儲器B2113、 INTCB2114、 IPB2115、設備B2116、路由 器B2117、電力控制部B2118、時鐘控制部B2119而構成。此外，在集 成電路B2111上連接有上述接號線組AB2121和上述信號線組BA2122。 集成電路B2111內的訪問與集成電路A2101內的訪問同樣，由分割協 議進行。
CPUB2112是通過^各由器B2117訪問存4諸器B2113，寺丸行該存卞者 器中保持的程序，進行集成電路A2101和集成電路B2111的控制的處理器。
存儲器B2113是從路由器B2117接收請求包，按照該請求包的內容，執行讀或寫訪問，將響應包發送給路由器B2117的存儲裝置。
中斷信息中繼給CPUB2102的中斷控制器。
IPB2115是通過路由器B2117訪問存4諸器B2113,執行預定的處 理，將由該處理取得的結果寫入存儲器B2113,進而將該處理的結束作 為中斷信號通知設備B2116或INTCB2114的IP。
設備B2116是進行路由器B2117、INTCB2114、電力控制部B2118 以及時鐘控制部B2119和集成電路B2101之間的信息的中繼的中繼電 路，具有發起單元和目標單元的功能。設備B2116進行如下處理。設備 B2116從路由器B2117接收並行請求包，將該並行請求包變換為串行請 求包，將該串行請求包通過信號線組BA2122發送給集成電路A2101 。 設備B2116從路由器B2117接收並行響應包，將該並行響應包變換為 串行響應包，將該串行響應包通過信號線組BA2122發送給集成電路 A2101。設備B2116通過信號線組AB2121從集成電路A2101接收串行 請求包，將該串行請求包變換為並行請求包，將該並行請求包發送給路 由器B2117。設備B2116通過信號線組AB2121 乂人集成電^各A2101 4妄收 串行響應包，將該串行響應包變換為並行響應包，發送給路由器B2117。 設備B2116從IPB2115取得中斷信息，將該中斷信息通過信號線組 AB2121發送給集成電路A2101。設備B2116通過信號線組AB2121從 集成電路A2101接收中斷包，根據該中斷包，生成中斷信號，將該中斷 信號提供給INTCB2114。設備B2116通過信號線組AB2121從集成電路 A 2101接收串行請求包，根據該串行請求包的內容，對電力控制部B 2118 以及時鐘控制部B2119供給控制信號。
路由器B2117是中繼CPUB2112、存儲器B2113、 INTCB2114、 IPB2115、設備B2116收發的並行請求包和並行響應包的中繼電路。
電力控制部B2118是根據從設備B2116供給的電力供給信號來供 給或切斷對IPB2115的電力的電力控制電路。
時鐘控制部B2119是根據從設備B2116供給的時鐘供給信號來供 給或切斷對IPB2115的時鐘的時鐘控制電路。
接著，說明集成電路A2101和集成電路B2111之間的傳送處理。 以下，在本實施方式中，將由集成電路A2101和集成電路B2111之間 的信號線組AB2121和信號線組BA2122構成的接口稱作串4亍接口。經 由該串行接口的訪問由在第 一 實施方式中說明的分割協議進行。本實施 方式的串行接口上傳送的請求包和響應包是在第 一實施方式中說明過 的串行包。但是，在本實施方式中，集成電路A2101和集成電路B2111 既作為發起單元，也作為目標單元工作。
接著，參照附圖，說明集成電路A2101中包含的控制器A2106。
圖22是表示控制器A2106的結構的框圖。控制器A2106具有請 求發送控制部A2201、響應4妄收控制部A2202、中斷4妄收控制部A2203、 加密發送部A2204、響應接收控制部A2205、請求接收控制部A2206、 中斷接收控制部A2207、包計數部A2208、 if碼接收部A2209、寄存器 A2210、三態緩沖器A2211、上拉電阻2212而構成。
請求發送控制部A2201是從控制器A2106接收並行請求包，在該 並行請求包的地址表示寄存器A2210時，對寄存器A2210發送該並行 請求包，在該並行請求包的地址不表示寄存器A2210時，將該並行請求 包發送給加密發送部A2204的中繼電^各。
響應接收控制部A2202是從控制器A2106接收並行響應包，並將 該並4亍響應包發送給加密發送部A2204的中繼電^各。
中斷接收控制部A2203是從IPA2105取得中斷發送請求，根據該 中斷發送請求，生成中斷包，將該中斷包發送給加密發送部A2204的中 繼電^各。
加密發送部A2204是從請求發送控制部A2201接收並行請求包， 將該並行請求包變換為串行請求包並進行加密，通過信號線組AB2121 發送給集成電路B2111的中繼電路。此外，加密發送部A2204是從響 應接收控制部A2202、中斷接收控制部A2203接收並行響應包，將該並 行響應包變換為串行響應包並進行加密，通過信號線組AB2121發送給 集成電路B2111的中繼電路。進而，加密發送部A2204還是從中斷接 收控制部A2203接收中斷包，將該中斷包通過信號線組AB2121發送給
集成電^各B2111的中繼電^各。
加密發送部A2204按照上述中繼執行時，進行以下的處理。加密 發送部A2204在從包計數部A2208供給的請求包發送允許信號是取消 聲明狀態時，不進行向集成電路B2U1的串行請求包的發送。加密發送 部A2204每當向集成電路B2111的串行請求包的發送完畢時，將串行 請求包的發送完畢的意思和發送的串行請求包的rw欄位的值通知包計 數部A2208。加密發送部A2204參照後面描述的下通道數寄存器A，使 用由該寄存器的值指定的數量的信號線組AB2121中包含的信息信號線 組發送串行包。加密發送部A2204分別參照後面描述的加密功能有效寄 存器A的值和加密密鑰寄存器A的值，在該加密功能有效寄存器A的 值是表示加密功能有效的值時，使用由該加密密鑰寄存器A指定的密 鑰，進行串行請求包和串行響應包的加密。
響應接收控制部A2205是從i,碼接收部A2208 4妄收並行響應包， 將該並行響應包發送給路由器A2107的中繼電路。
請求接收控制部A2206是從解碼接收部A2208接收並行請求包， 將該並行請求包對路由器A2107發送的中繼電路。
中斷接收控制部A2207是從解碼接收部A2208接收中斷包，分析 該中斷包的內容，根據分析結果，生成對INTCA2104的中斷信號的中 斷信息中繼電路。
解碼接收部A2208是通過信號線組BA2122從集成電路B2111接 收串行包，對響應接收控制部A2205、請求接收控制部A2206、中斷接 收控制部A2207、寄存器A2210發送的中繼電路。解碼接收部A2208 在中繼串行包時， 一併進^f亍以下的處理。
i,碼接收部A2208分析從集成電路B2111接收的串行包的內容， 判斷該串行包是串行請求包，還是串行響應包，還是中繼包。解碼接收 部A2209在從集成電路B2111接收的串行包是串行響應包時，將該串 行響應包解碼，生成並行響應包，將該並行響應包發送給響應接收控制 部A2205。解碼接收部A2209在從集成電路B2111接收的串行包是串 行請求包時，將該串行請求包解碼，生成並行請求包。分析該並行請求
包的內容，判斷該並行請求包是包含對寄存器A2210的訪問請求的並行 請求包，還是包含對存儲器A2102或IPA2105的訪問請求的並行請求 包。i奪碼接收部A2209如果該並行請求包是包含對寄存器A2210的訪 問請求的並行請求包，就將該並行請求包發送給寄存器A2210,如果該 並行請求包是包含對對存^f諸器A2102或IPA2105的訪問請求的並行請 求包，就將該並行請求包發送給請求接收控制部A2206。 i奪碼接收部 A2209在從集成電路B109收到的包是中斷包時，將該中斷包發送給中 斷接收控制部A2207。
包計數部A2208是具有可同時並行處理的請求數量計數器A、可 同時並行處理的讀請求數量計數器A、可同時並行處理的寫請求數量計 數器A,參照該計數器的值，生成向加密發送部A2204的串行請求包發 送允許信號的控制電路。
可同時並行處理的請求數量計數器A每當從加密發送部A2204 通知串行請求包的發送完畢時，就將計數值增加l,每當從解碼接收部 A2209通知串行響應包的接收完畢時，就將計數值減少1。但是，可同 時並行處理的請求數量計數器A在串行請求包的發送和串行響應包的 接收同時結束時不使計數值變化。另外，可同時並行處理的請求數量計 數器A在集成電^各A2101的初始化時為0。
可同時並行處理的讀請求數量計數器A每當從加密發送部A2204 通知rw欄位為"1"的串行請求包的發送完畢時，就將計數值增加l， 每當從解碼接收部A2209通知與上述串行請求包對應的串行響應包的 接收完畢時，就使計數值減少l。但是，可同時並行處理的讀請求數量 計數器A在rw欄位為"1"的串行請求包的發送和與該串行請求包對應 的串行響應包的接收同時進行時不使計數值變化。此外，可同時並行處 理的讀請求數量計數器A在集成電路A2101的初始化時為0。
可同時並行處理的寫請求數量計數器A每當從加密發送部A2204 通知rw欄位為"0"的串行請求包的發送完畢時，就將計數值增加l, 每當從解碼接收部A2209通知與上述串行請求包對應的串行響應包的 接收完畢時，就使計數值減少l。但是，可同時並行處理的寫請求數量
計數器A在rw欄位為"0"的串行請求包的發送和與該串行請求包對應 的串行響應包的接收同時進行時不使計數值變化。此外，可同時並行處 理的寫請求數量計數器A在集成電路A2101的初始化時變為0。
包計數部A2208參照後面描述的最大可同時並^f亍處理的"i青求悽史 量寄存器A的值、後面描述的最大可同時並行處理的讀請求數量寄存器 A的值、後面描述的最大可同時並行處理的寫請求數量寄存器A的值。 包計數部A2208在該最大可同時並行處理的請求數量寄存器A的值比 上述可同時並行處理的請求數量計數器A的值更大，並且該最大可同時 並行處理的讀請求數量寄存器A的值比上述可同時並行處理的讀請求 數量計數器A的值更大，並且該最大可同時並行處理的寫請求數量寄存 器A的值比上述可同時並行處理的寫請求數量計數器A的值更大時， 將對於加密發送部A2204的串行請求包發送允許信號保持聲明狀態。
接著，參照附圖，說明寄存器A2210中包含的寄存器組。圖23 是表示寄存器A2210中包含的寄存器組的圖。
寄存器A2210具有最大目標單元可同時並行處理的請求數量寄 存器A、最大目標單元可同時並行處理的讀請求數量寄存器A、最大目 標單元可同時並行處理的寫請求數量寄存器A、最大發起單元可同時並 行處理的請求數量寄存器A、最大發起單元可同時並行處理的讀請求數 量寄存器A、最大發起單元可同時並行處理的寫請求數量寄存器A、加 密功能有效寄存器A、解碼密鑰寄存器A、加密密鑰寄存器A、下通道 數寄存器A、上通道數寄存器A而構成。
最大目標單元可同時並行處理的請求數量寄存器A是保持控制 器A2106作為目標單元支持的最大可同時並行處理的請求數量的寄存 器。最大目標單元可同時並行處理的請求數量寄存器A的值在集成電路 A2101的初始化時變為1，通過寫訪問，值^皮更新。最大目標單元可同 時並行處理的讀請求數量寄存器A是保持控制器A2106作為目標單元 支持的讀訪問的最大可同時並行處理的請求數量的寄存器。最大目標單 元可同時並行處理的讀請求數量寄存器A的值在集成電路A2101的初 始化時變為1,通過基於CPUA2102的寫訪問，值被更新。最大目標單
元可同時並行處理的寫請求數量寄存器A是保持控制器A2106作為目 標單元支持的寫訪問的最大可同時並行處理的請求數量的寄存器。最大 目標單元可同時並行處理的寫請求數量寄存器A的值在集成電路 A2101的初始化時變為1,通過基於CPUA2102的寫訪問，值被更新。 最大發起單元可同時並行處理的請求數量寄存器A是保持控制器 A2106作為發起單元支持的最大可同時並行處理的請求數量的寄存器。 最大發起單元可同時並行處理的請求數量寄存器A的值在集成電路 A2101的初始化時變為1,通過基於CPUA2102的寫訪問，值糹皮更新。 最大發起單元可同時並行處理的讀請求數量寄存器A是保持控制器 A2106作為發起單元支持的讀訪問的最大可同時並行處理的請求數量 的寄存器。最大發起單元可同時並行處理的讀請求數量寄存器A的值在 集成電路A2101的初始化時變為1，通過基於CPUA2102的寫訪問，值 被更新。最大發起單元可同時並行處理的寫請求數量寄存器A是保持控 制器A2106作為發起單元支持的寫訪問的最大可同時並行處理的請求 數量的寄存器。最大發起單元可同時並行處理的寫請求數量寄存器A的 值在集成電路A2101的初始化時變為1,通過基於CPUA2102的寫訪問， 寸直一皮更新。
加密功能有效寄存器A是設定控制器A2105收發的串行請求包、 串行響應包是否加密的寄存器。加密功能有效寄存器A的值為"1"時， 串行請求包、串行響應包分別在加密的狀態下在信號線組AB2121和信 號線組BA2122上^皮發送。
密鑰的寄存器。加密密鑰寄存器A是保持加密發送部A2204將包加密 時使用的密鑰的寄存器。
下通道數寄存器A是表示信號線組AB2121中包含的信息信號線 組的個數的寄存器。下通道數寄存器A的值在集成電路A2101的初始 化時變為l，通過基於CPUA2102的寫訪問，進行更新。
上通道數寄存器A是表示信號線組BA2122中包含的信息信號線 組的個數的寄存器。上通道數寄存器的值在集成電路A2101的初始化時 變為1,通過基於CPUA2102的寫訪問，進4亍更新。
發起單元停止寄存器A是用於發送使控制器A停止集成電路 B2111的發起單元功能、將集成電路B2111的發起單元的可同時並行處 理的請求數量變為0的作為串行控制包的發起單元停止包和、用於使集 成電路B2111的發起單元的工作重新開始的發起單元停止解除包的寄 存器。如果在發起單元停止寄存器A寫入"1",寄存器A2210就對加 密發送部2204發送發起單元停止包，如果對發起單元停止寄存器A寫 入"0"，寄存器A2210就對加密發送部2204發送發起單元停止解除包。
三態緩沖器A2111是具有與第一實施方式的三態緩衝器201相同 功能的三態緩衝器，切換信號線組AB2121或信號線組BA2122中包含 的信息信號線組的方向。
上拉電阻2112是信號線組AB2121或信號線組BA2122中包含的 信息信號線組既不由集成電^各A2101,也不由集成電^各B2111驅動時， 用於將該信息信號線組的電位固定在高電平的上拉電阻。
接著，參照附圖，說明設備B2116。
圖24是表示設備B2116的結構的框圖。設備B2116具有解碼接 收部B2401、加密發送部B2402、中斷接收控制部B2403、響應接收控 制部B2404、請求接收控制部B2405、寄存器B2406、響應發送控制部 B2407、請求發送控制部B2408、中斷發送控制部B2409、包計數部 B2410、三態緩衝器B2411而構成。
解碼接收部B2401是通過信號線組BA2122從集成電路A2101接 收串行包，將該串行包發送給中斷接收控制部B2403、響應4妄收控制部 B2404、請求接收控制部B2405、寄存器B2406的中繼電路。i奪碼接收 部B2401在上述中繼處理執行時， 一併進行以下的處理。
解碼接收部B2401參照後面描述的請求通道數寄存器B的值，通 過由該寄存器指定的數量的信號線組AB2121中包含的信息信號線組接 收串行包。解碼接收部B2401分析收到的串行包，判斷該串行包是串行 請求包，還是串行響應包，還是串行控制包。"^碼接收部B2401分別參 照後面描述的加密功能有效寄存器B和後面描述的解碼密鑰寄存器B
的值，在該加密功能有效寄存器B是指是表示加密功能有效的值時，使 用由上述寄存器B指定的密鑰，進行串行請求包和串行響應包的i奪碼。 i奪碼接收部B2401在收到的串行包是串行響應包時，變換為並行響應 包，將該並行響應包發送給響應接收控制部B2404。解碼接收部B2401 在從集成電路A2101收到的包是串行請求包時，將該響應包解碼，生成 並行請求包。解碼接收部B2401分析該並行請求包的地址，如果該並行 請求包是包含對寄存器B2406的訪問請求的並行請求包，就將該並行請 求包發送給寄存器B2406。解碼接收部B2401分析該並行請求包的地址， 如果該並行請求包是包含對存儲器B2113或IPB2115的訪問請求的並行 請求包，就將該並行請求包發送給請求接收控制部B2405。解碼接收部 B2401在接收到的串行包是中斷包時，將該串行控制包發送給中斷接收 控制部B2403。解碼接收部B2401在收到的串行包是發起單元停止包或 發起單元停止解除包時，將該發起單元停止包或發起單元停止解除包發 送給寄存器B2406。
加密發送部B2402是/人請求發送控制部B2408接收並行請求包， 從響應發送控制部B2407和寄存器B2406接收並行響應包，從中斷發 送控制部B2409接收中斷包，將這些收到的包通過信號線組BA2122發 送給集成電路A2101的中繼電路。加密發送部B2402按照上述中繼處 理進行時，進行以下的處理。加密發送部B2402將收到的並行請求包變 換為串行請求包，將並行響應包變換為串行響應包。加密發送部B2402 在從包計數部B2410供給的串行請求包發送允許信號是取消聲明狀態 時，不向集成電路A2101發送串行請求包。加密發送部B2402每當向 集成電路A2101的串行請求包的發送完畢時，就將串行請求包的發送完 畢的意思、發送的串行請求包的rw欄位的值通知包計數部B2410。加 密發送部B2402參照後面描述的上通道數寄存器B，使用由該寄存器的 值指定的數量的信號線組AB2121中包含對信息信號線組，發送串行包。 加密發送部B2402分別參照後面描述的加密功能有效寄存器B的值和 加密密鑰寄存器B的值，在該加密功能有效寄存器B的值是表示加密 功能有效的值時，使用由該加密密鑰寄存器A指定的密鑰，進行串行和
串行響應包的加密。
中斷接收控制部B2403是從解碼接收部B2401接收中斷包，分析 該中斷包的內容，根據分析結果，生成對INTCB2114的中斷信號的中 斷信息中繼電路。
響應接收控制部B2404從解碼接收部B2401接收並行響應包，將 該並行響應包發送給路由器B2117的中繼電路。
請求接收控制部B2405是從解碼接收部B2401接收並行請求包， 將該並行請求包發送給路由器B2117的中繼電^各。
寄存器B2406是用於保持集成電路B2111通過串行接口與集成電 路A2101之間進行通信所必要的控制信息的存儲裝置。寄存器B2406 分析從請求接收控制部B2405接收的並行請求包和串行控制包，根據分 析結果，進行後面描述的對各寄存器的處理，根據處理結果，生成並行 響應包，將該並行響應包發送給加密發送部B2402。寄存器B2406收到 發起單元停止請求時，聲明對加密發送部B2402的發起單元停止信號， 收到發起單元停止解除請求時，取消聲明該發起單元停止信號。此外， 寄存器B2406收到發起單元停止請求時，參照後面描述的可同時並行處 理的請求數量計數器B的計數值，延遲對發起單元停止請求的並行響應 包的發送，直到該計數值變為0。
下面，使用圖25說明寄存器B2406中包含的寄存器組。
圖25是表示寄存器B2406中包含的寄存器組的圖。寄存器B2406 具有最大目標單元可同時並行處理的請求數量寄存器B、最大目標單元 可同時並行處理的讀請求數量寄存器B、最大目標單元可同時並行處理 的寫請求數量寄存器B、最大發起單元可同時並行處理的請求數量寄存 器B、最大發起單元可同時並行處理的讀請求數量寄存器B、最大發起 單元可同時並行處理的寫請求數量寄存器B、加密功能有效寄存器B、 解碼密鑰寄存器B、加密密鑰寄存器B、下通道數寄存器B、上通道數 寄存器B、模塊電力控制寄存器B、模塊時鐘控制寄存器B、中斷發送 有效寄存器B、發起單元有效寄存器B而構成。
最大目標單元可同時並行處理的請求數量寄存器B是保持設備B2116作為目標單元能處理的最大可同時並行處理的請求數量的寄存 器。最大目標單元可同時並行處理的請求數量寄存器B的值在集成電路 B2111的初始化時變為1，通過基於集成電路A2101的寫訪問，進行更 新。但是，該寫訪問的寫數據的值為5以上時，不更新最大可同時並行 處理的請求數量寄存器B的值，對加密發送部B2402通知訪問失敗。
最大目標單元可同時並行處理的讀請求數量寄存器B是保持設備 B2116作為目標單元能處理的讀訪問的最大可同時並行處理的請求數 量的寄存器。最大目標單元可同時並行處理的讀請求數量寄存器B的值 在集成電^各B2111的初始化時變為1,通過基於集成電路A2101的寫訪 問，進行更新。但是，該寫訪問的寫數據的值為5以上時，不更新最大 目標單元可同時並行處理的讀請求數量寄存器B的值，對加密發送部 B2402通知訪問失敗。
最大目標單元可同時並行處理的寫請求數量寄存器B是保持設備 B2116作為目標單元能處理的寫訪問的最大可同時並行處理的請求數 量的寄存器。最大目標單元可同時並行處理的寫請求數量寄存器B的值 在集成電路B2111的初始化時變為1,通過基於集成電^各A2101的寫訪 問，進行更新。但是，該寫訪問的寫數據的值為5以上時，不更新最大 目標單元可同時並行處理的寫請求數量寄存器B的值，對加密發送部 B2402通知訪問失敗。
最大發起單元可同時並行處理的請求數量寄存器B是保持設備 B2116作為發起單元執行的最大可同時並行處理的請求數量的寄存器。 最大發起單元可同時並行處理的請求數量寄存器B的值在集成電路 B2111的初始化時變為1，通過基於集成電路A2101的寫訪問，值被更 新。
最大發起單元可同時並行處理的讀請求數量寄存器B是保持設備 B2116作為發起單元執行的讀訪問的最大可同時並行處理的請求數量 的寄存器。最大發起單元可同時並行處理的讀請求數量寄存器B的值在 集成電路B2111的初始化時變為1,通過基於集成電路A2101的寫訪問，
4直#皮更新。 最大發起單元可同時並行處理的寫請求數量寄存器B是保持設備
B2116作為發起單元執行的寫訪問的最大可同時並行處理的請求數量 的寄存器。最大發起單元可同時並行處理的寫請求數量寄存器B在集成 電路B2111的初始化時變為1,通過基於集成電路A2101的寫訪問，進
行更新。
加密功能有效寄存器B是設定設備B2116收發的串行請求包和串 行響應包是否加密的寄存器。加密功能有效寄存器B的值是"1"時， 串行請求包和串行響應包分別在加密的狀態下在串行接口上傳送。
密鑰的寄存器。
加密密鑰寄存器B是保持加密發送部B2402將串行請求包和串行 響應包加密時使用的密鑰的寄存器。
下通道數寄存器B是表示信號線組AB2121中包含的信息信號線 組的個數的寄存器。下通道數寄存器的值在集成電路B2111的初始化時 變為l,通過基於集成電路A2101的寫訪問，進行更新。
上通道數寄存器B是表示信號線組BA2122中包含的信息信號線 組的個數的寄存器。上通道數寄存器的值在集成電路B2111的初始化時 變為l，通過基於集成電路A2101的寫訪問，進行更新。
存器。模塊電力控制^存器B的值是、"r'時，對電力控制部B2118: 電力供給信號保持聲明狀態，在模塊電力控制寄存器B的值是"0"時， 對電力控制部B2118的電力供給信號保持取消聲明狀態。模塊電力控制 寄存器B的值在集成電路B2111的初始化時變為1，通過寫訪問，進行更新。
模塊時鐘控制寄存器B是表示對IPB2115是否進行時鐘供給的寄 存器。模塊時鐘控制寄存器B的值是"1"時，對時鐘控制部B2119的 時鐘供給信號保持聲明狀態，在模塊電力控制寄存器B的值是"0"時， 對時鐘控制部B2119的時鐘供給信號保持取消聲明狀態。模塊電力控制 寄存器B的值在集成電路B2111的初始化時變為1,通過寫訪問進行更
新。
中斷發送有效寄存器B是表示是否允許向集成電路A2101的中斷 包的發送的寄存器。中斷發送有效寄存器B的值是"0"時，禁止向集 成電路A2101發送中斷包，中斷發送有效寄存器B的值是"1"時，允 許向集成電路A2101發送中斷包。中斷發送有效寄存器B的值在集成 電路B109的初始化時變為0,通過寫訪問進行更新。
發起單元有效寄存器B是表示是否允許集成電路B2111作為串行 接口的發起單元工作的寄存器。發起單元有效寄存器B的值是"1"時， 允許集成電路B2111作為串行接口的發起單元工作，發起單元有效寄存 器B的值是"0"時，禁止集成電路B2111作為串行接口的發起單元工 作。發起單元有效寄存器B的值在集成電路B2111的初始化時變為0， 通過寫i方問進4亍更新。
響應發送控制部B2407是從路由器B2117接收並行響應包，將該 並行響應包發送給加密發送部B2402的中繼電路。
請求發送控制部B2408是從路由器B2117接收並行請求包，將該 並行請求包發送給加密發送部B2402的中繼電^各。
中斷發送控制部B2409是從IPB2115取得中斷發送請求，根據該 中斷發送請求生成中斷包，將該中斷包發送給加密發送部B2402的中斷 中繼電3各。
須指出的是，本實施方式的中斷包的格式與第一實施方式的中斷 包的才各式相同。
包計數部B2410是具有可同時並行處理的請求數量計數器B、可 同時並行處理的讀請求數量計數器B、可同時並行處理的寫請求數量計 數器B,參照該計數器的值，生成向加密發送部B2402的串行請求包發 送允許信號的控制電路。
可同時並行處理的請求數量計數器B每當從加密發送部B2402通 知串行請求包的發送完畢時，使計數值增加l,每當從解碼接收部B2401 通知串行響應包的接收完畢時，使計數值減少1。但是，可同時並行處 理的請求數量計數器B在串行請求包的發送和串行響應包的接收同時
結束時，不使計數值變化。此外，可同時並行處理的請求數量計數器B 在集成電路B2111的初始化時變為0。
可同時並行處理的讀請求數量計數器B每當從加密發送部B2402 通知rw欄位為"1"的串行請求包的發送完畢時，使計數值增加l,每 當從解碼接收部B2401通知與上述串行請求包對應的串行響應包的接 收完畢時，使計數值減少l。但是，可同時並行處理的讀請求數量計數 器B在rw欄位為"1"的串行請求包的發送和與該串行請求包對應的串 行響應包的接收同時進行時，不使計數值變化。此外，可同時並行處理 的讀請求數量計數器B在集成電路B2101的初始化時變為0。
可同時並行處理的寫請求數量計數器B每當從加密發送部B2402 通知rw欄位為"0"的串行請求包的發送完畢時，使計數值增加l,每 當從解碼接收部B2401通知與上述串行請求包對應的串行響應包的接 收完畢時，使計數值減少l。但是，可同時並行處理的寫請求數量計數 器B在rw欄位為"0"的串行請求包的發送和與該串行請求包對應的串 行響應包的接收同時進行時，不使計數值變化。此外，可同時並行處理 的寫請求數量計數器B在集成電路B2101的初始化時變為0。
包計數部B2410參照最大可同時並行處理的請求數量計數器B的 值、最大可同時並行處理的讀請求數量計數器B的值、最大可同時並行 處理的寫請求數量計數器B的值。包計數部B2410在該最大可同時並 行處理的請求數量計數器B的值比上述可同時並行處理的請求數量計 數器B的值更大，且該最大可同時並行處理的讀請求數量計數器B的 值比上述可同時並行處理的讀請求數量計數器B的值更大，並且該最大 可同時並行處理的寫請求數量計數器B的值比上述可同時並行處理的 寫請求數量計數器的值更大時，對加密發送部B2402的串行請求包發送 允許信號保持聲明狀態。但是，包計數部B2410在聲明發起單元停止信 號時，將串行請求包發送允許信號保持取消聲明狀態。
三態緩沖器B2411是具有與第 一 實施方式的三態緩衝器202相同 功能的三態緩沖器，切換信號線組AB2121或信號線組BA2122中包含 的信息信號線組的方向。
以下，說明使用本發明的串行接口在集成電路A2101和集成電路 B2111之間執行的訪問和中斷處理。
首先，參照
第二實施方式的串行接口的初始設定。 圖26是從集成電路A2101和集成電路B2111的4吏用開始到串行 接口的初始化完畢的 一 系列的初始設定處理的流程圖。在集成電路 A2101和集成電路B2111的使用開始時，對集成電路A2101和集成電 路B2111供給電力(步驟2601 ),接著使用復位信號等進行初始化(步 驟2602)。
值，圖28表示寄存器B2406中包含的各寄存器的值。
表示最大目標單元可同時並行處理的請求數量寄存器B、最大目 標單元可同時並行處理的讀請求數量寄存器B、最大目標單元可同時並 行處理的寫請求數量寄存器B的各值是1，集成電路B2111作為串行接 口的目標單元，最多l次受理讀訪問或寫訪問。即在該狀態下，如果集 成電^各B2111從集成電路A2101收到1位元組的串行請求包，在對該串 行請求包的串行響應包發送完畢之前，不保證正常處理集成電路A2101 發送的下一串行請求包。
加密功能有效寄存器B的值表示包不加密。下通道數寄存器B表 示下通道的通道數是1,上通道數寄存器B表示上通道的通道數是1。
發起單元有效寄存器B的值是"0",禁止集成電路B2111作為 串行接口的發起單元執行訪問。最大目標單元可同時並行處理的請求數 量寄存器A、最大目標單元可同時並行處理的讀請求數量寄存器A、最 大目標單元可同時並行處理的寫請求數量寄存器A的各值是4，集成電 路A2111作為串行接口的目標單元，最多受理4次讀訪問或寫訪問。即 在該狀態下，集成電路A2101如果從集成電路B2111收到4位元組串行 請求包，在對該串行請求包的串行響應包發送結束之前，不保證正常處 理下一集成電路B2111發送的串行請求包。
加密功能有效寄存器A的值表示包不加密。上通道數寄存器A表 示上通道的通道數是1,下通道數寄存器A表示下通道的通道數是1。
在該狀態下，集成電路A2101和集成電路B2111之間的傳送能力 低，通過加密，無法阻止來自外部的訪問信息的取得。此外，集成電路 B2111無法作為發起單元訪問集成電路A2101。因此，執行從步驟2603 到步驟2608所示的各處理，提高傳送能力，阻止來自外部的訪問信息 的取得，能^丸行/人集成電路B2111向集成電3各A2101的訪問。
首先，集成電^各A2101在集成電^各B2111和控制器A2105i殳定 上通道和下通道的個數，提高串行接口的包傳送能力。
在本實施方式中，信號線組AB2121和信號線組BA2122中包含 的信息信號線組的數量分別是2個和4個。因此，集成電路A2101分別 通過寫訪問，在寄存器B2406的下通道數寄存器寫入2，在上通道數寄 存器寫入4，對集成電路B2111通知信號線組AB2121的信息信號線組 的數量為2，信號線組BA2122的信息信號線組的數量為4。
此外，在集成電^各A2101內部，CPUA2102在寄存器A2210的下 通道數寄存器A寫入2，在上通道數寄存器A寫入4，對控制器A2116 通知信號線組AB2121的信息信號線組的數量為2,信號線組BA2122 的信息信號線組的數量為4的意思(步驟2603 )。
接著，使集成電路A2101和集成電路B2111上搭載的加密功能有 效化，阻止來自外部的訪問信息的渠道。
首先，集成電路A2101實施第三寫訪問，在寄存器B2406的解碼 密鑰寄存器B寫入32位的值，實施第四寫訪問，在加密密鑰寄存器B 寫入32位的值，對集成電路B2111供給密鑰。在本實施方式中，對譯 碼密鑰寄存器B和加密密鑰寄存器B分別寫入"01234567" (16進位) 和"89ABCDEF" ( 16進位)。此外，集成電路A2101在上述第三寫 訪問結束後對寄存器A2210的加密密鑰寄存器A寫入值"01234567"
(16進位)，在上述第四寫訪問結束後對寄存器A2210的解碼密鑰寄 存器A寫入"89ABCDEF， (16進位)(步驟2604 )。
接著，集成電^各A2101執行第五寫訪問，在寄存器B2410的加密 有效寄存器B寫入"1"。此外，CPUA2102在上述第五寫訪問結束後， 在寄存器A2210的加密有效寄存器A寫入"1"(步驟2605 )。
接著，增加可同時並行處理的請求數量上限值，提高集成電路
B2111的訪問受理能力和訪問執行能力，提高串行接口的傳送能力。
集成電路A2101通過第一、第二和第三讀訪問，依次讀出最大目 標單元可同時並行處理的請求數量寄存器B、最大目標單元可同時並行 處理的讀請求數量寄存器B、最大目標單元可同時並行處理的寫請求數 量寄存器B的值，從各寄存器分別取得值4、值2、值2,在寄存器A2210 的最大發起單元可同時並行處理的請求數量寄存器A、最大發起單元可 同時並行處理的讀請求數量寄存器A、最大發起單元可同時並行處理的 寫請求數量寄存器A分別設定這些數值，提高作為集成電路A2101的 發起單元的訪問執行能力。
此外，集成電路A2101對最大發起單元可同時並行處理的請求數 量寄存器B設定作為最大目標單元可同時並行處理的請求數量寄存器 A的值4，對最大發起單元可同時並行處理的讀請求數量寄存器B設定 作為最大目標單元可同時並行處理的讀請求數量寄存器A的值4,對最 大發起單元可同時並行處理的寫請求數量寄存器B設定作為寄存器 A2210的最大目標單元可同時並行處理的寫請求數量寄存器A的值4, 提高作為集成電路B2111的發起單元的訪問執行能力(步驟2606)。
作為初始設定序列的最後的處理，集成電路A2101對發起單元功 能有效寄存器B寫入'T，，集成電路B2111作為發起單元，能執行訪 問(步驟2607 )。
以上，第二實施方式的初始設定序列結束。通過初始設定序列的 執行，集成電路A2101和集成電路B2111之間的傳送能力提高，來自 外部的訪問信息的取得由加密阻止，集成電路B2111作為發起單元能訪 問集成電路A2101。
接著，說明通道數變更處理。本實施方式的通道數變更處理和第 一實施方式的通道數變更處理的主要不同是，是否停止集成電路B2111 的發起單元功能。在第一實施方式中，在集成電路B109不存在串行接 口的發起單元功能，所以集成電路AIOI的發起單元消除可同時並行處 理的請求數量，如果禁止中斷包的發送，就能開始通道數變k處理，但
是在本實施方式中，在集成電路B2111具有串行接口的發起單元功能， 所以在通道數變更處理開始之前必須停止該發起單元功能。
以下，參照
本實施方式的通道數變更處理。
圖29是表示通道數變更序列的處理流程的程序流程圖。在本實 施方式中，說明集成電路A2101將下通道數變更為4,上通道數變更為 2，改善來自集成電路A2101的寫訪問、來自集成電路B2111的讀訪問 的處理性能時的工作。
首先，CPUA2102停止集成電路B2111的發起單元功能，在通道 數變更序列的執行中，不發送基於集成電路B2111的發起單元的串行請 求包。因此，CPUA2102對寄存器A2210的發起單元停止寄存器A寫 入'T，，對集成電路B2111發送發起單元停止包。收到發起單元停止 控制包的集成電路B2111的設備B2116進行以下的工作。禁止基於設 備B2116的新的串行請求包的發送。對於已經發送完畢的串行請求包， 存在未接收的串行響應包時，待機直到收到該串行響應包。上述串行響 應包的接收如果結束，就發送對發起單元停止控制包的串行響應包。到 此為止是步驟2卯1的處理。
回到集成電路A2101 —側的處理的"i兌明。CPUA2102對寄存器 B2406的下通道數寄存器B執行寫訪問。在本實施方式中，使用串行接 口訪問集成電路B2111的模塊存在於CPUA2102以外。因此，即使 CPUA2102消除CPUA2102的可同時並行處理的請求數量，也沒有消除 控制器A2106的對集成電路B2111的可同時並行處理的請求數量。因 此，不是基於CPUA2102的控制，控制器A2106成為主體，執行通道 數變更處理。
控制器A2106 4全測該寫訪問，在完全接收對發行完畢的串行請求 包的串行響應包之前，停止新串行請求包的發送，將控制器A2106的對 集成電路B2111的可同時並行處理的請求數量變為0 (步驟2902)。
接著，在中斷發送有效寄存器B寫入"0",停止集成電路B2111 的中斷包的發送(步驟2903 )。控制器A2106對集成電路B2111發送 用於對集成電路B2111的上通道數寄存器寫入2的串行請求包(步驟
2904)。
集成電路B2111發送對該串行請求包的串行響應包，在發送完畢 之後，停止上通道中的2個的驅動。控制器A在接收該串行響應包後， 對上通道數寄存器A寫入2 (步驟2905 )。
接著，控制器A2106對集成電路B2111發送用於對下通道數寄存 器寫入值4的串行請求包(步驟2906)。集成電路B2111發送對該串 行請求包的串行響應包。控制器A2106在接收該串行響應包後，對下通 道數寄存器A寫入4 (步驟2907 )。
集成電路A2101對下通道數寄存器A寫入4後，開始在步驟2905 集成電路B2111停止驅動的2條信號線的驅動(步驟2908)。在步驟 2908結束的時刻，下通道數是4，上通道數是2。據此，與初始設定序 列結束之後相比，從集成電路A2101 —側能高速處理寫訪問，從集成電 ^各B2111 —側能高速處理讀訪問。
接著，控制器A2106對中斷發送有效寄存器B寫入值1，解除從 集成電路B2111向集成電路A2101的中斷包傳送停止(步驟2909)。
最後，控制器A2106在寄存器A2210的發起單元停止寄存器A 寫入"0",對集成電路B2111發送發起單元解除包(步驟2910)。
以上，第二實施方式的通道數變更處理結束。須指出的是，在變 更密鑰或可同時並行處理的請求數量時，在密鑰變更序列或可同時並行 處理的請求數量變更序列之前執行上述步驟2901,在密鑰變更序列或可 同時並行處理的請求數量變更序列之後執行上述步驟2910。據此，即使 在在串行接口存在多個發起單元的本實施方式的結構，也能變更密鑰或 可同時並行處理的請求數量。
最後，說明根據集成電路A2101中搭載的IPA2105生成的中斷請 求，集成電路B2111中搭載的CPUB2112執行中斷處理的過程。
首先，說明集成電路A2101的中斷處理。IPA2105內置工作設定 寄存器，如果對該工作設定寄存器，通過路由器A2107接受寫訪問，就 執行預先決定的處理，如果該處理結束，就聲明中斷信號，對控制器 A2106通知處理結束的意思，停止工作，直到工作設定寄存器再次接受
寫訪問。
如果IPA2105聲明中斷請求信號，控制器A2106的中斷發送控制 部A2203就生成中斷包，將該中斷包發送給加密發送部A2204。
加密發送部A2204將中斷包發送給集成電路B2111。此時，加密 發送部A2204與加密功能有效寄存器A的狀態無關而不加密發送中斷 包。此外，加密發送部A2204接收來自中斷發送控制部A2203的中斷 包、來自請求發送控制部A2201的並行請求包和來自響應發送控制部 A2202的並行響應包時，先接收中斷包。
加密發送部A2204不加密中斷包的理由是，在密鑰變更序列的實 施中發生來自IPA2105的中斷請求時，防止中斷包的傳送延遲。此外， 加密發送部A2204將中斷包比串行請求包或串行響應包先發送是因為 通過快速將中斷包發送給集成電路B2111，快速起動CPUB2112的中斷 處理。
接著，說明集成電路B2111的中斷處理。設備B2116的解碼接收 部B2401從集成電路A2101接收串行包，分析該串行包，確定該串行 包是中斷包，對中斷接收控制部B2403發送該中斷包。中斷接收控制部 B2403分析從i奪碼接收部B2401收到的中斷包，聲明中斷信號，對 INTCB2114通知中斷。此時，才艮據中斷包的reqcc欄位的位3到位0， 生成中斷等級信息，根據中斷包的intcode欄位，生成中斷代碼信息， 將該等級信息和代碼信息一起提供給INTCB2114。
INTCB2114聲明中斷信號，對CPUB2112通知中斷發生的意思。
CPUB2112受理中斷，中斷現在執行中的處理，執行中斷處理程 序，從存儲器A2103讀出IPA2105生成的數據，存儲到存儲器B2113， 對IPA2105工作設定寄存器，通過路由器B2U7、設備B2116、控制器 A2106、 ^各由器A2107進行寫訪問，再次工作。
通過重複以上的中斷處理，根據來自集成電路B2111的控制，能 使集成電^各A2101的IPA2115反覆工作。
根據以上說明的第二實施方式，在多個發起單元連接在串行接口 上的結構中，也同樣能實現第一實施方式中描述的效果。 '
以上，根據實施方式具體說明了由本發明人完成的發明，顯然， 本發明並不局限於此，而是在不脫離其主旨的範圍內能進行各種變更。
權利要求
1. 一種數據處理系統，包括:具有發起單元的第一半導體集成電路；具有目標單元的第二半導體集成電路；以及連接上述發起單元和上述目標單元的接口信號線，上述發起單元將請求包發送給上述目標單元，上述目標單元將響應包發送給上述發起單元，據此來進行包基的分割處理連接，其中:上述發起單元具有對已發送的請求包的數量和接收到的響應包的數量的差分值即可同時並行處理的請求數量進行計數的可同時並行處理的請求數量計數電路，並控制請求包發送數量，以使上述可同時並行處理的請求數量計數電路的計數值為目標單元能處理的可同時並行處理的請求數量以下。
2. 根據權利要求1所述的數據處理系統，其中上述目標單元具有保持能處理的可同時並行處理的請求數量的 可同時並行處理的請求數量寄存器，上述發起單元讀出上述可同時並行處理的請求數量寄存器的值， 並控制請求包發送數量，以使上述讀出的值為上述可同時並行處理 的請求數量計數電路的計數值以下。
3. 根據權利要求1所述的數據處理系統，其中上述目標單元具有保持能處理的可同時並行處理的請求數量的 可同時並行處理的請求數量寄存器，上述發起單元在上述可同時並行處理的請求數量寄存器中設定 可同時並行處理的請求數量，並控制請求包發送數量，以使上述設 定的值為上述可同時並行處理的請求數量計數電路的計數值以下。
4. 根據權利要求1所述的數據處理系統，其中上述發起單元使用與請求包相同的傳送路徑來向上述目標單元 發送中斷包，上述目標單元根據接收到的中斷包來生成中斷信號。
5. 根據權利要求1所述的數據處理系統，其中 上述目標單元使用與響應包相同的包傳送路徑來向上述發起單 元發送中斷包，上述發起單元根據接收到的中斷包來生成中斷信號。
6. 根據權利要求2或3所述的數據處理系統，其中上述目標單元具有能保持與上述可同時並行處理的請求數量寄 存器中保持的最大可同時並行處理的請求數量對應的數量的信息包 數據的多個緩衝器，切斷向沒有必要保持與上述可同時並行處理的 請求數量寄存器中保持的可同時並行處理的請求數量對應的數量的 信息包數據的緩沖器的電力供給。
7. 根據權利要求2或3所述的數據處理系統，其中上述目標單元具有能保持與上述可同時並行處理的請求數量寄 存器中保持的最大可同時並行處理的請求數量對應的數量的信息包 數據的多個緩衝器，切斷向沒有必要保持與上述可同時並行處理的 請求數量寄存器中保持的可同時並行處理的請求數量對應的數量的 信息包數據的緩沖器的時鐘信號供給。
8. 根據權利要求1所述的數據處理系統，其中上述發起單元向上述目標單元供給用於對請求包進行解碼的第 一密鑰和用於對響應包進行加密的第二密鑰；上述目標單元使用上述第 一密鑰對接收到的請求包進行解碼，並 使用上述第二密鑰對要發送的響應包進行加密。
9. 一種數據處理系統，包括具有發起單元的第一半導體集成 電路；具有目標單元的第二半導體集成電路；以及連接上述發起單 元和上述目標單元的接口信號線，上述發起單元將請求包發送給上 述目標單元，上述目標單元將響應包發送給上述發起單元，據此來 進行包基的分割處理連接，其中上述發起單元具有對已發送的讀訪問請求包的數量和接收到的 讀訪問響應包的數量的差分值即可同時並行處理的讀請求數量進行 計數的可同時並行處理的讀請求數量計數電路，並控制讀訪問請求 包的發送數量，以使上述可同時並行處理的讀請求數量計數電路的 計數值為目標單元能處理的可同時並行處理的讀請求數量以下。
10. —種數據處理系統，包括具有發起單元的第一半導體集成 電路；具有目標單元第二半導體集成電路；以及連接上述發起單元 和上述目標單元的接口信號線，上述發起單元將請求包發送給上述 目標單元，上述目標單元將響應包發送給上述發起單元，據此來進 行包基的分割處理連接，其中上述發起單元具有對已發送的寫訪問請求包的數量和接收到的 寫訪問響應包的數量的差分值即可同時並行處理的寫請求數量進行 計數的可同時並行處理的寫請求數量計數電路，並控制寫訪問請求 包的發送數量，以使上述可同時並行處理的寫請求數量計數電路的 計數值為目標單元能處理的可同時並行處理的寫請求數量以下。
11. 一種數據處理系統，包括具有發起單元的第一半導體集成 電路；具有目標單元第二半導體集成電路；以及連接上述發起單元 和上述目標單元的接口信號線，上述發起單元將請求包發送給上述 目標單元，上述目標單元將響應包發送給上述發起單元，據此來進 行包基的分割處理連接，其中上述發起單元將表示請求包的傳送定時的請求選通信號和請求 包發送給上述目標單元；上述目標單元將表示響應包的傳送定時的響應選通信號和響應 包發送給上述發起單元。
12. —種數據處理系統，包括具有發起單元的第一半導體集成 電路；具有目標單元第二半導體集成電路；以及連接上述發起單元 和上述目標單元的接口信號線，上述發起單元將請求包發送給上述 目標單元，上述目標單元將響應包發送給上述發起單元，據此來進 行包基的分割處理連接，其中上述目標單元具有保持請求包的接收中使用的信號線條數的請 求路線數寄存器和保持響應包的發送中使用的信號線條數的響應路線數寄存器；上述發起單元在上述請求路線數寄存器中設定表示請求包的發 送中使用的信號線條數的值，且在上述響應路線數寄存器中設定表 示響應包的接收中使用的信號線條數的值。
13. 根據權利要求12所述的數據處理系統，其中 上述發起單元具有對請求包的位數進行計數的請求計數電路和對響應包的位數進行計數的響應計數電路，根據上述請求計數電路 的計數結果和響應計數電路的計數結果來設定請求包的接收中使用 的信號線條數和響應包的接收中使用的信號線條數。
14. 一種數據處理系統，包括分別具有通過分割處理連接來進 行通信的發起單元和目標單元的第一半導體集成電路和第二半導體 集成電路，上述第一半導體集成電路和上述第二半導體集成電路由 通信用的信號線連接，其中上述第一半導體集成電路在使上述第二半導體集成電路的發起 單元停止後，變更上述信號線的條數。
15. —種數據處理系統，包括分別具有通過分割處理連接來進 行加密信息的通信的發起單元和目標單元的第一半導體集成電路和 第二半導體集成電路，上述第一半導體集成電路和上述第二半導體集成電路由通信用的信號線連接，其中上述第一半導體集成電路在使上述第二半導體集成電路的發起 單元停止後，變更加密中使用的密鑰。
16. —種數據處理系統，包括分別具有通過分割處理連接來進 行通信的發起單元和目標單元的第一半導體集成電路和第二半導體 集成電路，上述第一半導體集成電路和上述第二半導體集成電路由 通信用的信號線連接，其中上述第一半導體集成電路根據上述第一半導體集成電路具有的 目標單元的可同時並行處理的請求數量上限值來設定上述第二半導 體集成電路的發起單元的可同時並行處理的請求數量上限值。
全文摘要
本發明提供一種數據處理系統，包括具有發起單元(105)的第一半導體集成電路和具有目標單元(112)的第二半導體集成電路，發起單元對目標單元發送請求包，目標單元對發起單元發送響應包，進行分割處理連接。具有對發起單元發送的請求包數量和接收的響應包的數量的差值即可同時並行處理的請求數量計數的可同時並行處理的請求數量計數電路，控制響應包發送數以使上述可同時並行處理的請求數量計數電路的計數值在目標單元能處理的可同時並行處理的請求數量以下。能動態地將可同時並行處理的請求數量變為適當的數，從而抑制發行請求包到取得響應包的最大等待時間。使基於可同時並行處理的請求數量的可變流控制成為可能。
文檔編號G06F9/38GK101377763SQ20081014538
公開日2009年3月4日 申請日期2008年8月7日 優先權日2007年8月31日
發明者野野村到 申請人:株式會社瑞薩科技