基於逐次比較量化器的二階前饋Sigma-Delta調製器的製作方法

2023-08-09 07:08:16

專利名稱：基於逐次比較量化器的二階前饋Sigma-Delta調製器的製作方法
技術領域：
本發明涉及一種Sigma-Delta模數轉換器，屬於集成電路領域。
背景技術：
隨著消費類手持電子設備廣泛需求和醫用人體感應檢測系統的專業應用，對高精度、低功耗、低成本模數轉換器需求日漸廣泛。然而隨著集成電路工藝的不斷更新並伴隨著電源電壓的降低與電晶體的本徵增益的下降，導致模擬電路設計難度加大。所以需要我們在低電壓下採用創新性的低功耗設計思路來滿足系統上的要求。對於低功耗、高精度、低成本模數轉換器的設計採用前饋Sigma-Delta結構的模數轉換器已成為一個趨勢。其中關鍵部分就在於Sigma-Delta調製器。採用前饋結構可以使輸入信號不通過運算法放大器，從而避免運算放大器的非線性失真導致的調製器性能下降，可以在低電源電壓下得到高性能的模數轉換器。傳統的二階前饋Sigma-Delta調製器結構如

圖1所示，主要由兩個積分器，一個量化器前的加法器， 一個量化器，一個反饋數模轉換器，一個把第一階積分器輸出信號放大2倍的放大器，一個計算出輸入信號和反饋數模轉換器輸出信號之間差值的加法器構成。輸入信號X與第一階積分器輸出信號放大兩倍後的信號和第二階積分器輸出信號相加後輸入到量化器，經過量化後，量化器輸出信號Y經過DAC轉換後與輸入信號相減得到U, U輸入到第一階積分器。為保證高精度性能，量化器通常採用多比特位寬的量化器。採用多比特位寬量化器的優點在於可以在不增加Sigma-Delta調製器過採樣率的條件下，提高調製器的噪聲諧波抑制比， 同時可以提高系統的穩定性。量化器前的加法器電路通常由額外的有源或無源模擬電路構成，在一些新的設計中甚至把加法器功能放到數字域實現。額外電路的增加不可避免地帶來功耗的損失。

發明內容
有鑑於此，本發明實施例的目的在於提供一種新的電路結構，用於去除額外的加法器電路，從而進一步降低電路功耗。本發明是採用以下技術方案實現的它包括本發明的用於逐次比較量化的多輸入採樣電容陣列構成的第二加法器單元6以及現有技術的兩個開關電容積分器1、多比特逐次比較量化器2、基於數據權重平均算法的由二進位碼轉換成溫度碼功能的數字電路3、反饋電容式數模轉換器4、用於計算輸入信號與電容式數模轉換器輸出信號差值的第一加法器單元5構成的二階前饋 Sigma-Delta調製器，結構如圖2所示。第二加法器單元第一種結構第二加法器單元由2N個單位電容構成，N的取值範圍為2到8。所有電容的上極板與一個開關K的一端相連，該開關另一端與一電壓驅動器B3 輸出端相連。個電容的下極板通過三個開關IVu，Kn-U，V1,3與第一階積分器輸出端， 電壓驅動器Bl輸出端，電壓驅動器Β2輸出端相連；2ν_2個電容的下極板通過三個開關ΚΝ_2,i，KN_2,2，&_2,3與第二階積分器輸出端，電壓驅動器Bl輸出端，電壓驅動器B2輸出端相連； 嚴個，嚴個，· · /__個，2"個電容的下極板通過與之對應的1^3,1、1^3,2、1^3,3，1^4,
1、KN—4，2、KN—4，3，· · · ？ ΚΝ_(Ν_1) 1Λ ΚΝ_(Ν_1) 2Λ KN_(N_1)73 Κν_ν 1Λ Κν_ν 2Λ Κν_ν 3 與 苜號輸入立而，電壓馬區動器Bl輸出端，電壓驅動器Β2輸出相連；最後一個電容的下極板通過兩個開關KuIu與信號輸入端，電壓驅動器Β2輸出端相連。第二加法器單元第二種結構第二加法器單元由2Ν個單位電容構成，N的取值範圍為2到8。所有電容的上極板與一個開關K的一端相連，該開關另一端與一電壓驅動器Β3 輸出端相連。個電容的下極板通過三個開關IVu，Kn-U，V1,3與第一階積分器輸出端， 電壓驅動器Bl輸出端，電壓驅動器Β2輸出端相連；2ν_2個電容的下極板通過三個開關ΚΝ_2,
ΚΝ_2,2，ΚΝ_2,3與信號輸入端，電壓驅動器Bl輸出端，電壓驅動器Β2輸出端相連；2ν_3個，2ν_4 個，· · 21_個，2」個電容的下極板通過與之對應的&_3,1、1(,_3,2、1(,_3,3，1(,_4,1、1(,_4,2、1(,_4, 3，· · ·，Vfrl)，1、Kn_(n_d,2、Vmj3, KN_Na, KN_N,2、KN_N,3 與第二階積分器輸出端，電壓驅動器 Bl輸出端，電壓驅動器B2輸出相連；最後一個電容的下極板通過兩個開關Ku、KL,2與第二階積分器輸出端，電壓驅動器B2輸出端相連。調製器輸入端分別與第一加法器單元和第二加法器單元相連；第一加法器單元輸出端與第一階積分器輸入端相連；第一階積分器輸出端分別與第二加法器單元和第二階積分器輸入端相連；第二階積分器輸出端與第二加法器單元相連；第二加法器單元輸出端與多比特逐次比較量化器相連，同時多比特逐次比較量化器通過反饋信號線與第二加法器單元相連；多比特逐次比較量化器輸出端與基於數據權重平均算法的數字電路相連；基於數據權重平均算法的數字電路輸出端與基於單位電容結構的反饋數模轉換器相連；反饋數模轉換器輸出端與第一加法器單元相連。該調製器輸入信號直接輸入到第一加法器單元和第二加法器單元；第一加法器單元輸出信號輸入到第一階積分器輸入端；第一階積分器輸出信號輸入到第二階積分器同時將該信號輸入到第二加法器單元；第二階積分器輸出信號輸入到第二加法器單元；第二加法器單元對上述三個信號，即輸入信號、第一階積分器輸出信號、第二階積分器輸出信號進行信號採樣。在信號採樣時刻，輸入信號、第一階積分器輸出信號、第二階積分器輸出信號分別輸入到第二加法器單元內的不同電容上，輸入信號、第一階積分器輸出信號、第二階積分器輸出信號對應的信號採樣電容容值的比例為1 2 1。當第二加法器單元採用第一種結構，在信號採樣時刻，開關!^^、!^^、!^^、!^^、· · ·、Kn_(n_d,
KN_N,i、Ku、K閉合，其他開關斷開。第一階積分器輸出信號通過開關IVu輸入到2"-1個電容的下極板；第二階積分器輸出信號通過開關K1^1輸入到2n_2個電容的下極板；輸入信號通過開關Kn^V4,^ · · ·為^為^！^輸入到？」個二「個，· · ·/κ個， 2N_N個和最後一個電容上。所有電容的上極板在信號採樣時刻通過開關K與電壓驅動器B3 輸出端相連。當第二加法器單元採用第二種結構，在信號採樣時刻，開關Kn^ KN_2>1、KN_3,^V4a, - · 、！Vo^pKgpKmK閉合，其他開關斷開。第一階積分器輸出信號通過開關IVu輸入到個電容的下極板；輸入信號通過開關K1^1輸入到2n_2個電容的下極板； 第二階積分器輸出信號通過開關Κμ,ΡΚ,^、· · ·、PKm,ρ Ku輸入到2n_3個，2n_4 個，· · ·2Ν_(Ν_ 個，2N_N個和最後一個電容上。所有電容的上極板通過開關K與電壓驅動器B3輸出端相連。 採樣後，多比特逐次比較量化器對採樣信號進行N次的逐次比較、量化。在N次比較、量化期間，開關K
N-1,1、KN-2,1、KN—3，1、 Km、· · 、！Vfrl),i、VmU 斷開，Kl,2 閉合，最後
一個電容的下級板與電壓驅動器B2輸出端相連，所有電容的上極板與比較量化器輸入端相連。在進行第一次比較、量化時，開關KN_i,2首先閉合，KN_i,3斷開，開關KN_2,2、KN_3,2、· · ·、 Kn-(H),2、KN_N,2 斷開，開關 KN_2,3、KN_3,3、· · ·、1^_,3、1^,3 閉合。個電容的下極板通過開關Kh2與電壓驅動器Bl輸出端相連，2n_2個、2n_3個、· · ·、2n_(n_d個、2N_N個電容的下極板通過開關KN_2,3、KN_3,3、· · 、&_(,_1)，3、1(1^,3與電壓驅動器82輸出端相連。多比特逐次比較量化器進行一次比較、量化，得到一位二進位碼，若該值為1，則KN_i,2斷開，V1,3閉合， 個電容的下極板通過開關KN_u與電壓驅動器B2輸出端相連；若該值為0，則KN_u保持閉合，V1,3斷開，2H個電容的下極板通過開關KN_i,2與電壓驅動器Bl輸出端相連，到此完成了第一次比較、量化。第一次比較、量化結束後，開始第二次比較、量化。第二次比較、量化期間開關KhvKim,3狀態同第一次比較、量化結束時狀態保持一致。在進行第二次比較、 量化時，開關KN_2,2首先閉合，KN_2,3斷開，開關K N-3，2、· · ·、Kn-(^1) Λ KN_N 2 Plr Jf ？ Jf^K ΚΝ_3, 3、· · ·、Kn_(n_d,3、Kn_n,3閉合，2N_2個電容的下極板通過開關KN_2,2與電壓驅動器Bl輸出端相連，2N_3個、· · ·、2n_(n_d個、2N_N個電容的下極板通過開關KN_3,3、· · ^KnKvIW3 與電壓驅動器B2輸出端相連。多比特逐次比較量化器進行一次比較、量化，得到一位二進位碼，若該值為1，則KN_2,2斷開，KN_2,3閉合，2N_2個電容的下極板通過開關KN_2,3與電壓驅動器B2輸出端相連，若該值為0，則KN_2,2保持閉合，KN_2,3斷開，2N_2個電容的下極板通過開關 KN-2,2與電壓驅動器Bl輸出端相連，到此完成了第二次比較、量化。第二次比較、量化結束後，開始第三次比較、量化。第三次比較、量化期間，開關IVu，KN_u狀態同第一次比較、量化結束時狀態保持一致，開關KN_2,2，KN_2,3狀態同第二次比較、量化結束時狀態保持一致。在進行第三次比較、量化時，開關KN_3,2首先閉合，KN_3,3斷開，開關KN_4,2、· · ·、！VfrlU、KN_N,2 斷開，開關KN_4,3、· · 、！Vm^IVu閉合。2N_3個電容的下極板通過開關&_3,2與電壓驅動器Bl輸出端相連，2N_4個、· · ·、2Ν_(Ν_ 個、2N_N個電容的下極板通過開關KN_4,3、· · ·、 Vm,3> KN_N,3與電壓驅動器B2輸出端相連。多比特逐次比較量化器進行一次比較、量化， 得到一位二進位碼，若該值為1，則KN_3,2斷開，KN_3,3閉合，2N_3個電容的下極板通過開關KN_3, 3與電壓驅動器B2輸出端相連，若該值為0，則KN_3,2保持閉合，KN_3,3斷開，2N_3個電容的下極板通過開關KN_3,2與電壓驅動器Bl輸出端相連，到此完成了第三次比較、量化。依次類推， 第N次比較、量化期間，開關VmK1^3狀態同第一次比較、量化結束時狀態保持一致，開關 KN-2,2，KN_2,3狀態同第二次比較、量化結束時狀態保持一致，· · ，開關IVfrl^ KnKi3W 態同第N-I次比較、量化結束時狀態保持一致。在進行第N次比較、量化時，開關KN_N,2首先閉合，KN_N,3斷開，2N_N個電容的下極板通過開關KN_N,2與電壓驅動器Bl輸出端相連，多比特逐次比較量化器進行一次比較、量化，得到一位二進位碼，若該值為1，則1^_,,2斷開，&_,，3閉合，2N_N個電容的下極板通過開關KN_N,3與電壓驅動器B2輸出端相連，若該值為0，則KN_N,2保持閉合，KN_N,3斷開，2N_N個電容的下極板通過開關KN_N,2與電壓驅動器Bl輸出端相連，到此完成了第N次比較、量化。多比特逐次比較量化器完成量化後輸出的多比特二進位碼通過基於數據權重平均算法的數字電路轉換成溫度碼；輸出的溫度碼控制基於電容結構的反饋數模轉換器得到數模轉換器輸出信號；將數模轉換器的輸出信號輸入到第一加法器單元與輸入信號作差，作差後的信號輸入到第一階積分器的輸入端。在本發明中，輸入模擬信號Vin、第一階積分器輸出信號Vinl、第二階積分器輸出信號Vin2在採樣時刻分別被多輸入電容陣列組成的第二加法器單元內的電容進行下極板採樣，圖3A為第二加法器單元第一種結構的採樣時刻示意圖，圖:3B為第二加法器單元第二種結構採樣時刻示意圖。在採樣時刻第二加法器單元有別於傳統的逐次比較量化器採樣陣列電容只對單一的輸入信號進行採樣。在比較時刻，第二加法器單元電容陣列恢復成現有技術的逐次比較量化器類二進位權重採樣電容陣列，圖4A為第二加法器單元第一種結構在第一次比較時刻電路結構圖，圖4B為第二加法器單元第二種結構在第一次比較時刻電路結構圖。利用電荷守恆定律，可以得到
權利要求
1. 一種Sigma-Delta調製器，其特徵在於它包括兩個基於開關電容電路的積分器，一個多比特逐次比較量化器，一個基於數據權重平均算法的由二進位碼轉換成溫度碼功能的數字電路，一個基於單位電容結構的反饋數模轉換器；一個第一加法器單元；一個第二加法器單元；第二加法器單元第一種結構第二加法器單元包括2N個單位電容，N的取值範圍為2到 8;所有電容的上極板與一個開關K的一端相連，該開關另一端與一電壓驅動器B3輸出端相連；2H個電容的下極板通過三個開關lu，Vu2, V1,3與第一階積分器輸出端，電壓驅動器Bl輸出端，電壓驅動器B2輸出端相連；2N_2個電容的下極板分別通過三個開關KmyIV2, 2，Κν_2,3與第二階積分器輸出端，電壓驅動器Bl輸出端，電壓驅動器Β2輸出端相連；2ν_3個， /_4個，· ·。"^個二㈣個電容的下極板通過與之對應的!^^!^^!^^!^^!^^ Κν-4,3' · · ·，Kn-(^1)jKn-(H),2、Kn-(H)i3, ΚΝ—Ν,」 Κν_ν,2、Κν_ν,3 與信號輸入端，電壓驅動器 Bl 輸出端，電壓驅動器Β2輸出相連；最後一個電容的下極板通過兩個開關Ku、KL,2與信號輸入端，電壓驅動器Β2輸出端相連；第二加法器單元第二種結構第二加法器單元包括2Ν個單位電容，N的取值範圍為2 到8 ；所有電容的上極板與一個開關K的一端相連，該開關另一端與一電壓驅動器Β3輸出端相連；2Η個電容的下極板通過三個開關IVu，V^2, Km,3與第一階積分器輸出端，電壓驅動器Bl輸出端，電壓驅動器Β2輸出端相連；2ν_2個電容的下極板分別通過三個開關ΚΝ_2, ΚΝ_2,2，ΚΝ_2,3與信號輸入端，電壓驅動器Bl輸出端，電壓驅動器Β2輸出端相連；2ν_3個，2ν_4 個，· · 21_個，2」個電容的下極板通過與之對應的&_3,1、1(,_3,2、1(,_3,3，1(,_4,1、1(,_4,2、1(,_4, 3，· · ，I^m、Kn_(n_d,2、Kn_(n_D,3，KmVKm,2、1^,3與第二階積分器輸出端，電壓驅動器 Bl輸出端，電壓驅動器B2輸出相連；最後一個電容的下極板通過兩個開關Ku、KL,2與第二階積分器輸出端，電壓驅動器B2輸出端相連；調製器輸入端分別與第一加法器單元和第二加法器單元相連； 第一加法器單元輸出端與第一階積分器輸入端相連； 第一階積分器輸出端分別與第二加法器單元和第二階積分器輸入端相連； 第二階積分器輸出端與第二加法器單元相連；第二加法器單元輸出端與多比特逐次比較量化器相連，同時多比特逐次比較量化器通過反饋信號線與第二加法器單元相連；多比特逐次比較量化器輸出端與基於數據權重平均算法的數字電路相連；基於數據權重平均算法的數字電路輸出端與基於單位電容結構的反饋數模轉換器相連；反饋數模轉換器輸出端與第一加法器單元相連。
全文摘要
本發明公開了一種基於逐次比較量化的前饋二階Sigma-Delta調製器。本發明所述的Sigma-Delta調製器包括現有技術的兩個基於開關電容結構的積分器(1)、一個多比特逐次比較量化器(2)、一個基於數據權重平均算法由二進位碼轉換成溫度碼的數字電路(3)、一個基於電容的反饋數模轉換器(4)、一個計算出輸入信號和反饋數模轉換器輸出信號之間差值的第一加法器單元(5)。一個在前饋通路上的直接由逐次比較器的多輸入採樣開關電容陣列構成的第二加法器單元(6)，該加法器單元取代了目前通過額外的模擬加法器功能電路或數字加法器功能電路。本發明得到的Sigma-Delta調製器，具有超低功耗，高解析度的特點。
文檔編號H03M1/38GK102545901SQ20111040924
公開日2012年7月4日 申請日期2012年2月21日 優先權日2012年2月21日
發明者萬培元, 林平分, 郎偉 申請人:北京工業大學