用於高清數字視頻接口的自校準電纜的製作方法
2023-08-03 05:56:11
專利名稱：用於高清數字視頻接口的自校準電纜的製作方法
技術領域：
本發明涉及在電子設備之間的承載串行編碼差分信號的高速電纜，以及具體地， 涉及用於互連音頻-視頻設備的具有嵌入的增強裝置(boostdevice)的多導體電纜。
背景技術：
電視信號的發布(distribution)日益增加地基於數字方法和數字編碼形式的視 頻和音頻信號。與此同時，在市場上已經可以獲得更高的清晰度(高清TV)，其與更大尺寸 和更高清晰度的顯示裝置相稱。為了滿足對於互連具有數位訊號源的(諸如數字多功能盤 (DVD)播放器)這樣的高清顯示裝置與用於數字衛星和視頻資料的數字電纜發布的接收器 和解碼器的需要，開發出了稱為高清多媒體接口 (HDMI)的數字接口標準。可以從"hdmi. org"網站獲得HDMI的詳細規範。當前可得並用於本申請的HDMI規範為2006年6月22日 的HDMI規範版本1. 3，通過引用將其併入到這裡。可以採用該HDMI標準通過承載多個數字 信號和時鐘信號的電纜將數字視頻源連接到數字視頻接收機(digital video sink)。
諸如用於承載HDMI信號的高速差分信號電纜的固有特性和製造的不理想性會對 電纜承載的高速信號產生不利影響。 例如，任何電纜都具有有限的帶寬，由此可以作為低通濾波器。電纜的帶寬與其長 度有關，電纜越長，過濾效應越顯著，其帶寬越低。結果，通過電纜的高頻信號會衰減，其邊 緣變得不那麼尖銳。這會增加在電纜的接收器端曲解接收的數據的風險，尤其對於長的電 纜和高速數據而言。 申請人:先前提交的專利申請，即，均是在2008年7月18日提交的11/826， 713 "A High-Speed Cable With Embedded Power Control，，、 11/826， 716 "A Programmable High-Speed Cable With Boost Device，，、 11/826， 710"A Programmable High-Speed Cable With Printed CircuitBoard And Boost Device，，、 11/826， 711 "A Programmable Cable WithDeskew And Performance Analysis Circuits"、以及11/826， 712"System AndMethod For Calibrating A High-Speed Cable"已經描述了包括增強裝置的HDMI電纜。
圖1示出了現有技術的包括改善的HDMI電纜20的HDMI系統10。 H匿I系統10 包括HDMI發射機Tx (HDMI源裝置)、HDMI接收器Rx (HDMI接收機裝置)以及將Tx連接到 Rx的改善的HDMI電纜20。 改善的HDMI電纜20包括嵌入的增強裝置30和基礎(無源)HDMI電纜40。增強 裝置30鄰近改善的HDMI電纜20最靠近HDMI接收器RX的端部。改善的HDMI電纜20可 以用於例如將DVD播放器連接到電視屏幕，或一般地將任意HDMI源裝置連接到HDMI接收機裝置。 圖2示出了包括在現有技術的圖1的HDMI系統10的增強裝置30中的電路的框 圖。增強裝置30包括多個通道增強電路100和參數存儲器102。典型地，增強裝置30包括 四(4)個通道增強電路IOO，其每一個增強TMDS通道0、TMDS通道1、TMDS通道2以及時鐘 通道中的一個的信號。這四個通道是如HDMI規範中所述的高速數字通道。
每一個通道增強電路100包括HDMI輸入電路106和HDMI輸出電路108。每一個 通道增強電路IOO還包括差分(對內(intra-pair))去扭斜電路110，用於調整通過基礎 HDMI電纜40和均衡器電路112傳播的兩個極性的差分數據信號的存在的時間扭斜，以補償 基礎HDMI電纜40的有線帶寬的特定。由此，每一個通道增強電路提供了從各HDMI輸入到 對應的HDMI輸出的傳遞函數，並具有設計用於補償基礎電纜40中的對應差分對的劣化的 特性。 可以由多個不同長度的基礎(無源)HDMI電纜40中的任一個來製造包括四個增 強電路的改善的HDMI電纜20。為了補償每一個單獨的電纜的差分扭斜和頻率響應，在上述 先前的專利申請11/826， 712"System AndMethod For Calibrating A High-Speed Cable" 中已經提出了通過存儲在參數存儲器102中的數字參數來校準差分去扭斜電路110和均衡 器電路112的方法。可以在製造該改善的HDMI電纜20時，為參數存儲器102加載參數值。
已經提出了三種用於校準參數的可選的方法實時校準方法；頻域校準方法；以 及時域校準方法。因為實體電纜是相當穩定的，因此一旦初始設定了這些參數便不再需要 現場動態調整這些參數，雖然實時校準方法當然也適於現場動態調整。 頻域和時域校準方法需要昂貴的外部測試設備，而實時校準方法附加地依賴於外 部HDMI數據產生器和在增強裝置30中構建的複雜的性能分析電路。 圖3示出了用於現有技術的頻域和時域校準方法的通用測試裝配200。通用測試 裝配200包括改善的HDMI電纜(參見圖1) 、PC202、以及測試設備204 (VNA(矢量網絡分析 儀)或TDR (時域反射計))。PC202附著到基礎HDMI電纜40的控制總線(SDA+SCL)。測試設 備204在電纜兩端被連接到差分通道，即，承載增強信號的四差分通道輸入(8個布線)208 和四差分通道輸出(8個布線)210。 PC202通過標準PC接口 206控制測試設備204，以將剌激(stimulus)信號發送到 電纜輸入(208)並從電纜輸出(210)接收測量結果。通過標準PC接口 206將結果返回到 PC 202以進行評估。 作為VNA或TDR的測試設備204有可能獲得電纜的頻率衰減和延遲特性兩者，雖 然需要公知的數學變換以在分別由VNA或TDR獲得的頻率和時域結果之間進行轉換。
圖4示出了在現有技術的實時電纜校準方法中使用的實時配置300。實時配置300 包括實時測試設備302和圖1的改善的HDMI電纜20，該改善的HDMI電纜20包括擴展的 增強裝置304。擴展的增強裝置304包括增強裝置30(圖2)和用於分析增強的信號(210) 並提供到控制總線(SDA+SCL)的接入的附加電路。 實時測試設備302包括用於向電纜提供電力的+5V電源；數據圖形產生器，用於產 生供給到差分通道輸入(208)的符合HDMI的差分數據和時鐘信號；以及控制計算機(PC)， 用於控制將由數據圖形產生器輸出的數據圖形，並通過控制總線(SDA+SDL)與電纜中的擴 展的增強裝置304通訊。包括典型的差分終端電路組的終端裝置"Term"被連接到差分通道輸出210。 為了校準電纜(每一個電纜在生產時被單獨校準)，實時校準方法包括以下步驟
-PC中的控制程序命令數據圖形產生器將HDMI數據圖形發送到電纜的差分通道 輸入208 ; -PC中的控制程序使用控制總線(SDA+SDL)將去扭斜和均衡參數發送到擴展的增 強裝置304 ;-擴展的增強裝置304執行由設定參數確定的去扭斜和均衡步驟；
-擴展的增強裝置304分析去扭斜並均衡後的信號的質量；
-擴展的增強裝置304通過控制總線(SDA+SDL)將質量結果報告給PC ;
-針對每個差分通道並利用不同參數重複以上步驟；-確定最優的設定，並將其永久設定到增強裝置30內的參數存儲器12中。
圖5示出了現有技術的擴展的增強裝置304的簡化框圖，其包括增強裝置30、控制 接口 306、以及性能分析電路308。在圖5中僅示出了四通道增強電路100中的代表性的一 個，應該理解，三個差分TMDS通道和差分時鐘通道中的每一個由各通道增強電路100處理。
控制接口 306通過控制總線SDA+SCL與圖4的實時測試設備302通訊，並通過參 數設置鏈路310與參數存儲器102 (在增強裝置30中)通訊。 性能分析電路308僅在擴展的增強裝置304正被校準時是激活的(在控制接口 306的控制下上電)。 性能分析電路308包括差分到單端i央(Differential-to-Single-Endedblock) 31 2、線性相位補償器314、過採樣和重新計時塊316、以及訓練功能塊318。訓練功能塊318的 輸出通過控制鏈路320被連接到控制接口 306的輸入。訓練功能塊318的兩個可選的輸出 (參數鏈路322)被連接到通道增強電路100的去扭斜和均衡參數輸入324和326，旁路繞 過參數存儲器102。 在圖5中未示出常規時鐘恢復電路，其用於從任一差分通道恢復時鐘，並產生多 相時鐘信號(時鐘相位PHO到ffl23)。可以使用用於產生多相時鐘的多種已有技術中的任 何一種，通過鎖相環來實現多相時鐘信號的產生。 當四個通道增強電路100中的每一個將要通過實時電纜校準方法來校準時，通道 增強電路100的"增強的信號"對124被分接並連接到性能分析電路308。
注意，可以共享使用單個共同的性能分析電路308來依次校準四個通道增強電路 100。替代地，可以在擴展的增強裝置304中包括多個性能分析電路308，這允許並行校準通 道增強電路100。 在性能分析電路308中，"增強的信號"對124被連接到差分到單端塊312，塊312 將增強的信號124轉換為單端信號328，單端信號328被輸入到線性相位補償器314，線性 相位補償器314還可以接收多相時鐘信號的PHO相位並產生相位對準的信號330作為輸 出。 過採樣和重新計時塊316接收相位對準的信號330以及多相時鐘信號的24個相 位(PHO到PH23)，以產生24-樣本數字樣本信號332，然後24-樣本數字樣本信號332被輸 入到訓練功能塊318。 在差分到單端塊312中被轉換為單端信號328之後，數據準備好被採樣(轉換為
7數位訊號)。為了限定板上時鐘(多相時鐘的ra0)與數據(單端信號328)之間的相位關 系，使用模擬相位檢測器(在線性相位補償器314中)。數據和恢復的時鐘的頻率是相等的， 因為二者的時序源自同一個源，即，傳送的時鐘，因此不需要頻率調整。線性相位補償器314 可以基於Afshin Rezayee禾口 Ken Martin的題目為"A 10_Gb/s Clock RecoveryCircuit with Linear Phase Detector and Coupled Two-stage RingOscillator，，的文章。通過 引用將該文章併入到這裡，並且該文章發表在2002年義大利佛羅倫斯的"European Solid State Circuits Conference(SSCIRC)"第419-422頁。 相位對準的(數據)信號330為軌到軌模擬信號，該軌到軌模擬信號仍包含碼間 幹擾(ISI)、失真、噪聲和其他缺損。在過採樣和重新計時塊316中，以12倍信號的時鐘速率 的速率有效地採樣該信號，即，在每一個位周期期間，以12個等間距的間隔採樣數據信號， 以產生12個數字樣本。因為信號的高速度(典型地1.65Gb)，用高12倍的時鐘信號進行信 號採樣是不實際的。相反，用時鐘信號的12個等間距的相位進行信號採樣可以實現相同的 效果，每一個時鐘相位產生一個數字樣本，由此12個樣本表示一個數據位。如在上述專利 申請11/826， 713和11/826， 716中所描述的，使用24個時鐘相位(多相時鐘信號的PH0到 PH23)不僅用來在12個採樣相位俘獲一個數據位，還以6個採樣相位俘獲前一數據位的後 半部並以另6個採樣相位俘獲下一數據位的前半部。使用常規數字寄存器邏輯和流水線來 由此觀測"未來"。 由此，通過輸出24-樣本數字樣本信號332，過採樣和重新計時塊316以位時鐘速 率產生24個樣本("24-樣本字")。 圖6以圖表100示例了在圖5的過採樣和重新計時塊316中的過採樣的實例。圖 6中的圖400示出了示例性波形402、延遲的波形404、採樣時鐘組406、24_樣本字408以及 指示了位周期、前一個位和下一個位的標度。 示例性波形402表示在相位對準之前的單端信號328 (圖5)的實例。注意，信號 呈現為在i-o轉換附近的"l"位具有一些失真(噪聲或ISI)，因此其沒有與指示的位周期 對準。延遲的波形404表示在通過線性相位補償器314進行延遲之後的對應的相位對準的 信號的330。注意，現在該信號近似對準指示的位周期，但仍包括失真。在過採樣和重新計 時塊316中以採樣時鐘組406所指示的多相位時鐘的24相位(PH0到PH23)採樣該信號， 產生24-樣本字408。該24-樣本字408包括來自前一位周期的六個樣本(000000)、來自 該位周期的十二個樣本(111111111100)以及來自下一位周期的另六個樣本(000000)。
過採樣和重新計時塊316輸出該24-樣本字408作為到訓練功能318的24-樣本 數字樣本信號332。 訓練功能318 (圖5)通過評估該24-樣本數字樣本信號332 (其是24-樣本字的 流，如圖6的24-樣本字408所示例)向實時測試設備302(圖4)提供反饋。以該方式，實 時測試設備302能夠調節當前正被校準的通道增強電路100的可調整參數。
在另一方法中，訓練功能318系統地檢查這些參數設定的每一個可能的排列 (permutation)，觀察並測量預處理信號(被過採樣為24-樣本數字樣本信號332的單端信 號328)的質量，以獲得形式為"質量指數"的質量測量，並在參數存儲器102中保存可以產 生最佳質量指數的設定(圖5)。 雖然實時校準方法能夠在PC的逐步控制下進行，但是以下這樣是有利的，S卩，允許訓練功能318旁路繞過參數存儲器102並自主實施設定參數的試驗值的重複步驟，並僅 僅向將"最佳"設定裝載到參數存儲器102中的PC報告用於每一個通道的最終結果。
替代地，僅使用PC來開始實時校準，在沒有PC幹涉的情況下，最終結果("最佳設 定")被自主裝載到參數存儲器。 在上述現有技術的校準方法中，用於控制校準過程(包括在增強裝置中設定參
數)的對增強裝置的訪問，典型地從控制計算機(PC)通過控制總線提供，該控制總線包括
"串行數據"(SDA)和"串行時鐘"(SCL)。此外，需要形式為矢量網絡分析儀、時域反射計、
或高速數據圖形產生器的測試設備來激勵差分高速HDMI通道用於校準。並且在實時校準
方法中，在擴展的增強裝置304中構建複雜的高速過採樣電路和質量評估電路。 需要用於增強的HDMI電纜的在校準設備成本和設定校準過程的時間方面更經濟
的校準方法。
發明內容
因此，本發明的一個目標為提供一種用於高清數字視頻接口的改善的自校準電纜 以及校準所述電纜的方法。 根據本發明的一個方面，提供了一種用於校準嵌入在高速電纜中的增強裝置的系 統，所述高速電纜包括多個高速通道、低速控制總線、輸入連接器以及輸出連接器，所述系 統包括 校準固定裝置，包括用於將所述高速通道從所述輸出連接器環接到所述輸入連接 器的饋通連接；以及 校準控制裝置，被連接到所述低速控制總線，用於校準所述高速通道。
優選地，所述高速電纜為高清多媒體接口 (HDMI)電纜。
所述增強裝置包括 多個通道電路，每一個用於增強所述高速通道中的對應的一個，每一個通道電路 包括圖形產生器和響應於可編程的參數的可編程增強電路； 低速控制總線接口，聯結所述低速控制總線用於控制每一個通道電路的所述圖形 產生器； 採樣電路，用於採樣所述可編程增強電路的輸出；以及 採樣控制電路，用於監視所述採樣電路和設定所述可編程的參數。 在上述系統中，每一個通道電路包括多路復用器，所述多路復用器用於擇一選擇
任務模式下所述可編程增強電路的輸出或校準模式下所述圖形產生器的輸出，所述任務模
式對應於所述高速電纜的正常使用，所述校準模式保留用於校準所述增強裝置。 在本發明的實施例的系統中，所述採樣電路包括 可編程延遲器，用於延遲所述可編程增強電路中的第一選擇的可編程增強電路的 輸出； 採樣電路部件，用於在所述第一選擇的可編程增強電路的延時的輸出的時控下， 從所述可編程增強電路中的第二選擇的可編程增強電路的輸出產生樣本，其中所述樣本具 有"0"和"l"的值；以及 用於確定N個產生的樣本的平均值的裝置；並且
所述採樣控制電路包括 裝置，用於以預定的延遲步長改變所述可編程延遲器並為每一個延遲步長確定N 個產生的樣本的平均值；以及 存儲器，用於在每一個延遲步長之後存儲所述平均值。 所述校準控制裝置包括用於使用所述存儲的平均值在所述預定的延遲步長之間 內插的裝置。 有利地，所述校準控制裝置為微控制器或現場可編程陣列。 根據本發明的另一方面，提供了一種耦合到高速電纜的增強裝置，所述高速電纜 包括多個高速通道和低速控制總線，所述增強裝置包括 多個通道電路，每一個用於增強所述高速電纜的對應的高速通道，每一個通道電
路包括圖形產生器和響應於可編程的參數的可編程增強電路； 低速控制總線接口，用於控制每一個通道電路的所述圖形產生器； 採樣電路，用於採樣所述可編程增強電路的輸出；以及 採樣控制電路，用於監視所述採樣電路和設定所述可編程的參數。 在上述增強裝置中，每一個通道電路包括多路復用器，所述多路復用器用於擇一
地選擇任務模式下的所述可編程增強電路的輸出或校準模式下的所述圖形產生器的輸出，
所述任務模式對應於所述高速電纜的正常使用，所述校準模式保留用於校準所述增強裝置。 在所述增強裝置中，所述採樣電路包括 可編程延遲器，用於延遲所述可編程增強電路中的第一選擇的可編程增強電路的 輸出； 採樣電路部件，用於在所述第一選擇的可編程增強電路的延時的輸出的時控下， 從所述可編程增強電路中的第二選擇的可編程增強電路的輸出產生樣本，其中所述樣本具 有"0"和"l"的值；以及 用於確定N個產生的樣本的平均值的裝置；並且
所述採樣控制電路包括 裝置，用於以預定的延遲步長改變所述可編程延遲器並為每一個延遲步長確定N 個產生的樣本的平均值；以及 存儲器，用於在每一個延遲步長之後存儲所述平均值。 根據本發明的另一方面，提供了一種用於校準嵌入在高速電纜中的增強裝置的方 法，所述高速電纜承載多個高速通道和低速控制總線，並包括輸入連接器和輸出連接器，所 述方法包括以下步驟 (a)將所述高速通道從所述輸出連接器環接到所述輸入連接器；
(b)從所述高速通道中選擇測試通道；
(c)從剩餘的高速通道中選擇採樣通道；
(d)校準所述測試通道；以及 (e)重複步驟(b)到(d)直到校準所有的高速通道。
校準所述測試通道包括以下步驟
(f)選擇並設定所述增強裝置的參數組；
(g)用所選擇的參數組測試所述測試通道以獲得指示所述增強裝置的性能的脈衝 寬度誤差，較低的誤差指示較佳的性能；
(h)選擇不同的參數組；以及 (i)重複步驟(g)和(h)直到最小化所述脈衝寬度誤差。
測試所述測試通道包括以下步驟 (j)通過所述測試通道發送包括傳送的脈衝的重複的測試圖形；
(k)通過所述採樣通道發送與所述重複的測試圖形同步的重複的採樣圖形；
(1)通過環接的電纜從所述測試通道和所述採樣通道分別接收接收的測試圖形和 接收的採樣圖形； (m)用所接收的採樣圖形採樣所述接收的測試圖形以獲得所述接收的測試圖形的 接收的脈衝的上升和下降邊沿的相對時間； (n)通過所述相對時間的差來計算所述接收的脈衝的脈衝寬度；以及 (o)計算脈衝寬度誤差作為所述傳送的脈衝與所述接收的脈衝的脈衝寬度之間的
絕對差。 所述步驟(m)包括以下步驟 (p)通過可編程延遲器來延遲所述接收的採樣圖形以獲得延遲的採樣脈衝；
(q)用所述延遲的採樣脈衝N次採樣所述接收的測試圖形以根據所述接收的測試 圖形的電平產生"O"和"l"樣本；
(r)計數所述"1"樣本； (S)在存儲器中存儲所述"l"樣本的計數和所述延遲；
(t)對於不同的延遲，重複所述步驟(p)到(S); (u)通過存儲的延遲和存儲的樣本計數來計算上升和下降邊沿的相對時間。
根據本發明的另一方面，提供了一種通過使用採樣脈衝來估計接收的信號中的脈 衝邊沿的位置的方法，包括以下步驟 (1)通過可編程延遲器來延遲所述採樣脈衝以獲得延遲的採樣脈衝； (2)用所述延遲的採樣脈衝N次採樣接收的信號以根據所述接收的信號的電平產
生"0"禾P "l"樣本； (3)計數所述"l"樣本； (4)在存儲器中存儲所述"l"樣本的計數和所述延遲；
(5)對於不同的延遲，重複所述步驟(1)到(5); (6)通過存儲的延遲和存儲的樣本計數來計算所述脈衝邊沿的時間。
現在將通過實例並參考附圖描述本發明的實施例，其中 圖1示出了現有技術的包括改善的HDMI電纜20的HDMI系統10 ; 圖2示出了在現有技術的圖1的HDMI系統10的增強裝置30中包括的電路的框
圖； 圖3示出了用於現有技術的頻域和時域校準方法的通用測試裝配200 ; 圖4示出了在現有技術的實時電纜校準方法中使用的實時配置300 ;
圖5示出了現有技術的圖4的擴展的增強裝置304的簡化框圖；
圖6通過圖表400示例了圖5的過採樣和重新計時塊316中的過採樣的實例；
圖7示出了包括自校準HDMI電纜502和校準固定裝置(CalibrationFixture) 504 的自校準裝配500 ; 圖8示出了圖7的自校準裝配500的自校準(SC)增強裝置512與基礎電纜506、
校準控制器514以及饋通連接518的框圖600 ; 圖9示出了圖8的校準電路604的部件的更詳細的框圖； 圖10示出了時序圖800，其示例了自校準增強裝置512的波形實例； 圖11示出了邊沿採樣圖850，其示例了圖10的波形的經放大的部分； 圖12示出了圖7的自校準裝配500的校準過程的總流程圖900 ; 圖13示出了圖12的步驟906 :"校準選擇的測試通道"的擴展圖； 圖14示出了圖13的步驟1006 :"測試選擇的測試通道"的擴展圖；以及 圖15示出了通道測試1200的流程圖，其是圖14的步驟1104"進行通道測試並獲
得Tl"和1108 "進行通道測試並獲得T2"中的每一個的擴展。
具體實施例方式
簡而言之，本發明的一個目的為修改增強裝置，以便通過將電纜從其輸出環接到 其輸入來實施自校準方法，同時通過僅附著到低速HDMI控制總線的非常簡單的裝置來進 行參數選擇的控制。為了理解其中不需要外部高速測試設備的本發明的簡單性，已經相當 詳細地描述了校準具有嵌入的增強裝置的HDMI電纜的現有技術解決方案(圖3到6)。
圖7示出了自校準裝配500，其包括自校準HDMI電纜502和校準固定裝置504。自 校準HDMI電纜502包括基礎(無源)電纜506、輸入連接器508、以及包括自校準(SC)增 強裝置512的輸出連接器510。校準固定裝置504包括校準控制器514，其可以通過微控制 器或現場可編程門陣列(FPGA)實現。校準控制器514通過鏈路516被連接到SC增強裝置 512。鏈路516可以通過HDMI控制總線(SDA+SDL)方便地實現，HDMI控制總線還稱為I2C 總線。校準固定裝置504還包括用於到自校準HDMI電纜502的物理連接的設備(未清楚 示出)；饋通連接518，用於將四個高速HDMI通道(8線)從輸出連接器510通過校準固定 裝置504環接到自校準HDMI電纜502的輸入連接器508 ;以及電源(未示出)，為自校準 HDMI電纜502和校準控制器514提供電力。 簡要地，該布置的一個目的為，當自校準HDMI電纜502被插入到校準固定裝置504 時一提供電力，就可以自動校準自校準HDMI電纜502 。
這通過下列步驟實現 (a)將四個高速通道中的一個通道激活作為測試通道，另一個作為時鐘或採樣通 道。在HDMI電纜和增強裝置中存在四個相同的高速通道，其中一個通道通常(S卩，在HDMI 應用中)被用作時鐘通道，而其他三個通道承載視頻信號。在校準電纜時，將所有四個通道 考慮為是相同的，因此需要校準所有四個通道。由此，在校準期間藉助於用作採樣通道的其 他通道中的一個通道來校準測試通道，並同樣對該其他通道中的每一個通道重複該校準過 程。 (b)用可編程的均衡器參數組編程測試通道的增強電路的均衡器。為了校準每一
12個通道，通過循環檢查可編程均衡器參數組的所有排列，對於每一個排列測試通道的質量， 以及在每次發現更優的通道質量時將當前的排列加載到參數存儲器，來尋找到最佳可編程 的均衡器參數組。除了均衡器參數之外，可編程參數還可以包括其他參數，例如，對間去扭 斜參數(如果增強電路包括可編程對間去扭斜塊)。 (c)增強電路中的簡單的圖形產生器將測試通道上的重複測試圖形發送到電纜 中，測試圖形以M位的測試圖形循環重複。測試圖形應包括分離的"0"位和分離的"1"位 以產生電纜在最差情況下的碼間幹擾(ISI)。以該方式，"最佳"參數設定將顯現出來。
(d)對增強電路的採樣通道中的圖形產生器進行編程以將時鐘通道上的時鐘圖形 發送到電纜，即，以測試圉形速率簡單交替的"l/0"圖形。由此可以用測試圖形或採樣圖形 便利地編程單獨的可編程圖形產生器。 (e)在通過電纜的往返之後，在電纜端部的增強裝置中接收回測試圖形和採樣圖 形作為接收的數據位和接收的採樣時鐘。 (f)通過可編程的可變延遲來延遲接收的採樣時鐘，並以該經延遲的接收的採樣 時鐘的邊沿採樣接收的測試圖形的波形。通過測試圖形的重複循環，可以多次(例如，N次) 採樣相對於測試圖形的開始時刻的同樣的時間切片。如果在採樣點接收的測試位的波形為 可靠的(solid) "0"或"1"，則N個樣本中的每一個將分別為邏輯"0"或"1"。但是如果採 樣點鄰近測試圖形的位邊沿，抖動(jitter)和噪聲將導致採樣電路產生的邏輯"O"與"l" 的混合。當在N個樣本的周期期間計數"1"的數目時，可靠的"1"或"0"將分別產生N或 0的計數；但是當採樣鄰近位邊沿或採樣了噪聲信號時，會獲得在0與N之間的中間計數。 從單採樣點獲得的實際觀察的計數C被轉變為表示該採樣點的信號清楚性的測量，其指示 了分別相對於希望的N或0的值的接近程度，即使不知道在該點處希望"l"還是希望"O"。
(g)通過變化經延時的接收的時鐘的延遲，便可以確定測試圖形全部或一部分的 質量。有效地，在計數每N個樣本之後變化該延遲，可以產生信號質量的數值圖像(numeric picture)。此外，簡單地積累在測試圖形的一個位或多個位的周期中獲得的信號清楚性測 量C的值，可以給出信號質量Q的估計。 (h)然而，在本發明的優選實施例中，僅僅分析接收的測試圖形的分離的單個位的 邊沿，這允許確定位的持續時間(即，接收的脈衝寬度)，當與傳送的測試圖形中相同位的 傳送的脈衝寬度相比時，便可以給出均衡性質量的指示。 (i)對於增強電路的參數組的每一個排列，重複步驟(f)和(g)，並在增強電路的 參數存儲器中保持產生最佳匹配的脈衝寬度的參數設定，由此完成一個通道的校準。
(j)對於每一個通道重複步驟(b)到(i)，直到校準完增強裝置的所有四個高速通 道。 因為可以多次地重複測試圖形並可以設定該可編程的延時以採樣測試圖形的相 同部分，在本發明的電纜校準過程中隨時間進行有效的過採樣，而不必在相同的位時間幀 (time frame)中產生許多過採樣時鐘相位。使用所提出的僅僅測量或評估脈衝寬度的方案 的該新方法比例如圖5的性能分析電路308更簡單，並需要更少的高速電路。圖5的性能 分析電路308的過採樣和重新計時電路316產生實時表示每一個接收的數據位的24-樣本 數字樣本信號332，而本發明提出的有效過採樣在時間上被伸長，使用頻閃(stroboscope) 原理在整個測試圖形的每一個重複期間僅獲得一個樣本。取代在訓練功能318中並行評估
1324-樣本數字樣本信號332，可以在微控制器或FPGA中通過在小存儲器中記錄的樣本計數 來更緩慢地完成樣本評估。這利用了緊密間隔的延遲步驟和鄰近測試圖形和採樣時鐘的位 邊沿的固有抖動和噪聲來產生基於統計的計數，通過該計數可以容易地內插實際的位邊沿 位置。 圖8示出了圖7的自校準裝配500的自校準(SC)增強裝置512與基礎電纜506、 校準控制器514以及饋通連接518的框圖600。 SC增強裝置512包括四個相同的通道電路 602和校準電路604。如圖8所示，選擇並激活通道電路602中的一個作為採樣通道606。 選擇並激活通道電路602中的另一個作為測試通道608。通道電路602中的任何一個可以 作為採樣通道606，並且每一個通道電路602可以被選擇為測試通道608。為了描述的目的， 圖8示出了幾個可能的配置中的一個作為實例。在校準控制器514的控制下，所有的通道 電路602能夠被分別選擇為採樣通道606和測試通道608。框圖600示出了每一個通道電 路602，以包括具有一個輸入和一個輸出的可編程增強電路612、具有一個輸出的圖形產生 器614、具有第一和第二輸入以及一個輸出的多路復用器616、以及具有一個輸入和一個輸 出的傳送電路618。校準電路604包括具有一個輸入的採樣控制器620、具有一個輸出的 採樣電路622、採樣輸入624、以及測試數據輸入626、測試振蕩器(0SC)628以及具有雙向輸 入/輸出的12(:接口 630。為了清楚起見，在框圖600中沒有示出所有電路框的所有輸入和 輸出。 每一個通道電路602的傳送電路618的輸出通過饋通連接518被連接到基礎電纜 506的一端。基礎電纜506的另一端被連接到每一個通道電路602的可編程增強電路612 的輸入，該電纜提供了從每一個傳送電路618的輸出到同一通道電路602中的相應的可編 程增強電路612的輸入的環回(loop-back)路徑。 在每一個通道電路602內，可編程增強電路612的輸出被連接到多路復用器616 的第一輸入；圖形產生器614的輸出被連接到多路復用器616的第二輸入；多路復用器616 的輸出被連接到傳送電路618的輸入。 採樣接頭632(在當前被激活作為採樣通道606的通道電路602的可編程增強電 路612的輸出上)被連接到採樣電路622的採樣輸入624。相似地，數據接頭634(在當前 被激活作為測試通道608的通道電路602的可編程增強電路612的輸出上)被連接到採樣 電路622的測試數據輸入626。採樣電路622的輸出被連接到採樣控制器620的輸入。如 所示，採樣接頭632和數據接頭634分別被附著在採樣通道606和測試通道608中，以指示 可以用於校準測試通道608的一個配置。當校準SC增強裝置512時，必須將每一個通道電 路602依次激活為測試通道608並校準，而將其餘的通道電路602中的任一個選擇為採樣 通道606。注意，用作採樣通道606的通道電路602不需要已經被校準，因為即使在電纜被 校準之前，它也將承載足以用於校準測試通道608的採樣時鐘。 使用多路復用器616選擇將通過每一個通道電路602的傳送電路618傳送的信 號。在圖8示出的校準模式中，通過多路復用器616選擇圖形產生器614的輸出，並將其切 換到傳送電路618的輸入，如圖中的虛線所示。以該方式，對於當前存在採樣接頭或數據接 頭(632或634)的這兩個通道電路602，增強的信號路徑從圖形產生器614，經過多路復用 器616、傳送電路618、饋通連接518、基礎電纜506、可編程增強電路612延伸到達採樣電路 622。在將其激活為要校準的測試通道608或作為採樣通道606之前，不考慮其他的通道電路602。 當在任務模式時(圖8未示出)，S卩，當使用自校準HDMI電纜502將HDMI源連接 到HDMI接收機時，在與圖1相似的配置中，在每一個通道電路602中多路復用器616選擇 可編程增強電路612的輸出並將其切換到對應的傳送電路618的輸入，由此提供從每個可 編程增強電路612的輸入延伸到對應的傳送電路618的輸出的增強信號路徑。
圖9示出了圖8的校準電路604的部件的更詳細的框圖，與圖8相同的參考標 號表示相同的項目。採樣控制器620包括參數存儲器700、延時步長計數器(delay st印 counter) 702、 N計數器704、具有地址(A)和數據(D)輸入的小存儲器706、以及圖形長度 計數器708。採樣電路622包括可編程延遲器710，其作為二元控制延遲電路，並具有信號 輸入712，延遲的採樣脈衝輸出714、以及延遲編程輸入716 ;實施為採樣雙穩態多諧振蕩器 (FF)的採樣電路部件718 ;以及實施為l-計數器的用於確定N個產生的樣本的值的平均值 的裝置720。 振蕩器628具有連接到通道電路602中的圖形產生器614和傳送電路618的時鐘 輸入(未示出)的輸出722。振蕩器628還被連接到以圖形長度計數器708為開始的計數 器鏈。振蕩器628驅動圖形長度計數器708的時鐘輸入。圖形長度計數器708的輸出(可 以為進位輸出(carry-output)或最重要的位)驅動N分計數器(Divide-By-N Counter) (N-Counter)704的時鐘輸入。N分計數器704的輸出(可以為進位輸出(carry-output) 或最重要的位)驅動延遲步長計數器702(用於改變可編程的延遲的裝置)的時鐘輸入以 及存儲器706的時控寫輸入。延遲步長計數器702的輸出驅動可編程延遲器710的延遲編 程輸入716、以及存儲器706的地址輸入(A)。 可編程延遲器710的信號輸入712從激活的採樣通道606中的採樣接頭632接收 採樣時鐘信號，通過該時鐘信號，可編程延遲器710產生延遲的採樣脈衝714，用於驅動採 樣FF718的時鐘輸入和1-計數器720的時鐘輸入。採樣FF718的D輸入從激活的測試通道 608中的數據接頭634接收數據信號。在圖9中未示出採樣接頭和數據接頭激活器(選擇 器)，該激活器用於在校準控制器514(用於在延遲步長之間內插的裝置)的控制下將相應 的接頭附著到適宜的通道電路602。採樣FF718的Q輸出驅動1_計數器720的使能(EN) 輸入，並且當受到N-計數器704的輸出的時控時，l-計數器720的二元內容(l計數)作為 數據被發送到存儲器706。由延遲步長計數器702的輸出尋址存儲器706，由此為每一個延 遲步長存儲1計數，以便隨後用於校準控制器514分析。 fC接口 630提供連接到校準控制器514(圖8)的雙向I2C總線516與內部控制 總線724之間的連結。內部控制總線724提供到自校準增強裝置512的控制訪問以編程通 道電路602中的圖形產生器614，和通過參數存儲器700到可編程增強電路612的控制訪 問。在圖9中未示出同樣經過內部控制總線724到達的計數器(702、704、706、720)和存儲 器706的復位信號。存儲器706的輸出被耦合到內部控制總線724。 為了有助於描述自校準增強裝置512及其校準電路604的描述，引入了時序圖組 和流程圖組。 圖10示出了時序圖800，其示例了自校準增強裝置512的波形實例，包括的波形 有包括傳送的單獨的"l"位814的傳送的測試圖形802、傳送的採樣圖形804、分別包括接 收的單獨的"l"位816和該位的上升邊沿與下降邊沿Tl和T2的接收的測試圖形8Q6、接收的採樣圖形808、延時的採樣時鐘810的部分序列、以及延時的採樣時鐘810的序列的緊湊 表不(compact representation) 812。 傳送的測試圖形802表示由測試圖形產生器614產生並由測試通道608傳送的信 號。傳送的測試圖形802被設計為使圖形平衡，並通過至少兩個連續的"0"位分離單獨的 "1"位814，使得在電纜中引入的任何碼間幹擾(ISI)可以對單獨的"1"位814產生強的影 響。在校準測試通道608時，調節可編程增強電路612直到接收的單獨的"1"位816的形 狀儘可能地接近傳送的單獨的"l"位814的形狀，由此最優地補償ISI或由基礎電纜506 引入的其他損害。 傳送的採樣圖形804為由測試圖形產生器614產生並在採樣通道606中傳送的信 號的另一表示。傳送的採樣圖形804被設計為模仿這樣的簡單方波，該簡單方波具有與傳 送的測試圖形802的單獨的"l"位的邊沿一致或近似的上升邊沿。 傳送的測試圖形802和傳送的採樣圖形804僅僅為由校準控制器514編程到測試 圖形產生器614中的圖形的實例。 接收的測試圖形806的波形表示在測試通道608中的數據接頭634處接收的信 號，接收的採樣圖形808表示在採樣通道606中的採樣接頭632處接收的信號。後一信號 (808)出現在可編程延遲器710的信號輸入712處(圖9)。在圖10中未示出發送和接收的 信號之間的精確的時序關係。雖然近乎同步地發出傳送的測試和採樣圖形802和804(由 公共時鐘(振蕩器628，圖8)產生)，但由於傳輸通過電纜的結果，接收的測試和採樣圖形 806和808被延遲並且彼此間是扭斜的。 延遲的採樣時鐘810的序列中的每一個示出了，對於採樣時鐘圖形808的N個連 續重複，可編程的延遲器710的延時的採樣脈衝714(圖9)的不同的代表性相位。雖然在 這裡的同一個圖中一起示出，但延遲的採樣時鐘的810並不在同一個時間幀中；而是，在被 另一個相位取代之前，每一個都重複N次。 延遲的採樣時鐘810的序列的緊湊表示812僅示出了延遲的採樣時鐘810的激活 (正)邊沿。這示例了在一段時長內發生的相同的(重複)測試圖形的真實過採樣。
圖11示出了邊沿採樣圖850，其示例了圖10的波形的經放大的部分，也就是包括 具有前緣T1的接收的單獨的"1"位816的接收的測試圖形806，以及包括採樣脈衝"a"到 "e"的延時的採樣時鐘810的序列的緊湊表示812。邊沿採樣圖850還包括同樣標示為"a" 到"e"的鐘形曲線序列852。鐘形曲線852a到852e中的每一個示例了，對應的延遲採樣時 鍾810a到852e中的每一個由於抖動和噪聲而典型地隨時間擴展。鐘形曲線還包括由採樣 雙穩態多諧振蕩器(FF)718(圖9)稍微不精確地採樣接收的單獨的"l"位816而造成的類 似的效果。因為涉及高頻，每一個鐘形曲線852的寬度在該圖中表現為很大。接收的單獨 的"l"位816的時長典型地為約500皮秒(pS)的量級，延遲的採樣時鐘的810的間隔，即， 可編程的延遲器710的解析度為約10到50pS的量級。邊沿採樣圖850還包括採樣計數表 854。用"a"到"e"標記水平軸，並且豎直軸代表從0到N的標度。採樣計數圖854中的 實心方塊表示分別以每一個採樣脈衝"a"到"e" N次採樣接收的單獨的"1"位816之後的 l-計數器720(圖9)的內容。"a"的"l"採樣計數為0(零)，由於在接收的測試圖形806 的波形仍為邏輯"O"時進行採樣(在接收的單獨的"1"位816之前)；相似地，"e"的"l" 採樣計數為N，由於在接收的單獨的"1"位816的波形為邏輯"l"時進行採樣；而採樣計數"b"、"c"以及"d"每一個都具有在0與N之間的中間值，因為沿接收的單獨的"l"位816的 上升邊沿的斜坡採樣該接收的單獨的"1"位816的波形。例如，"c"的鐘形曲線示出了統計 上略小於一半的樣本將報告"O"(低於採樣雙穩態多諧振蕩器(FF)718的假設的"0"/ "1" 閾值)由此不被計數，而略多於一半的樣本將報告"l"。相應地，"c"的"l"計數是中間的。 每一個"1"計數表示在可編程延遲器710的延遲步長處的信號電平的平均測量。通過沿斜 坡內插"1"計數，可以在鄰近斜坡採樣接收的單獨的"1"位816的波形之後估計斜坡T1的 實際邊沿。 由此，可以通過確定在"O"- "l"過渡(圖11示出的T1)時的相對位置，相似地
確定在"l"- "O"過渡(T2)時的相對位置，並減去二者，來估計該接收的單獨的"1"位816
的脈衝寬度。在失真時，該信號寬度不等於傳送的單獨的"1"位814的(已知的)脈衝寬
度。校準的任務只是簡單地改變可編程增強電路612的參數直到二者儘可能接近或相同。 圖12示出了圖7的自校準裝配500的校準過程的總流程圖900，包括以下步驟 902 :"選擇第一測試通道"； 904 :"選擇採樣通道"； 906 :"校準選擇的測試通道"； 908 :確定是否是"最後的測試通道？"；以及 910 :"選擇下一個測試通道"。 上層流程圖900反映了這樣的事實，在自校準HDMI電纜502中存在將校準的四個 高速通道。在步驟902 "選擇第一測試通道"中任意選擇第一通道電路602作為測試通道 608之後，在步驟904 "選擇採樣通道"中將不同的通道電路602選擇為採樣通道606。在 接下來的步驟906 "校準選擇的測試通道"中校準測試通道608。只要該通道不是最後的測 試通道(來自下面的步驟908 "最後的測試通道？"的結果為"否")，在步驟910 "選擇下 一個測試通道"中選擇下一個測試通道。重複步驟904到910，直到校準完所有的通道電路 602 (來自步驟908 "最後的測試通道？"的結果為"是")。
圖13示出了圖12的步驟906 :"校準選擇的測試通道"的擴展，包括以下步驟 1002 :"設定最佳誤差=max，並選擇第一參數組" 1004 :"設定當前參數"； 1006 :"測試選擇的測試通道"； 1008 :確定是否"PW誤差小於最佳誤差"； 1010 :"設定最佳參數=當前參數，並設定最佳誤差=PW誤差"；
1012 :確定是否這是"最後的參數組？"；
1014 :"在參數存儲器中存儲最佳參數"；以及
1016 :"選擇下一個參數組"。
—個通道(選擇的測試通道)的校準集中在通過設定可編程增強電路612的參
數將脈衝寬度(PW)誤差減小到最小值。PW誤差被定義為傳送的位(傳送的單獨的"l"位
814)的已知脈衝寬度與接收的單獨的"1"位816的脈衝寬度之間的絕對差。 在步驟1002 "設定最佳誤差=max，並選擇第一參數組"中初始化一個通道(選擇
的測試通道)的校準時，限定"最佳誤差"並將其設定到高值，以及將可編程增強電路612的
第一組參數設定為當前參數。道，即，確定接收的單獨 的"1"位816的脈衝寬度誤差。脈衝寬度誤差表示可編程增強電路612在均衡性或補償其 他電纜缺陷方面的性能。如果發現PW誤差小於預先建立的最佳誤差(來自步驟1008 "PW 誤差小於最佳誤差"的結果為"是")，在步驟IOIO "設定最佳參數=當前參數，並設定最佳 誤差=PW誤差"中將當前參數記錄為"最佳參數"並將PW誤差記錄為最佳誤差，否則跳過 步驟1010。如果確定已經使用了所有參數組(來自步驟1012 "最後的參數組？"的結果為 "是")，在步驟1014 "在參數存儲器中存儲最佳參數"中將最佳參數永久地存儲在參數存儲 器中，完成該通道的校準，否則(來自步驟1012的結果為"否")在步驟1016 "選擇下一個 參數組"中選擇下一個參數組，以上述的步驟1004開始用新的當前參數測試通道。優選地， 通過校準固定裝置504的校準控制器514(圖7和8)執行步驟1014"在參數存儲器中存儲 最佳參數"，校準控制器504通過鏈路516和I2C接口 630 (圖8和9)訪問參數存儲器700。
圖14示出了圖13的步驟1006 :"測試選擇的測試通道"的擴展，其包括以下步驟
1102 :"將採樣通道的圖形產生器設定到第一位置"；
1104 :"進行通道測試並獲得Tl"; 1106 :"將採樣通道的圖形產生器設定到第二位置"；
1108 :"進行通道測試並獲得T2";以及
1110 :"計算PW誤差"。 測試選擇的測試通道608等價於用當前的設定參數獲得脈衝寬度(PW)誤差。在 第一步驟1102 "將採樣通道的圖形產生器設定到第一位置"中，如此編程採樣通道606(圖 8)的圖形產生器614，使得傳送的採樣圖形804的採樣(正向)邊沿出現在傳送的單獨的 "1"位814的上升邊沿之前。這是圖10中示出的位置，並允許延遲的採樣時鐘810覆蓋接 收的單獨的"1"位816的上升邊沿(在Tl)。 在接下來的步驟1104 "進行通道測試並獲得Tl"中，測試通道(下面的圖15)以 獲得接收的單獨的"1"位816的上升邊沿的相對時間Tl的估計。 在步驟1106 "將採樣通道的圖形產生器設定到第二位置"中，如此編程採樣通道 606 (圖8)的圖形產生器614，使得傳送的採樣圖形804的採樣(正向)邊沿出現在傳送的 單獨的"1"位814的下降邊沿之前。該位置允許延遲的採樣時鐘810覆蓋接收的單獨的"1" 位816的下降邊沿(在T1)。如果可編程延遲器710的範圍足以覆蓋兩個邊沿T1和T2，便 不需要步驟1106。 在接下來的步驟1104"進行通道測試並獲得T2"中，重新測試通道，這時可以獲得 接收的單獨的"1"位816的下降邊沿的相對時間T2的估計。然後，在步驟1110 "計算PW 誤差"中，用傳送的單獨的"l"位814的已知的傳送的脈衝寬度(TPW)減去Tl與T2的差， 來簡單地計算脈寬誤差，即，PW誤差二 (TPW-(T2-T1))的絕對值。 圖15示出了通道測試1200的流程圖，其是圖14的步驟1104"進行通道測試並獲
得Tl"和1108 "進行通道測試並獲得T2"中的每一個的擴展，包括以下步驟 1202 :"選擇第一延遲步長"； 1204 :"設定延遲步長"； 1206 :"採樣測試通道N次並計數1"; 1208 :"存儲計數[延遲步長]";
1210 :確定當前延遲步長是否為"最後的延遲步長？"；
1212 :"計算邊沿位置"；以及
1214 :"選擇下一個延遲步長"。 在通道測試1200中，如下確定接收的單獨的"l"位816的邊沿的位置 在步驟1202 "選擇第一延遲步長"中將延遲步長計數器702 (圖9)初始化到第一
延遲步長； 在步驟1204 "設定延遲步長"中通過延遲步長計數器702設定可編程延遲器710 的延遲； 在步驟1206 "採樣測試通道N次並計數1 "中，採樣雙穩態多諧振蕩器718以可編 程延遲器710的延遲的採樣脈衝714採樣接收的測試圖形806。在測試圖形(在圖形長度 計數器708中計數圖形長度)的N個連續循環中獲得多個N樣本，並在N循環中的每一個 循環中如果樣本為邏輯"l"，便遞增1-計數器720 ; 在根據N-計數器704的確定已經收集了 N個樣本之後，在步驟1208 "存儲計數 [延遲步長]"中，將在1-計數器720中積累的"l"計數存儲在存儲器706中的由延遲步長 索引的地址處。 如果接下來確定了已經應用了所有延遲步長(來自步驟1210"最後的延遲步長？"
的結果為"是")，通過由每一個延遲步長獲得的並位於存儲器706中的"1"計數來計算邊
沿位置。否則(來自步驟1210 "最後的延遲步長？"的結果為"否")，在步驟1214 "選擇
下一個延遲步長"中通過遞增延遲步長計數器702來選擇下一個延遲步長。 優選地，通過校準固定裝置504的校準控制器514(圖7和8)執行邊沿位置的計
算，校準控制器504通過鏈路516和I2C接口 630 (圖8和9)訪問存儲器706。 本發明的實施例與現有技術中使用的現有方法相比具有下列優點。它提供了增強
的HDMI電纜的自校準方法而不需要外部高速測試設備，因為在增強裝置中構建了測試圖
形產生和檢測，通過微控制器或FPGA執行的簡單的控制電路足以通過相對低速的I2C總線
(其是HDMI規範的一部分)進行校準過程。因此可以獲得顯著的經濟性。 雖然參照增強的HDMI電纜描述了本發明的實施例，但根據其他標準的增強的高
速電纜同樣可以從本發明獲益。 雖然詳細描述了本發明的實施例，但對本領域的技術人員顯而易見的是，在下列 權利要求的範圍內可以對實施例進行改變和修改。
權利要求
一種用於校準嵌入在高速電纜中的增強裝置的系統，所述高速電纜包括多個高速通道、低速控制總線、輸入連接器以及輸出連接器，所述系統包括校準固定裝置，包括用於將所述高速通道從所述輸出連接器環接到所述輸入連接器的饋通連接；校準控制裝置，被連接到所述低速控制總線，用於校準所述高速通道。
2. 根據權利要求l的系統，其中所述高速電纜為高清多媒體接口 (HDMI)電纜。
3. 根據權利要求1的系統，其中所述增強裝置包括多個通道電路，每一個用於增強所述高速通道中的對應的一個，每一個通道電路包括圖形產生器和響應於可編程的參數的可編程增強電路；低速控制總線接口 ，聯結所述低速控制總線用於控制每一個通道電路的所述圖形產生器；採樣電路，用於採樣所述可編程增強電路的輸出；以及採樣控制電路，用於監視所述採樣電路和設定所述可編程的參數。
4. 根據權利要求3的系統，其中每一個通道電路包括多路復用器，所述多路復用器用於擇一地選擇任務模式下所述可編程增強電路的輸出或校準模式下所述圖形產生器的輸出，所述任務模式對應於所述高速電纜的正常使用，所述校準模式保留用於校準所述增強裝置。
5. 根據權利要求4的系統，其中所述採樣電路包括可編程延遲器，用於延遲所述可編程增強電路中的第一選擇的可編程增強電路的輸出；採樣電路部件，用於在所述第一選擇的可編程增強電路的延時的輸出的時控下從所述可編程增強電路中的第二選擇的可編程增強電路的輸出產生樣本，其中所述樣本具有"O"和"l"的值；以及用於確定N個產生的樣本的平均值的裝置；以及其中所述採樣控制電路包括裝置，用於以預定的延遲步長改變所述可編程延遲器並為每一個延遲步長確定N個產生的樣本的平均值；以及存儲器，用於在每一個延遲步長之後存儲所述平均值。
6. 根據權利要求5的系統，其中所述校準控制裝置包括用於使用所述存儲的平均值在所述預定的延遲步長之間內插的裝置。
7. 根據權利要求l的系統，其中所述校準控制裝置為微控制器。
8. 根據權利要求l的系統，其中所述校準控制裝置為現場可編程陣列。
9. 一種耦合到高速電纜的增強裝置，所述高速電纜包括多個高速通道和低速控制總線，所述增強裝置包括多個通道電路，每一個用於增強所述高速電纜的對應的高速通道，每一個通道電路包括圖形產生器和響應於可編程的參數的可編程增強電路；低速控制總線接口，用於控制每一個通道電路的所述圖形產生器；採樣電路，用於採樣所述可編程增強電路的輸出；以及採樣控制電路，用於監視所述採樣電路和設定所述可編程的參數。
10. 根據權利要求9的增強裝置，其中每一個通道電路包括多路復用器，所述多路復用器用於擇一地選擇任務模式下所述可編程增強電路的輸出或校準模式下所述圖形產生器的輸出，所述任務模式對應於所述高速電纜的正常使用，所述校準模式保留用於校準所述增強裝置。
11. 根據權利要求io的增強裝置，其中，所述採樣電路包括可編程延遲器，用於延遲所述可編程增強電路中的第一選擇的可編程增強電路的輸出；採樣電路部件，用於在所述第一選擇的可編程增強電路的延時的輸出的時控下從所述可編程增強電路中的第二選擇的可編程增強電路的輸出產生樣本，其中所述樣本具有"O"和"l"的值；以及用於確定N個產生的樣本的平均值的裝置；以及所述採樣控制電路包括裝置，用於以確定的延遲步長改變所述可編程延遲器並為每一個延遲步長確定N個產生的樣本的平均值；以及存儲器，用於在每一個延遲步長之後存儲所述平均值。
12. —種用於校準嵌入在高速電纜中的增強裝置的方法，所述高速電纜承載多個高速通道和低速控制總線，並包括輸入連接器和輸出連接器，所述方法包括以下步驟(a) 將所述高速通道從所述輸出連接器環接到所述輸入連接器；(b) 從所述高速通道中選擇測試通道；(C)從剩餘的高速通道中選擇採樣通道；(d) 校準所述測試通道；以及(e) 重複所述步驟(b)到(d)直到校準所有的高速通道。
13. 根據權利要求12的方法，其中校準所述測試通道包括以下步驟(f) 選擇並設定所述增強裝置的參數組；(g) 用所選擇的參數組測試所述測試通道以獲得指示所述增強裝置的性能的脈衝寬度誤差，較低的誤差指示較佳的性能；(h) 選擇不同的參數組；以及(i) 重複所述步驟(g)和(h)直到最小化所述脈衝寬度誤差。
14. 根據權利要求13的方法，其中測試所述測試通道包括以下步驟(j)通過所述測試通道發送包括傳送的脈衝的重複的測試圖形；(k)通過所述採樣通道發送與所述重複的測試圖形同步的重複的採樣圖形；(1)通過環接的電纜從所述測試通道和所述採樣通道分別接收接收的測試圖形和接收的採樣圖形；(m)用所述接收的採樣圖形採樣所述接收的測試圖形以獲得所述接收的測試圖形的接收的脈衝的上升和下降邊沿的相對時間；(n)通過所述相對時間的差來計算所述接收的脈衝的脈衝寬度；以及(o)計算所述脈衝寬度誤差作為所述傳送的脈衝與所述接收的脈衝的脈衝寬度之間的絕對差。
15. 根據權利要求14的方法，其中所述步驟(m)包括以下步驟(P)通過可編程延遲器來延遲所述接收的採樣圖形以獲得延遲的採樣脈衝；(q)用所述延遲的採樣脈衝N次採樣所述接收的測試圖形以根據所述接收的測試圖形的電平產生"0"和"l"樣本；(r)計數所述"l"樣本；(s)在存儲器中存儲所述"l"樣本的計數和所述延遲；(t)對於不同的延遲，重複所述步驟(p)到(S);(U)通過所存儲的延遲和所存儲的樣本計數來計算上升和下降邊沿的相對時間。
16. —種通過使用採樣脈衝來估計接收的信號中的脈衝邊沿的位置的方法，包括以下步驟(1) 通過可編程延遲器來延遲所述採樣脈衝以獲得延遲的採樣脈衝；(2) 用所述延遲的採樣脈衝N次採樣所述接收的信號以根據所述接收的信號的電平產生"0"禾P "l"樣本；(3) 計數所述"l"樣本；(4) 在存儲器中存儲所述"l"樣本的計數和所述延遲；(5) 對於不同的延遲，重複所述步驟(1)到(5);(6) 通過所存儲的延遲和所存儲的樣本計數來計算所述脈衝邊沿的時間。
全文摘要
HDMI電纜會呈現依賴頻率的信號衰減、碼間幹擾以及對間扭斜。與電纜集成的增強裝置可以補償電纜的該缺陷。描述了具有增強裝置的自校準電纜，其中在自校準過程中最優地設置控制所述增強裝置的響應的參數，其中所述自校準過程包括通過包含校準控制裝置的校準固定裝置將所述增強的電纜環接到其自身。所述增強裝置包括圖形產生器和採樣電路。在用作採樣通道的其他通道中的一個通道的幫助下，單獨測試和校準電纜的每一個高速通道。
文檔編號H04L1/20GK101765994SQ200880100471
公開日2010年6月30日 申請日期2008年7月25日 優先權日2007年7月25日
發明者G·D·古斯裡, J·A·基恩, J·M·霍蘭 申請人:雷德米爾技術有限公司