電感耦合式傳輸電晶體正交電壓控制振蕩器的製作方法

2023-08-04 06:05:16

相關申請案交叉參考

不適用。

關於聯邦政府贊助的研究或研發的聲明

不適用。

背景技術：

優選實施例涉及電壓控制振蕩器(vco)技術，且更特定來說，涉及一種正交vco(qvco)。

vco是輸出具有由施加到vco的偏置電壓的電平控制的頻率的振蕩信號的裝置(即，振蕩器)。因此，到vco的固定dc偏置電壓應理想地產生固定輸出頻率信號，而所述偏置電壓還可變化以便使vco輸出頻率變化。因此，關於所述vco輸出頻率，可施加調製偏置信號以致使vco輸出具有調製頻率(或相位)的信號。

封包用於傳遞數據的1個以上位/符號且與優選實施例相關的特定類型的調製方案是正交相移鍵控(qpsk)。在qpsk中，vco提供正交振蕩信號，藉此操作為qvco，其中正交信號由四個不同振蕩信號(各自與其它振蕩信號間隔開90度)組成。更具體來說，作為一種類型的相移鍵控(psk)，qpsk通過調製(即，改變)載波信號的相位而傳遞數據。qpsk中的術語「正交」指示存在四個不同相位，每一相位優選地相對於彼此正交以用於數據調製。因此，更具體來說，單個數據量或「符號」可由通常在qpsk星座中等間隔分布於間隔開90度的位置處的四個可用相位中的任一者表示。這些單獨位置中的每一位置可表示兩個二進位位的不同四選一(one-of-four)組合，藉此準許表示二進位值11、01、00或10的符號的傳遞。在qpsk中，通常通過將位流分離成兩個單獨位流(表示為同相流(指定為i)及正交相位(指定為q))而調製及解調此數據。i數據由第一信號(例如，正弦波)調製，而q數據由與第一信號間隔開90度的第二信號(例如，餘弦波)調製，其中將結果相加以提供所發射qpsk信號。在反向過程中實現解調。

考慮到前述內容，關於qpsk方法值得注意的是其涉及正交相位，且在電子電路中此類相位通常使用鎖定成正交(也就是說，具有如較早所介紹而彼此間隔開90度的四個不同輸出)的vco來實施。此架構通常稱為正交vco，或簡稱為qvco。此外，正交本機振蕩還可用於其它應用(例如接收器中的圖像抑制)中且為重要的。因此，通過進一步背景描述方式，下文描述兩個現有技術qvco。

圖1圖解說明通常以10來展示的現有技術並聯注入qvco的示意圖。qvco10包含可根據已知原理經構造以用於偏置各種所圖解說明裝置的偏置控制電路12，如下文進一步探索。qvco10還包含兩個對稱振蕩電路20及50，所述兩個對稱振蕩電路耦合在一起以便將所述兩個對稱振蕩電路的操作及振蕩信號鎖定為正交，如稍後將解釋。由於電路20及50為對稱的，因此以下論述將通過實例方式詳述電路20，後續接著對相當的電路50的概述。

振蕩電路20包含第一電感器22及第二電感器24(各自具有經連接以接收展示為vdd的固定電壓電位的相應第一端子22t1及24t1)。電感器22的第二端子22t2連接到節點26，節點26還連接到nmos電晶體28的漏極，且電感器24的第二端子24t2連接到節點30，節點30還連接到nmos電晶體32的漏極。nmos電晶體28及32的源極連接到節點34，且nmos電晶體28及32的柵極交叉耦合，也就是說，nmos電晶體28的柵極連接到nmos電晶體32的漏極，且nmos電晶體32的柵極連接到nmos電晶體28的漏極。節點34連接到nmos電晶體36的漏極，nmos電晶體36使其柵極連接到偏置控制電路12且使其源極連接到較低參考電位(通過實例方式展示為接地)。

振蕩電路20還包含兩個額外nmos電晶體38及40，所述兩個額外nmos電晶體中的每一者經連接以用於由振蕩電路50提供的相應輸出信號的並聯注入，如現在所探索。nmos電晶體38的漏極連接到節點26，且nmos電晶體38的源極連接到節點42。nmos電晶體38的柵極經連接以均經由解耦電路44從振蕩電路50接收振蕩輸出信號q-及從偏置控制電路12接收dc偏置信號。解耦電路44可以此項技術中已知的各種方式構造，因此按照慣例且為實例起見，此在圖1中展示為ac信號q-通過電容器c連接且來自電路12的dc偏置通過電阻器r連接。nmos電晶體40的漏極連接到節點30，且nmos電晶體40的源極連接到節點42。nmos電晶體40的柵極經連接以均經由解耦電路46從振蕩電路50接收振蕩輸出信號q+以及接收dc偏置信號。對解耦電路46的圖解說明與針對解耦電路44所提供相同，其中此處ac信號q+通過電容器c連接且來自電路12的dc偏置通過電阻器r連接。nmos電晶體48使其漏極連接到節點42、使其源極連接到較低參考電位(例如，接地)且使其柵極連接到偏置控制電路12。最後注意，節點26提供第一振蕩輸出信號i+且節點30提供第二振蕩輸出信號i-，其中這兩個信號理想地間隔開180度，也如稍後進一步詳述。

如上文所介紹，振蕩電路50相對于振蕩電路20在裝置及連接上為相當的。然而，如現在將了解，振蕩電路50提供正交q輸出且響應於同相i輸入(如從振蕩電路20輸出)而操作。具體來說，振蕩電路50包含第一電感器52及第二電感器54(各自具有經連接以接收固定電壓電位vdd的相應第一端子52t1及54t1)。電感器52的第二端子52t2連接到節點56，節點56還連接到nmos電晶體58的漏極，且電感器54的第二端子54t2連接到節點60，節點60還連接到nmos電晶體62的漏極。nmos電晶體58及62的源極連接到節點64，且nmos電晶體58及62的柵極交叉耦合，也就是說，nmos電晶體58的柵極連接到nmos電晶體62的漏極，且nmos電晶體62的柵極連接到nmos電晶體58的漏極。節點64連接到nmos電晶體66的漏極，nmos電晶體66使其柵極連接到偏置控制電路12且使其源極連接到較低參考電位(例如，接地)。

振蕩電路50還包含兩個額外nmos電晶體68及70，所述兩個額外nmos電晶體中的每一者經連接以用于振蕩電路20的相應輸出信號的並聯注入，如現在所探索。nmos電晶體68的漏極連接到節點56，且nmos電晶體68的源極連接到節點72。nmos電晶體68的柵極經連接以均經由解耦電路74從振蕩電路20接收振蕩輸出信號i+以及接收dc偏置信號。因此，如在上文所描述解耦電路的情形中，ac信號i+通過電容器c連接且來自電路12的dc偏置通過電阻器r連接。nmos電晶體70的漏極連接到節點60，且nmos電晶體70的源極連接到節點72。nmos電晶體70的柵極經連接以均經由解耦電路76從振蕩電路20接收振蕩輸出信號i-以及接收dc偏置信號。因此，如在上文所描述解耦電路的情形中，ac信號i-通過電容器c連接且來自電路12的dc偏置通過電阻器r連接。nmos電晶體78使其漏極連接到節點72、使其源極連接到較低參考電位(例如，接地)且使其柵極連接到偏置控制電路12。最後注意，節點56提供第一振蕩輸出信號q+，且節點60提供第二振蕩輸出信號q-，其中這兩個信號理想地間隔開180度，也如稍後進一步詳述。

現在針對此文件中的上下文大體描述qvco10的操作，其中額外方面可容易地被所屬領域的技術人員知曉或確定。首先參看振蕩電路20，一般來說可相對於電感器22及24以及nmos電晶體28及32觀察到振蕩環路。特定來說，在具有此環路的情況下，電荷在電感與固有電晶體電容之間振蕩，且同時將趨向於減弱電路的響應的電阻也存在於電路中，如vco技術領域中已知nmos電晶體28及32的柵極的交叉耦合提供負跨導(有時還稱為–r)，以便補償此電阻且將環路維持于振蕩中。因此，此環路提供振蕩信號i+及i-，當電荷在環路中進行交換時且考慮到nmos電晶體28及32的交叉耦合，所述振蕩信號致使那些電晶體中的一者的漏極的電壓上升而另一者的漏極的電壓以互補方式下降且反之亦然，使得在那些漏極處的i+及i-是反相信號，也就是說，i+及i-保持彼此間隔開180度(即，一半周期)。除上文所描述環路操作之外，還注意，與nmos電晶體28及32的組合併聯的nmos電晶體38及40中的每一者分別將信號q-及q+注入或調製到環路中。具體來說，偏置控制電路12維持nmos電晶體48接通作為電流源，同時將dc偏置電壓施加到nmos電晶體38及40中的每一者的柵極，因此nmos電晶體38及40中的每一者保持接通且進一步響應於相應輸入q-及q+的上升及下降而傳導電流。因此，穿過nmos電晶體38及40的總電流保持恆定(即，等於源nmos電晶體48的電流)，藉此當穿過那些電晶體中的一者的電流增加時，穿過另一者的電流以互補方式降低且反之亦然，因此維持總電流。

參看振蕩電路50，其通常以與振蕩電路20相同的方式操作(雖然以相移方式)，且因此假定讀者熟悉前述論述(現在關於相當的電路50對其簡略概述)。通常，電感器52及54以及nmos電晶體58及62的環路振蕩且在那些電晶體的漏極處的相對互補電位提供反相輸出配對q+及q-。此外，通過將i+及i-從電路20注入到nmos電晶體68及70的相應柵極中而調製所述環路，其中那些電晶體中的每一者響應於其柵極處的dc偏置而總是接通且一起傳導與源自nmos電晶體78的電流匹配的總電流，藉此當穿過那些電晶體中的一者的電流增加時，穿過另一者的電流以互補方式降低且反之亦然，因此維持總電流。

已描述電路20及50的一般操作後，進一步注意，此操作將振蕩電路20鎖定為相對于振蕩電路50正交。如上文所提及，在每一電路中輸出(即，q+及q-或i+及i-)是反相信號。藉助於交叉耦合，兩個槽路及裝置為相同的且兩個槽路中的相量電流的量值相等，四個輸出中的每一者將保持為正交(間隔開90度)。

圖2圖解說明通常以80來展示的現有技術串聯注入qvco的示意圖。qvco80包含可根據已知原理構造以用於偏置各種所圖解說明裝置的偏置控制電路110，如下文進一步探索。qvco80還包含兩個對稱振蕩電路90及120，所述兩個對稱振蕩電路耦合在一起以便將所述兩個對稱振蕩電路的操作及振蕩信號鎖定為正交，如稍後將解釋。由於電路90及120為對稱的，因此以下論述將通過實例方式詳述電路90，後續接著對相當的電路120的概述。

振蕩電路90包含第一電感器92及第二電感器94(各自具有經連接以接收展示為vdd的固定電壓電位的相應第一端子92t1及94t1)。電感器92的第二端子92t2連接到節點96，節點96還連接到nmos電晶體98的漏極，且電感器94的第二端子94t2連接到節點100，節點100還連接到nmos電晶體102的漏極。nmos電晶體98的源極連接到節點104，且nmos電晶體102的源極連接到節點106。nmos電晶體98及102的柵極交叉耦合，也就是說，nmos電晶體98的柵極連接到nmos電晶體102的漏極，且nmos電晶體102的柵極連接到nmos電晶體98的漏極。節點104連接到nmos電晶體108的漏極，nmos電晶體108使其柵極連接到解耦電路110且使其源極連接到節點112。解耦電路110遵循圖1的相同慣例，因此再次ac信號q-通過電容器c連接到nmos電晶體108的柵極且來自電路110的dc偏置通過電阻器r也連接到nmos電晶體108的柵極。節點106連接到nmos電晶體114的漏極，nmos電晶體114使其柵極連接到解耦電路116且使其源極連接到節點112。解耦電路116通過電容器c將q+連接到nmos電晶體114的柵極且通過電阻器r將來自電路110的dc偏置連接到nmos電晶體114的柵極。節點112連接到nmos電晶體118的漏極，nmos電晶體118使其源極連接到接地且使其柵極連接到偏置控制電路110。

如上文所介紹，振蕩電路120相對于振蕩電路90在裝置及連接上為相當的。然而，振蕩電路120提供正交q輸出且響應於如從振蕩電路90輸出的同相i輸入而操作。具體來說，振蕩電路120包含第一電感器122及第二電感器124(各自具有經連接以接收固定電壓電位vdd的相應第一端子122t1及124t1)。電感器122的第二端子122t2連接到節點126，節點126還連接到nmos電晶體128的漏極，且電感器124的第二端子124t2連接到節點130，節點130還連接到nmos電晶體132的漏極。nmos電晶體128的源極連接到節點134，且nmos電晶體132的源極連接到節點136。nmos電晶體128及132的柵極交叉耦合，也就是說，nmos電晶體128的柵極連接到nmos電晶體132的漏極，且nmos電晶體132的柵極連接到nmos電晶體128的漏極。節點134連接到nmos電晶體138的漏極，nmos電晶體138使其柵極連接到解耦電路140且使其源極連接到節點142。解耦電路140通過電容器c將ac信號i+耦合到nmos電晶體138的柵極且通過電阻器r將來自電路110的dc偏置耦合到nmos電晶體138的柵極。節點136連接到nmos電晶體144的漏極，nmos電晶體144使其柵極連接到解耦電路146且使其源極連接到節點142。解耦電路146通過電容器c將i-連接到nmos電晶體144的柵極且通過電阻器r將來自電路110的dc偏置連接到nmos電晶體144的柵極。節點142連接到nmos電晶體148的漏極，nmos電晶體148使其源極連接到接地且使其柵極連接到偏置控制電路110。

現在針對此文件中的上下文大體描述qvco80的操作，其中額外方面可容易地被所屬領域的技術人員知曉或確定。

首先參看振蕩電路90，一般來說可相對於電感器92及94、經交叉耦合nmos電晶體98及102以及分別與nmos電晶體98及102串聯的nmos電晶體108及114觀察到振蕩環路。具體來說，偏置控制電路110維持nmos電晶體118接通作為電流源且將dc偏置電壓施加到nmos電晶體108及114中的每一者的柵極，因此nmos電晶體108及114中的每一者保持接通且傳導電流—此外，由於這些電晶體分別與nmos電晶體98及102串聯，因而那些電晶體也分別使與nmos電晶體108及114相同的電流流過，其中穿過全部四個電晶體的總計電流保持恆定且等於源自nmos電晶體118的電流。此外，在具有此環路的情況下，電荷在電感與固有電晶體電容之間振蕩，其中nmos電晶體98及102的柵極的交叉耦合提供負跨導以將環路維持于振蕩中。因此，當電荷在環路中進行交換時，此環路提供反相振蕩信號i+及i-。此外，nmos電晶體98及102通過將q-及q+的相位分別注入到振蕩信號中而調製環路振蕩。

參看振蕩電路120，其通常以與振蕩電路90相同的方式操作(雖然以相移方式)。通常，偏置控制電路110維持nmos電晶體148接通作為電流源且將dc偏置電壓施加到nmos電晶體138及144中的每一者的柵極，因此nmos電晶體138及144中的每一者保持接通且傳導電流—此外，由於這些電晶體分別與nmos電晶體128及132串聯，因而那些電晶體也分別使與nmos電晶體138及144相同的電流流過，其中穿過全部四個電晶體的總計電流保持恆定且等於源自nmos電晶體148的電流。此外，在具有此環路的情況下，電荷在電感與固有電晶體電容之間振蕩，其中nmos電晶體128及132的柵極的交叉耦合提供負跨導以將環路維持于振蕩中。因此，當電荷在環路中進行交換時，此環路提供反相振蕩信號q+及q-。此外，nmos電晶體138及144通過將i+及i-的相位分別注入到振蕩信號中而調製環路振蕩。

已描述電路90及120的一般操作後，進一步注意，此操作將振蕩電路90鎖定為相對于振蕩電路120正交。藉助於交叉耦合，兩個槽路及裝置為相同的且兩個槽路中的相量電流的量值相等，四個輸出中的每一者將保持為正交(間隔開90度)。

儘管以上及相關方法已滿足現有技術中的各種需要，但其也提供各種缺點。舉例來說，本發明人已觀察到，電晶體注入i/q信號總是接通，藉此導致相當大的電力消耗量。另外，此配置將不期望閃爍噪聲引入到qvco中，所述不期望閃爍噪聲還被上變頻到所關注/振蕩頻率，藉此將噪聲添加到使用振蕩信號的系統中。

考慮到前述內容，本發明人力圖對現有技術進行改進，如下文進一步詳述。

技術實現要素：

在優選實施例中，存在一種用於提供振蕩輸出信號的正交電壓控制振蕩器(qvco)。所述qvco包含用於產生第一輸出信號及第二輸出信號的第一振蕩電路，那些信號是第一組反相信號。所述qvco還包含用於產生第三輸出信號及第四輸出信號的第二振蕩電路，那些信號是第二組反相信號。所述第一振蕩電路還具有用於將不具有dc電流的所述第二組反相信號注入到所述第一輸出信號及所述第二輸出信號中的注入電路，且所述第二振蕩電路還具有用於將不具有dc電流的所述第一組反相信號注入到第三輸出信號及第四輸出信號中的注入電路。

還揭示及主張眾多其它發明性方面。

附圖說明

圖1圖解說明現有技術並聯注入qvco的電示意圖。

圖2圖解說明現有技術串聯注入qvco的電示意圖。

圖3圖解說明優選實施例qvco的電示意圖。

圖4圖解說明圖3的qvco的同相及正交信號的時序圖。

具體實施方式

上文在此文件的背景技術章節中描述圖1及2，且假定讀者熟悉所述論述的原理。

圖3圖解說明通常以160來展示的優選實施例正交電壓控制振蕩器(qvco)的示意圖。qvco160包含可根據已知原理經構造以用於偏置qvco且更特定來說用於偏置qvco160的偏置控制電路162，如下文進一步探索。qvco160還包含兩個對稱振蕩電路170及200，所述兩個對稱振蕩電路彼此電感耦合以便將所述兩個對稱振蕩電路的操作及振蕩信號鎖定為正交，如稍後將解釋。由於電路170及200為對稱的，因此以下論述將通過實例方式詳述電路170，後續接著對相當的電路200的概述。

振蕩電路170包含第一電感器172及第二電感器174(各自具有經連接以接收展示為vdd的固定電壓電位(或此可被視為由電感器172及174兩者表示的單個電感器中的中心或其它中間抽頭)的相應第一端子172t1及174t1)。電感器172的第二端子172t2連接到節點176，節點176還連接到nmos電晶體178的漏極且連接到nmos電晶體180的漏極。電感器174的第二端子174t2連接到節點182，節點182還連接到nmos電晶體184的漏極且連接到nmos電晶體186的漏極。nmos電晶體178的源極連接到節點182，且nmos電晶體184的源極連接到節點176。nmos電晶體180及186的源極連接到節點188，節點188連接到nmos電晶體190的漏極，nmos電晶體190使其源極連接到接地且使其柵極連接到偏置控制電路162。振蕩電路170還包含第三電感器192及第四電感器194(各自具有經連接以從偏置控制電路162接收偏置電壓電位的相應第一端子192t1及194t1)。電感器192的第二端子192t2連接到nmos電晶體178的柵極，且電感器194的第二端子194t2連接到nmos電晶體184的柵極。

振蕩電路200相當于振蕩電路170，且包含第一電感器202及第二電感器204，其各自具有經連接以接收vdd的相應第一端子202t1及204t1(或此節點還可被視為由電感器202及204兩者表示的單個電感器中的中心或其它中間抽頭)。電感器202的第二端子202t2連接到節點206，節點206還連接到nmos電晶體208的漏極且連接到nmos電晶體210的漏極。電感器204的第二端子204t2連接到節點212，節點212還連接到nmos電晶體214的漏極且連接到nmos電晶體216的漏極。nmos電晶體208的源極連接到節點212，且nmos電晶體214的源極連接到節點206。nmos電晶體210及216的源極連接到節點218，節點218連接到nmos電晶體220的漏極，nmos電晶體220使其源極連接到接地且使其柵極連接到偏置控制電路162。振蕩電路200還包含第三電感器222及第四電感器224(各自具有經連接以從偏置控制電路162接收偏置電壓電位的相應第一端子222t1及224t1)。電感器222的第二端子222t2連接到nmos電晶體208的柵極，且電感器224的第二端子224t2連接到nmos電晶體214的柵極。

振蕩電路170及200還彼此電感耦合，如現在所描述。在圖3中使用已知電感器點規定(dotconvention)展示在此方面的耦合。因此，電路170的電感器172耦合到電路200的電感器222，且電路170的電感器174耦合到電路200的電感器224—此耦合還通過虛線電感路徑箭頭ip1展示。因此，在此意義上，所述對電感器172及174與所述對電感器222及224形成變壓器對。此外，電路170的電感器192耦合到電路200的電感器204，且電路170的電感器194耦合到電路200的電感器202—此耦合還通過虛線電感路徑箭頭ip2方式展示。因此，在此意義上，所述對電感器192及194與所述對電感器204及202形成變壓器對。因此，如變壓器技術領域中所眾所周知，穿過一個(或一對串聯)電感器的電流將在所述電感器電感或磁性耦合到其(通常通過將電感器彼此接近而定位，其中此接近的距離或其它磁性耦合技術可由所屬領域的技術人員確定)的電感器中感應電流。

現在描述qvco160的操作。首先參看振蕩電路170，一般來說可相對於電感器172及174以及nmos電晶體180及186(其在偏置控制電路162啟用源nmos電晶體190時啟用且vdd施加於電感器172與174之間)觀察到振蕩環路。此外，在具有此環路的情況下，電荷在電感與固有電晶體電容之間振蕩，且同時將趨向於減弱電路的響應的電阻也存在於電路中，nmos電晶體180及186的柵極的交叉耦合提供負跨導以補償此電阻且將環路維持于振蕩中。因此，電荷在環路中進行交換且考慮到nmos電晶體180及186的交叉耦合，那些電晶體中的一者的漏極的電壓上升而另一者的漏極的電壓以互補方式下降且反之亦然，使得在那些漏極處的i+及i-是反相信號，也就是說，i+及i-保持彼此間隔開180度(即，一半周期)。

除前述內容之外，nmos電晶體178及184還響應於來自振蕩電路200的相應反相信號q-及q+而在其柵極處接收感應信號，其中這些感應信號展示於圖3中且在本文中稱為q-』及q+』。更特定來說，在振蕩電路170跨越電感器172及174產生i+及i-的同時，振蕩電路200在偏置控制電路162啟用其源nmos電晶體220且vdd施加於電感器202與204之間時相當地操作，藉此跨越電感器202及204產生q+及q-；這些後面的電感器202及204在振蕩電路170的電感器194及192中感應相應對應(counterpart)信號，藉此將信號q-』施加到nmos電晶體178的柵極且將信號q+』施加到nmos電晶體184的柵極。因此，儘管振蕩電路170趨向於在上文所描述的環路中振蕩，但進一步注入到所述振蕩信號中的是互相耦合的nmos電晶體178及184(其也分別響應於q-』及q+』而相對於彼此以互補方式操作)的影響。因此，類似地參看振蕩電路200，相當的但經相移操作發生，藉此可再次相對於電感器202及204以及nmos電晶體210及216觀察到振蕩環路，但同時所述環路由於其中存在互相耦合的nmos電晶體208及214(其響應於相應柵極信號i+』及i-』而操作，那些信號從振蕩電路170的電感器172及174被感應到電感器222及224中)而進一步受影響。因此，如現有技術，兩個振蕩電路170及200被鎖定為正交，但不同於現有技術，實施不同配置，具有下文所演示的額外益處。

已描述電路170及200的一般操作後，進一步注意，此操作將振蕩電路170鎖定為相對于振蕩電路200正交。如上文所提及，在每一電路中輸出(即，q+及q-或i+及i-)是反相信號。藉助於交叉耦合，兩個槽路及裝置為相同的且兩個槽路中的相量電流的量值相等，四個輸出中的每一者將保持為正交(間隔開90度)。

圖4圖解說明qvco160的正交(即，q-及q+)及同相(即，i+及i-)輸出的時序圖。如上文所描述，一般來說所述信號為反相的且被鎖定為正交，因此圖4確認q-及q+間隔開180度且i+及i-也間隔開180度。圖4還演示i+在q-之後移位90度且i-在q+之後移位90度。依據這些信號的時序及圖3中的連接，可觀察到優選實施例與現有技術相比的各種益處，如下文所討論。

在現有技術(例如，圖1及2)中，i/q注入電晶體通過施加dc信號而總是保持接通，藉此持續消耗電力且還將閃爍噪聲引入到振蕩器信號中，所述閃爍噪聲還被上變頻到所關注/振蕩頻率，藉此將噪聲添加到使用振蕩信號的系統中。相比來說，圖3的優選實施例不支持dc電流到i/q注入電晶體(例如，178及184；208及214)且還包含其中i/q注入電晶體能夠關斷、藉此減小閃爍噪聲的影響同時仍維持i/q輸出振蕩信號的周期。下文進一步討論此類周期。

圖4圖解說明第一關斷時間周期toff1，其在反相信號q-及q+中的每一者接近0伏特的情況下發生。特定來說在此發生時，針對i+/i-注入nmos電晶體208及214，q-與q+信號之間的電壓差將在toff1期間接近於0v。舉例來說，考慮在此時間期間的nmos電晶體208，在所述點處其漏極(節點206)電壓q+到源極(節點212)電壓q-將大約為0v，藉此致使所述電晶體不進行注入。以相當的方式，針對在此時間期間的nmos電晶體214，其漏極(節點212)電壓q-到源極(節點206)電壓q+將大約為0v，藉此致使所述電晶體也不進行注入。

圖4還圖解說明關斷時間周期toff2，其當i+在注入nmos電晶體208的±vt內且i-在注入nmos電晶體214的±vt內時發生。特定來說在這些條件發生時，nmos電晶體208的柵極處的感應信號i+』提供不足以將電晶體208接通的柵極到源極電壓，且同樣nmos電晶體214的柵極處的感應信號i-』提供不足以將電晶體214接通的柵極到源極電壓。考慮到前述內容，注意，i+/i-注入nmos電晶體208及214關斷達至少總時間周期toff1+toff2。

注意，相當于振蕩電路200中的關斷周期toff1及toff2的周期也發生于振蕩電路170中且在圖4中展示為toff3及toff4。具體來說，在關斷周期toff3期間，反相信號i+及i-接近0伏特，使得針對q+/q-注入nmos電晶體178及184，在此時間期間i+與i-信號之間的電壓差將小於閾值電壓vt且針對那兩個電晶體將所述差施加為源極到漏極電壓，藉此致使那兩個電晶體關斷。此外，在關斷周期toff4期間，q+及q-在注入nmos電晶體178及184的±vt內，且在這些條件發生時，nmos電晶體184的柵極處的感應信號q+』提供不足以將電晶體184接通的柵極到源極電壓，且同樣nmos電晶體178的柵極處的感應信號q-』提供不足以將電晶體178接通的柵極到源極電壓。考慮到前述內容，注意，q+/q-注入nmos電晶體184及178關斷達至少總時間周期toff3+toff4。

作為另一觀察，優選實施例qvco160還準許偏置控制電路162在實際上是電感器192與194之間以及電感器222與224之間的中心抽頭的位置處建立電位。此可調整性允許進行調諧以關於前面的中心抽頭調整nmos電晶體178及184的柵極電位或關於後面的中心抽頭調整nmos電晶體208及214的柵極電位，(舉例來說)以解決任一對電晶體中的每一電晶體之間的任何不匹配或確保經鎖定i/q正交(即，其中全部四個信號維持於或接近於間隔開90度)。因此，利用此調整還可解決來自振幅調製或相位調製的對相位噪聲的貢獻。

依據以上內容，展示優選實施例以提供具有經改進性能的qvco，其在一個優選實施例中通過消除到i/q注入電晶體的任何dc偏置而實現。在優選實施例中，此方法是在無單獨dc偏置施加到i/q注入電晶體柵極的情況下使用感應振蕩(ac)信號來驅動所述i/q注入電晶體柵極而實施。與現有技術相比，優選實施例qvco還通過以下方式來改進性能：在安靜操作狀態期間實施其中i/q注入電晶體可被停用的時間周期，使得經正交鎖定振蕩輸出信號在節省電力的同時繼續。還提供可調整性以用於精細粒度調諧且從振幅調製或相位調製操作進行改進。因此，演示優選實施例具有眾多益處，且其它益處將進一步由所屬領域的技術人員確定。仍進一步，儘管已根據所揭示實施例而提供各種替代方案，但預期其它替代方案且另外其它替代方案可由所屬領域的技術人員確定。舉例來說，儘管將電晶體178、184、208及214中的每一者展示且描述為nmos電晶體，但在替代優選實施例中，那些裝置中的任一者可為mpmos、甚至具有nmos及pmos兩者。因此，考慮到前述內容，所屬領域的技術人員應進一步了解，儘管已詳細地描述一些實施例，但可在不背離如由所附權利要求書界定的發明性範圍的情況下對上文所陳述描述做出各種替換、修改或更改。