數字感測電路的製作方法

2023-07-19 07:27:26

專利名稱：:數字感測電路的製作方法
技術領域：
：本發明涉及一種存儲器中的感測電路，且特別涉及一種多穩態存儲元件中的數字感測電路。
背景技術：
：近年來，一種雙穩態(bistable)材料被應用於製造存儲元件以及開關切換器等，此種雙穩態材料包括無機材料以及有機材料(organicmaterial)，且此種雙穩態材料隨著施加於其上的電壓的不同，而在高阻抗狀態與低阻抗狀態之間轉換。值得注意的是，將這種有機材料設置於兩電極之間而製造出的多穩態存儲元件具有成為新一代的非易失性存儲元件的潛力。相對於矽基礎元件(silicon-baseddevice)，以有機材料所製造的有機元件具有較佳的延展性與可彎曲性等的優點，且由於有機材料幾乎可以塗布於任何表面上，因此，使得在具有彈性的塑膠基底上形成有機存儲器陣列成為可能，另外，有機材料可在矽工藝完成後才來製造與處理，更進一步簡化了整個工藝。故由於上述優點與特性，將來必定有愈來愈多的印刷工藝(printingmanufacturingprocess)被發展來應用於有機元件的大量生產上，而使得有機元件的成本顯著降低，且應用更為廣泛。圖1為一種有機存儲器內有機存儲單元的理想化特性曲線圖，此有機存儲單元使用有機材料來製造，請參照圖1。此有機存儲單元至少具有雙穩態特性，亦即，至少可處於高阻抗狀態或低阻抗狀態。當有機存儲單元處於高阻抗狀態時，其偏壓電壓與傳導電流之間的關係如路徑110所示，故當有機存儲單元處於高阻抗狀態，然後施加偏壓電壓VR於此有機存儲單元，則流經此有機存儲單元的傳導電流為I0。當施加的偏壓電壓超過VT1後，則此有機存儲單元從處於高阻抗狀態轉為處於低阻抗狀態，而後，其偏壓電壓與傳導電流之間的關係如路徑120所示，故當有機存儲單元處於低阻抗狀態，且所施加的偏壓電壓為VR，則流經有機存儲單元的傳導電流為I1，其中I1＞＞I0。而後，當施加的偏壓電壓低過VT0後，則此有機存儲單元又從處於低阻抗狀態轉為處於高阻抗狀態。請注意，圖1的特性曲線明顯地被理想化了，隨著有機存儲單元所使用的有機材料的不同，其特性曲線或有些不同，但基本上有機存儲器所利用的特性，並不超出上述解釋圖1的理想化特性曲線的範疇。由上述可知，使用具有至少雙穩態特性的有機材料所製造的有機存儲器將具有彎曲包容的能力，而可以被應用在具有軟電子元件的有彈性可彎曲系統中，更重要的是成本不高，故必將成為現代電子應用中一種最重要的電子存儲元件之一。因此，發展出一種實用可行且完整的有機存儲器刻不容緩，而其中，發展出一種設計與布局簡單且合格率高並容易生產的數字感測電路更是重要關鍵。
發明內容本發明的目的就是提供一種數字感測電路，其用於感測有機存儲器內的位單元所儲存的位信息，此數字感測電路非常簡單，故布局與設計的難度極低，可改善製造合格率，且非常適用於LTPS工藝，進而獲得一種可大量生產且實用可行的存儲器元件。本發明的另一目的就是提供一種數字感測電路，其可用於感測相變存儲器與磁性存儲器兩者中的一個內的位單元所儲存的位信息，此數字感測電路設計簡單且合格率高，可進而獲得一種可大量生產且實用可行的存儲器元件。從一種觀點來看，本發明提出一種數字感測電路，用以感測有機存儲器內的位單元所儲存的位信息，此數字感測電路至少包括電流至電壓轉換器以及感測區塊電路。其中電流至電壓轉換器具有電流端，此電流至電壓轉換器根據流經此電流端的傳導電流，將之轉換成電壓信號。而感測區塊電路連接至上述電流至電壓轉換器，此感測區塊電路接收並根據上述電壓信號，來緩衝輸出有機存儲器內的位單元所儲存的位信息。依照本發明的實施例所述，上述數字感測電路還可包括有連接至上述電流至電壓轉換器的重置區塊電路，此重置區塊電路根據第一開關信號來重置上述電壓信號。依照本發明的實施例所述，上述數字感測電路中的電流至電壓轉換器包括第一電晶體以及電容，其中，電容具有第一端及第二端。第一電晶體的第一源/漏極連接至電流至電壓轉換器的電流端，第一電晶體的柵極連接至第二開關信號，電容的第一端連接至第一電晶體的第二源/漏極，電容的第二端連接至第一電位，而電壓信號由電容的第一端獲得。另外，上述重置區塊電路包括第二電晶體。此第二電晶體的第一源/漏極連接至電容的第一端，第二電晶體的第二源/漏極連接至第二電位，第二電晶體的柵極連接至第一開關信號。其中，當第一電晶體導通時第二電晶體不導通，且第一電晶體不導通時第二電晶體導通。舉例而言，如果第一電晶體與第二電晶體的類型不同，則第一開關信號與第二開關信號相同；如果第一電晶體與第二電晶體的類型相同，則第二開關信號為第一開關信號的反相。更特定地來舉例，此第一開關信號與第二開關信號可為時鐘脈衝信號，則上述數字感測電路利用此時鐘脈衝信號的責任周期，來調整第一電晶體與第二電晶體個別的導通時間。實施例中，上述第一電位與第二電位皆例如為地電位。依照本發明的實施例所述，上述數字感測電路中的感測區塊電路至少包括第三電晶體以及第四電晶體。第三電晶體的第一源/漏極連接至第三電位，第三電晶體的柵極連接至第三開關信號，而第四電晶體的第一源/漏極連接至第三電晶體的第二源/漏極，第四電晶體的第二源/漏極連接至第一電位，第四電晶體的柵極連接至上述電壓信號。其中，當第三電晶體不導通時，第四電晶體的第一源/漏極輸出有機存儲器內的位單元所儲存的位信息。實施例中，上述數字感測電路中的感測區塊電路還包括第五電晶體以及第六電晶體。第五電晶體的第一源/漏極連接至第三電位，第五電晶體的柵極連接至第四電晶體的第一源/漏極，第六電晶體的第一源/漏極連接至第五電晶體的第二源/漏極，第六電晶體的第二源/漏極連接至第一電位，第六電晶體的柵極連接至第五電晶體的柵極。其中，第五電晶體與第六電晶體的類型不同，而有機存儲器內的位單元所儲存的位信息由第六電晶體的第一源/漏極輸出。舉例而言，第五電晶體為P型電晶體，則第六電晶體為N型電晶體。而實施例中，第一電位例如為地電位，且第三電位例如為電源電位。依照本發明的實施例所述，上述數字感測電路還連接至取樣及保持電路，此取樣及保持電路整型輸出上述有機存儲器內的位單元所儲存的位信息。值的注意的是，應用本發明的數字感測電路的有機存儲器可以作為非易失性存儲器來應用。從另一種觀點來看，本發明所提出的一種數字感測電路並不限定於僅使用於有機存儲器，其他如相變存儲器(簡稱PCRAM)或磁性存儲器(簡稱MRAM)都應可利用上述中相同的數字感測電路來檢測位單元所儲存的位信息。綜上所述，本發明所提出的數字感測電路僅包括非常簡單的電流至電壓轉換器、重置區塊電路以及感測區塊電路。所以，布局與設計的難度極低，可改善製造合格率，且非常適用於LTPS工藝，故可進而獲得一種可大量生產且實用可行的存儲器元件。為讓本發明的上述和其他目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合附圖，作詳細說明如下。圖1為一種有機存儲器內有機存儲單元的理想化特性曲線圖。圖2為應用本發明的數字感測電路的一種有機存儲器的電路方框圖。圖3為本發明一實施例的一種數字感測電路的電路方框圖。圖4A為本發明另一實施例的一種數字感測電路的電路方框圖。圖4B為圖4A的數字感測電路的一種實施例的電路圖。圖5為圖4B的數字感測電路的各信號時序圖。主要元件標記說明210位單元陣列220_1，220_2，220_j，220_m，400數字感測電路310有機存儲單元322，412，416，422，424，426，428電晶體330，410電流至電壓轉換器332，418電流至電壓轉換器的電流端340，420感測區塊電路430取樣及保持電路413電容的第一端414電容415電容的第二端440重置區塊電路434，436反相器432開關BL_1，BL_2，BL_j，BL_m數據線M(1，1)，M(2，1)，M(j，1)，M(1，i)，M(2，i)，M(j，i)位單元M(n，m)位單元WL_1，WL_i，WL_n選擇線具體實施方式圖2為應用本發明的數字感測電路的一種有機存儲器的電路方框圖，請參照圖2。此有機存儲器包括i個選擇線WL_1，...，WL_i、j個數據線BL_1，BL_2，...，BL_j、位單元陣列210、以及j個數字感測電路220_1，220_2，...，220_j。而位單元陣列210中包括多個位單元M(1，1)，M(2，1)，...，M(j，1)，...，M(1，i)，M(2，i)，...，M(j，i)，由圖中可知，每一數據線與每一選擇線間至少連接有這些位單元中的一個，而每一數字感測電路220_1，220_2，...，220_j分別連接至對應的這些數據線BL_1，BL_2，...，BL_j。其中，為了容易清楚地表達，故定義位單元行B(n)為連接至第n個選擇線的所有位單元M(1，n)，M(2，n)，...，M(j，n)，且定義位單元M(m，n)為連接至第m個數據線與第n個選擇線的位單元，上述i、j、m、n皆為大於零的正整數(自然數)，且n＜＝i，m＜＝j。圖3為本發明一實施例的一種數字感測電路的電路方框圖，請參照圖3。本發明所提出的數字感測電路220_m是用來感測有機存儲器內的位單元M(m，n)所儲存的位信息，此數字感測電路220_m至少包括電流至電壓轉換器330以及感測區塊電路340。電流至電壓轉換器330具有電流端332，而電流至電壓轉換器330就是根據流經此電流端332的傳導電流I，將之轉換成電壓信號V。感測區塊電路340連接至上述電流至電壓轉換器330，此感測區塊電路340接收並根據電流至電壓轉換器330所輸出的電壓信號V，來緩衝輸出有機存儲器內的位單元M(m，n)所儲存的位信息。位單元M(m，n)中至少包括有機存儲單元310以及電晶體322，其中，有機存儲單元310例如是將有機材料設置於兩電極之間而製造出的多穩態存儲元件，故有機存儲單元可用來儲存位信息，當然地，一個有機存儲單元並不限定只能儲存一個位的信息。當選擇線WL_n上的信號致動，使電晶體322導通時，會將有機存儲單元310與數據線BL_m接通。而因為有機存儲單元310處於低阻抗狀態或處於高阻抗狀態時，流經有機存儲單元310的傳導電流大小差異極大，所以數字感測電路220_m可以根據流經電流端332的傳導電流I，來感測有機存儲器內的位單元M(m，n)所儲存的位信息。請同時參照圖2與圖3，當第n個選擇線致動時，位單元行B(n)內的電晶體會將位單元行B(n)內的有機存儲單元連接至各自的數據線上，而這些數字感測電路220_1，220_2，...，220_j經由各自連接的數據線BL_1，BL_2，...，BL_j，來感測並讀出位單元行B(n)內的有機存儲單元所儲存的位信息。圖4A為本發明另一實施例的一種數字感測電路的電路方框圖，請參照圖4A。此實施例的數字感測電路400除了包括電流至電壓轉換器410以及感測區塊電路420，還包括了連接至電流至電壓轉換器410的重置區塊電路440，電流至電壓轉換器410以及感測區塊電路420的功能與圖3所述者相同，而新增的重置區塊電路440根據第一開關信號(圖中未示出)來重置電流至電壓轉換器410中的電壓信號V。此實施例中，數字感測電路400還連接至取樣及保持電路430，此取樣及保持電路430將感測區塊電路420的輸出整型後輸出，亦即，取樣及保持電路430整型輸出上述有機存儲器內的位單元所儲存的位信息。圖4B為圖4A的數字感測電路的一種實施例的電路圖，請參照圖4B。數字感測電路中的電流至電壓轉換器410包括第一電晶體412以及電容414，其中，電容414具有第一端413及第二端415。第一電晶體412的第一源/漏極連接至電流至電壓轉換器410的電流端418，第一電晶體412的柵極連接至第二開關信號SW2，電容414的第一端413連接至第一電晶體412的第二源/漏極，電容414的第二端415連接至第一電位，例如是地電位，而電壓信號V由電容414的第一端413獲得。於此實施例中，重置區塊電路440僅包括第二電晶體416。此第二電晶體416的第一源/漏極連接至電容414的第一端413，第二電晶體416的第二源/漏極連接至第二電位，例如是地電位，第二電晶體416的柵極連接至第一開關信號SW1。上述電路要正常運作的規則是當第一電晶體412導通時，電流至電壓轉換器410內的電容414根據流經電流端418的導通電流I的大小，快速或緩慢改變電壓信號V，故此時第二電晶體416必須不導通；而當重置區塊電路440中的第二電晶體416導通時，電容414的第一端413被強迫重置至第二電位，此例中為地電位，故此時第一電晶體412必須不導通。因此，如果第一電晶體412與第二電晶體416的類型不同，則第一開關信號SW1與第二開關信號SW2相同；反之，如果第一電晶體412與第二電晶體416的類型相同，則第二開關信號SW2為第一開關信號SW1的反相。本實施例中，由於第一電晶體412與第二電晶體416的類型不同，故還特定地使此第一開關信號SW1與第二開關信號SW2同為時鐘脈衝信號CK，則本實施例的數字感測電路調整此時鐘脈衝信號CK的責任周期，就可調整第一電晶體412與第二電晶體416個別的導通時間。如果應用本發明所製造的有機存儲器，因為製造時的因素而產生電器特性飄移，例如導通電流的大小產生變化，就可調整時鐘脈衝信號CK的責任周期，來保持數字感測電路的輸出具有一樣的特性。請繼續參照圖4B，數字感測電路中的感測區塊電路420至少包括第三電晶體422以及第四電晶體426。第三電晶體422的第一源/漏極連接至第三電位，例如是電源電位VDD，第三電晶體422的柵極連接至第三開關信號SW3，而第四電晶體426的第一源/漏極連接至第三電晶體426的第二源/漏極，第四電晶體426的第二源/漏極連接至第一電位，例如是地電位，而第四電晶體426的柵極連接至電流至電壓轉換器410所輸出的電壓信號V。由圖中可知，上述電路要正常運作的規則是當第三電晶體422不導通時，第四電晶體426隨著電壓信號V，於其第一源/漏極輸出有機存儲器內的位單元所儲存的位信息，故此時第一電晶體412必須導通；相反的，當第三電晶體422導通時，第四電晶體426的第一源/漏極被拉至第三電位，此例中為電源電位VDD，故此時無法用來感測位信息。因此，本實施例中，由於第三電晶體422與第一電晶體412的類型相同，故第三開關信號SW3必須為第一開關信號SW1的反相，以使在第一電晶體412導通時第三電晶體422不導通。所以本實施例中，還特定地使第三開關信號SW3為時鐘脈衝信號的反相信號/CK。本實施例中，數字感測電路中的感測區塊電路420還包括有由第五電晶體424以及第六電晶體428所組成的推挽電路。第五電晶體424的第一源/漏極連接至第三電位，例如是電源電位VDD，第五電晶體424的柵極連接至第四電晶體426的第一源/漏極，第六電晶體428的第一源/漏極連接至第五電晶體424的第二源/漏極，第六電晶體428的第二源/漏極連接至第一電位，例如是地電位，第六電晶體428的柵極連接至第五電晶體424的柵極。其中，第五電晶體424與第六電晶體428的類型不同，而有機存儲器內的位單元所儲存的位信息由第六電晶體428的第一源/漏極輸出。本實施例中，第五電晶體例如為P型電晶體，則第六電晶體例如為N型電晶體。本實施例中，取樣及保持電路430包括開關432以及由反相器434與反相器436所組成的拴鎖器。此開關432根據取樣信號S，於第一電晶體412導通期間，將Dsc_Out信號連接至由反相器434與反相器436所組成的拴鎖器，以整型輸出有機存儲單元所儲存的位信息。圖5為圖4B的數字感測電路的各信號時序圖，請同時參照圖4B與圖5。由圖中可知，第一電晶體412例如為P型電晶體，而第二電晶體416例如為N型電晶體，故當時鐘脈衝信號CK處於高電位的半周期時，使得第一電晶體412不導通且第二電晶體416導通，此時電容414被重置到地電位，故電壓信號V保持在低(地)電位。然後當時鐘脈衝信號CK處於低電位的半周期時，使得第一電晶體412導通且第二電晶體416不導通，此時電流端418流入的傳導電流I對電容414充電。由於充電的傳導電流量與有機存儲單元的狀態(所存儲的位信息)有關，當有機存儲單元處於低阻抗狀態時的傳導電流遠大於有機存儲單元處於高阻抗狀態時的傳導電流，因此當有機存儲單元處於低阻抗狀態時，電容414快速充電，電壓信號V迅速升高超過導通電晶體426的臨界電位，使得第四電晶體426導通，進而使得Dsc_Out信號變為高電位。相對地，當有機存儲單元處於高阻抗狀態時，電容414充電緩慢，電壓信號幾乎不會變化地保持在低電位，使得第四電晶體426保持不導通，而Dsc_Out信號維持低電位。因此，此時Dsc_Out信號就可代表有機存儲單元所存儲的位信息。取樣及保持電路430根據取樣信號S，將Dsc_Out信號整型成不會隨著半周期變化，而輸出單純表示有機存儲單元所儲存的位信息的輸出信號Out。由於有機材料並不會隨著偏壓電壓消失，而改變其所處的狀態，故應用本發明的數字感測電路的有機存儲器可以作為非易失性存儲器來應用。從另一種觀點來看，本發明所提出的一種數字感測電路並不限定於僅使用於有機存儲器，其他如相變存儲器或磁性存儲器都應可利用上述實施例中相同的數字感測電路來檢測此類存儲器中位單元所儲存的位信息。綜上所述，本發明所提出的數字感測電路僅包括非常簡單的電流至電壓轉換器、重置區塊電路以及感測區塊電路。所以，布局與設計的難度極低，可改善製造合格率，且非常適用於LTPS工藝，故可進而獲得一種可大量生產且實用可行的存儲器元件。雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬
技術領域：
：的技術人員，在不脫離本發明的精神和範圍內，當可作些許的更動與改進，因此本發明的保護範圍當視權利要求所界定者為準。權利要求1.一種數字感測電路，用以感測有機存儲器內的位單元所儲存的位信息，其特徵是該數字感測電路包括電流至電壓轉換器，具有電流端，用以根據流經該電流端的傳導電流，轉換成電壓信號；以及感測區塊電路，連接至該電流至電壓轉換器，用以接收並根據該電壓信號，緩衝輸出該位單元所儲存的位信息。2.根據權利要求1所述的數字感測電路，其特徵是還包括重置區塊電路，連接至該電流至電壓轉換器，用以根據第一開關信號，來重置該電壓信號。3.根據權利要求2所述的數字感測電路，其特徵是該電流至電壓轉換器包括第一電晶體，該第一電晶體的第一源/漏極連接至該電流至電壓轉換器的該電流端，該第一電晶體的柵極連接至第二開關信號；以及電容，具有第一端與第二端，該第一端連接至該第一電晶體的第二源/漏極，該第二端連接至第一電位，該電壓信號由該第一端獲得。4.根據權利要求3所述的數字感測電路，其特徵是該重置區塊電路包括第二電晶體，該第二電晶體的第一源/漏極連接至該電容的該第一端，該第二電晶體的第二源/漏極連接至第二電位，該第二電晶體的柵極連接至該第一開關信號，其中當該第一電晶體導通時該第二電晶體不導通，該第一電晶體不導通時該第二電晶體導通。5.根據權利要求4所述的數字感測電路，其特徵是當該第一電晶體與該第二電晶體的類型不同，則該第一開關信號與該第二開關信號相同，當該第一電晶體與該第二電晶體的類型相同，則該第二開關信號為該第一開關信號的反相。6.根據權利要求5所述的數字感測電路，其特徵是該第一開關信號與該第二開關信號為時鐘脈衝信號，該數字感測電路利用該時鐘脈衝信號的責任周期，來調整該第一電晶體與該第二電晶體個別的導通時間。7.根據權利要求4所述的數字感測電路，其特徵是該第一電位與該第二電位皆為地電位。8.根據權利要求1所述的數字感測電路，其特徵是該感測區塊電路包括第三電晶體，該第三電晶體的第一源/漏極連接至第三電位，該第三電晶體的柵極連接至第三開關信號；以及第四電晶體，該第四電晶體的第一源/漏極連接至該第三電晶體的第二源/漏極，該第四電晶體的第二源/漏極連接至第一電位，該第四電晶體的柵極連接至該電壓信號，其中當該第三電晶體不導通時，該第四電晶體的第一源/漏極輸出該有機存儲器內的該位單元所儲存的位信息。9.根據權利要求8所述的數字感測電路，其特徵是該感測區塊電路還包括第五電晶體，該第五電晶體的第一源/漏極連接至該第三電位，該第五電晶體的柵極連接至該第四電晶體的第一源/漏極；以及第六電晶體，該第六電晶體的第一源/漏極連接至該第五電晶體的第二源/漏極，該第六電晶體的第二源/漏極連接至該第一電位，該第六電晶體的柵極連接至該第五電晶體的柵極，且該第五電晶體與該第六電晶體的類型不同，該第六電晶體的第一源/漏極輸出該有機存儲器內的該位單元所儲存的位信息。10.根據權利要求9所述的數字感測電路，其特徵是該第五電晶體為P型電晶體，該第六電晶體為N型電晶體。11.根據權利要求10所述的數字感測電路，其特徵是該第一電位為地電位，該第三電位為電源電位。12.根據權利要求1所述的數字感測電路，其特徵是該感測區塊電路還連接至取樣及保持電路，用以整型輸出該有機存儲器內的該位單元所儲存的位信息。13.根據權利要求1所述的數字感測電路，其特徵是該有機存儲器為非易失性存儲器。14.一種數字感測電路，用以感測相變存儲器與磁性存儲器兩者中的一個內的位單元所儲存的位信息，其特徵是該數字感測電路包括電流至電壓轉換器，具有電流端，用以根據流經該電流端的傳導電流，轉換成電壓信號；以及感測區塊電路，連接至該電流至電壓轉換器，用以接收並根據該電壓信號，緩衝輸出該位單元所儲存的位信息。15.根據權利要求14所述的數字感測電路，其特徵是還包括重置區塊電路，連接至該電流至電壓轉換器，用以根據第一開關信號，來重置該電壓信號。16.根據權利要求15所述的數字感測電路，其特徵是該電流至電壓轉換器包括第一電晶體，該第一電晶體的第一源/漏極連接至該電流至電壓轉換器的該電流端，該第一電晶體的柵極連接至第二開關信號；以及電容，具有第一端與第二端，該第一端連接至該第一電晶體的第二源/漏極，該第二端連接至第一電位，該電壓信號由該第一端獲得。17.根據權利要求16所述的數字感測電路，其特徵是該重置區塊電路包括第二電晶體，該第二電晶體的第一源/漏極連接至該電容的該第一端，該第二電晶體的第二源/漏極連接至第二電位，該第二電晶體的柵極連接至該第一開關信號，其中當該第一電晶體導通時該第二電晶體不導通，該第一電晶體不導通時該第二電晶體導通。18.根據權利要求17所述的數字感測電路，其特徵是當該第一電晶體與該第二電晶體的類型不同，則該第一開關信號與該第二開關信號相同，當該第一電晶體與該第二電晶體的類型相同，則該第二開關信號為該第一開關信號的反相。19.根據權利要求18所述的數字感測電路，其特徵是該第一開關信號與該第二開關信號為時鐘脈衝信號，該數字感測電路利用該時鐘脈衝信號的責任周期，來調整該第一電晶體與該第二電晶體個別的導通時間。20.根據權利要求17所述的數字感測電路，其特徵是該第一電位與該第二電位皆為地電位。21.根據權利要求14所述的數字感測電路，其特徵是該感測區塊電路包括第三電晶體，該第三電晶體的第一源/漏極連接至第三電位，該第三電晶體的柵極連接至第三開關信號；以及第四電晶體，該第四電晶體的第一源/漏極連接至該第三電晶體的第二源/漏極，該第四電晶體的第二源/漏極連接至第一電位，該第四電晶體的柵極連接至該電壓信號，其中當該第三電晶體不導通時，該第四電晶體的第一源/漏極輸出該位單元所儲存的位信息。22.根據權利要求21所述的數字感測電路，其特徵是該感測區塊電路還包括第五電晶體，該第五電晶體的第一源/漏極連接至該第三電位，該第五電晶體的柵極連接至該第四電晶體的第一源/漏極；以及第六電晶體，該第六電晶體的第一源/漏極連接至該第五電晶體的第二源/漏極，該第六電晶體的第二源/漏極連接至該第一電位，該第六電晶體的柵極連接至該第五電晶體的柵極，且該第五電晶體與該第六電晶體的類型不同，該第六電晶體的第一源/漏極輸出該位單元所儲存的位信息。23.根據權利要求22所述的數字感測電路，其特徵是該第五電晶體為P型電晶體，該第六電晶體為N型電晶體。24.根據權利要求23所述的數字感測電路，其特徵是該第一電位為地電位，該第三電位為電源電位。25.根據權利要求14所述的數字感測電路，其特徵是該感測區塊電路還連接至取樣及保持電路，用以整型輸出該位單元所儲存的位信息。專利摘要本發明提供一種數字感測電路，其可用於感測有機存儲器內的位單元所儲存的位信息，此數字感測電路僅包括簡單的電流至電壓轉換器、重置區塊電路以及感測區塊電路。電流至電壓轉換器將傳導電流轉換成電壓信號，而感測區塊電路根據上述電壓信號來緩衝輸出位信息。因此，本發明的布局與設計的難度極低，可改善製造合格率，進而獲得一種可大量生產且實用可行的存儲器元件。文檔編號G11C11/00GK1996486SQ200510135696公開日2007年7月11日申請日期2005年12月31日發明者許世玄,張維仁,林展瑞申請人:財團法人工業技術研究院導出引文BiBTeX,EndNote,RefMan