自旋注入場效應電晶體、磁隨機存取存儲器和可重構邏輯電路的製作方法
2024-01-28 17:44:15 1
專利名稱：自旋注入場效應電晶體、磁隨機存取存儲器和可重構邏輯電路的製作方法
技術領域：
本發明涉及利用了磁致電阻效應的自旋注入FET(自旋注入場效應電晶體)、磁隨機存取存儲器和可重構邏輯電路。
背景技術：
最近，除了磁頭和磁傳感器以外，使用了磁性膜的磁致電阻效應元件還被用於諸如作為固態磁存儲器的磁隨機存取存儲器(MRAM)和可重構邏輯電路等的高端技術器件。
自旋注入FET是把磁致電阻效應元件用於高端技術器件的一種方式。自旋注入FET的特徵在於，即使柵電壓不變也可以根據磁致電阻效應元件的磁化狀態改變流過溝道的電流。而且在自旋注入FET中利用了由自旋極化電子引起的磁化反轉。
例如，在磁隨機存取存儲器中自旋注入FET用作存儲數據的存儲單元，在可重構邏輯電路中自旋注入FET用作實現一個邏輯門的元件。
但是，在常規的自旋注入FET中，作為自由層的鐵磁性體與半導體襯底直接接觸，且用於磁化反轉的自旋注入電流仍然大到約107A/cm2，這會導致諸如由寫入時的溫升引起的熱擾動和由自旋注入電流導致的元件破壞等的問題。
發明內容
根據本發明的第一方面，提供一種自旋注入場效應電晶體，包括磁化方向被固定的第1鐵磁性體；磁化方向被自旋注入電流改變的第2鐵磁性體；位於上述第1和第2鐵磁性體之間的溝道；在上述溝道上隔著柵絕緣層形成的柵電極；控制自旋注入電流的取向以確定上述第2鐵磁性體的磁化方向的第1驅動器/匯流器(driver/sinker)，上述自旋注入電流流過上述溝道；以及控制流過上述溝道的輔助電流的取向的第2驅動器/匯流器。
根據本發明的第二方面，提供一種磁隨機存取存儲器，包括配置成矩陣形狀的自旋注入場效應電晶體，每個自旋注入場效應電晶體包括磁化方向被固定的第1鐵磁性體；磁化方向被自旋注入電流改變的第2鐵磁性體，與該磁化方向對應的數據存儲在該第2鐵磁性體上；位於上述第1和第2鐵磁性體之間的溝道；在上述溝道上隔著柵絕緣層形成的柵電極；控制自旋注入電流的取向以確定上述第2鐵磁性體的磁化方向的第1驅動器/匯流器，上述自旋注入電流流過上述溝道；流過輔助電流的導電線，該輔助電流在上述第2鐵磁性體的易磁化軸方向上產生磁場；以及控制流過上述導電線的輔助電流的取向的第2驅動器/匯流器，其中，利用磁致電阻效應讀出數據。
根據本發明的第三方面，提供一種可重構邏輯電路，包括串聯連接的第1和第2電晶體，該第1電晶體包括磁化方向被固定的第1鐵磁性體；磁化方向被自旋注入電流改變的第2鐵磁性體；位於上述第1和第2鐵磁性體之間的第1溝道；
在上述第1溝道上隔著第1柵絕緣層形成的第1柵電極；控制自旋注入電流的取向以確定上述第2鐵磁性體的磁化方向的第1驅動器/匯流器，上述自旋注入電流流過上述第1溝道；流過輔助電流的導電線，該輔助電流在上述第2鐵磁性體的易磁化軸方向上產生磁場；以及控制流過上述導電線的輔助電流的取向的第2驅動器/匯流器，其中，根據上述第1電晶體的磁化狀態確定邏輯。
圖1是展示作為本發明的實施方式的基礎的自旋注入FET的圖；圖2是展示自旋注入電流的流動的圖；圖3是展示寫入時的能帶的圖；圖4是展示自旋注入電流的流動的圖；圖5是展示寫入時的能帶的圖；圖6是展示讀出電流的流動的圖；圖7是展示自旋注入FET的熱擾動的例子的圖；圖8是展示寫入時的溫度上升的圖；圖9是展示第1實施方式的自旋注入FET的圖；圖10是展示第1實施方式的自旋注入FET的圖；圖11是展示自旋注入電流和輔助電流的流動的圖；圖12是展示自旋注入電流和輔助電流的流動的圖；圖13是展示讀出電流的流動的圖；圖14是展示第2實施方式的自旋注入FET的圖；圖15是展示第2實施方式的自旋注入FET的圖；圖16是展示作為第3實施方式的基礎的自旋注入FET的圖；圖17是展示第3實施方式的自旋注入FET的圖；圖18是展示作為第4實施方式的基礎的自旋注入FET的圖；圖19是展示第4實施方式的自旋注入FET的圖；圖20是展示第5實施方式的自旋注入FET的圖；
圖21是展示第5實施方式的自旋注入FET的圖；圖22是展示第5實施方式的自旋注入FET的圖；圖23是展示第5實施方式的自旋注入FET的圖；圖24是展示第6實施方式的自旋注入FET的圖；圖25是展示第6實施方式的自旋注入FET的圖；圖26是展示第6實施方式的自旋注入FET的圖；圖27是展示第6實施方式的自旋注入FET的圖；圖28是展示第7實施方式的自旋注入FET的圖；圖29是展示第7實施方式的自旋注入FET的圖；圖30是展示第7實施方式的自旋注入FET的圖；圖31是展示第7實施方式的自旋注入FET的圖；圖32是展示第8實施方式的自旋注入FET的圖；圖33是展示第8實施方式的自旋注入FET的圖；圖34是展示第8實施方式的自旋注入FET的圖；圖35是展示第8實施方式的自旋注入FET的圖；圖36是展示第9實施方式的自旋注入FET的圖；圖37是展示第9實施方式的自旋注入FET的圖；圖38是展示第10實施方式的自旋注入FET的圖；圖39是展示第10實施方式的自旋注入FET的圖；圖40是展示第11實施方式的自旋注入FET的圖；圖41是展示第11實施方式的自旋注入FET的圖；圖42是展示第11實施方式的自旋注入FET的圖；圖43是展示第11實施方式的自旋注入FET的圖；圖44是展示第11實施方式的自旋注入FET的圖；圖45是展示第11實施方式的自旋注入FET的圖；圖46是展示第11實施方式的自旋注入FET的圖；圖47是展示第11實施方式的自旋注入FET的圖；圖48是展示第12實施方式的自旋注入FET的圖；圖49是展示第12實施方式的自旋注入FET的圖；
圖50是展示第12實施方式的自旋注入FET的圖；圖51是展示第12實施方式的自旋注入FET的圖；圖52是展示第12實施方式的自旋注入FET的圖；圖53是展示第12實施方式的自旋注入FET的圖；圖54是展示第12實施方式的自旋注入FET的圖；圖55是展示第12實施方式的自旋注入FET的圖；圖56是展示磁化反轉過程的圖；圖57是展示自旋注入電流和輔助電流的波形的圖；圖58是展示製造方法的第1例的圖；圖59是展示製造方法的第1例的圖；圖60是展示製造方法的第1例的圖；圖61是展示製造方法的第2例的圖；圖62是展示製造方法的第2例的圖；圖63是展示由製造方法的第2例得到的試樣的特性的圖；圖64是展示製造方法的第3例的圖；圖65是展示製造方法的第3例的圖；圖66是展示由製造方法的第3例得到的試樣的特性的圖；圖67是展示可重構邏輯電路的第1例的圖；圖68是展示可重構邏輯電路的第1例的圖；圖69是展示可重構邏輯電路的第1例的圖；圖70是展示浮置柵電壓Vfg與輸出信號Vout的關係的圖；圖71是展示驅動器/匯流器的例子的圖；圖72是展示器件的結構的例子的圖；圖73是展示可重構邏輯電路的第2例的圖；圖74是展示可重構邏輯電路的第2例的圖；圖75是展示可重構邏輯電路的第2例的圖；圖76是展示浮置柵電壓Vfg與輸出信號Vout的關係的圖；圖77是展示驅動器/匯流器的例子的圖；圖78是展示器件的結構的例子的圖；
圖79是展示磁隨機存取存儲器的第1例的圖；圖80是展示磁隨機存取存儲器的第1例的圖；圖81是展示磁隨機存取存儲器的第2例的圖；圖82是展示磁隨機存取存儲器的第2例的圖；圖83是展示磁隨機存取存儲器的第3例的圖；圖84是展示磁隨機存取存儲器的第3例的圖；圖85是展示寫入時的信號波形的圖；圖86是展示生成Wi的解碼器的例子的圖；圖87是展示生成Aj、bAj的解碼器的例子的圖；圖88是展示生成Bj、bBj的解碼器的例子的圖；圖89是展示生成Cj、bCj的解碼器的例子的圖；圖90是展示生成Dj、bDj的解碼器的例子的圖；圖91是展示生成Ci、bCi的解碼器的例子的圖；圖92是展示生成Di、bDi的解碼器的例子的圖；圖93是展示生成W的邏輯電路的例子的圖；圖94是展示生成C的邏輯電路的例子的圖；圖95是展示生成D的邏輯電路的例子的圖；圖96是展示生成A的邏輯電路的例子的圖；圖97是展示生成B的邏輯電路的例子的圖；圖98是展示延遲電路的例子的圖；圖99是展示延遲電路的例子的圖；圖100是展示寫入時的信號波形的圖；圖101是展示延遲電路的例子的圖；圖102是展示延遲電路的例子的圖；圖103是展示根據本發明的實施方式的自旋注入FET的特性的圖；圖104是展示根據本發明的實施方式的自旋注入FET的特性的圖；圖105是展示根據本發明的實施方式的自旋注入FET的特性的圖；圖106是展示根據本發明的實施方式的自旋注入FET的特性的圖。
具體實施例方式
下面，參照附圖詳細說明根據本發明的一個方面的自旋注入FET(場效應電晶體)。
1.基本結構首先說明根據本發明的實施方式的自旋注入FET的基本結構。
對於自旋注入FET，已經提出過一些結構。例如，已公知用鐵磁性體形成兩個源/漏電極的自旋注入FET。
在該例中，構成源/漏電極中的一個的鐵磁性體成為磁化方向被固定的被釘扎層，而構成源/漏電極中的另一個的鐵磁性體成為磁化方向變化的自由層。但是，自由層中的磁化反轉中使用的自旋注入電流路徑沒有被限定。
下面說明包含自旋注入電流路徑的自旋注入FET的基本結構。
(1)整體圖1展示了根據本發明的實施方式的自旋注入FET的基本結構。
該自旋注入FET包括鐵磁性體12a和12b、隧道勢壘層11a和11b、柵電極15和反鐵磁性體(被釘扎層)13。鐵磁性體12a和12b作為埋入半導體襯底10中的凹部內的源/漏電極。隧道勢壘層11a和11b分別位於半導體襯底10與鐵磁性體12a和12b之間。柵電極15隔著柵絕緣層14配置在鐵磁性體12a和12b之間的溝道上。反鐵磁性體(被釘扎層)13位於鐵磁性體12a上。
鐵磁性體12a和12b具有與紙面垂直的易磁化軸方向。
鐵磁性體12a成為其磁化方向被反鐵磁性體13固定的被釘扎層。在反鐵磁性體13上配置電極16a。電極16a通過N溝道MIS電晶體NF與檢測放大器S/A連接，該N溝道MIS電晶體NF作為用來選擇第j列的列選擇開關。
電極16a還與作為控制自旋注入電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PB和N溝道MIS電晶體NA連接。
鐵磁性體12b成為其磁化方向被自旋注入電流改變的自由層。在鐵磁性體12b上配置電極16b。電極16b與作為控制自旋注入電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PA和N溝道MIS電晶體NB連接。
電極16b還通過N溝道MIS電晶體NE與接地點Vss連接。
在讀出/寫入時，向柵電極15施加用來選擇第i行的控制信號Ri/Wi。
根據本發明的實施方式的自旋注入FET的第一個特徵在於，分別在半導體襯底10與鐵磁性體12a和12b之間形成隧道勢壘層11a和11b。
如果是在半導體襯底10與鐵磁性體12a和12b之間沒有隧道勢壘層11a和11b而是形成肖特基墊壘層來代替隧道勢壘層的自旋注入FET，則需要使用本徵半導體來作為半導體襯底10。
在根據本發明的實施方式的自旋注入FET中，由於分別在半導體襯底10與鐵磁性體12a和12b之間形成隧道勢壘層11a和11b，所以半導體襯底10不限於是本徵半導體。
但是，在根據本發明的實施方式中，可以省略隧道勢壘層11a和11b中的一個或兩個。
本發明的第二個特徵在於，使鐵磁性體12b的磁化狀態反轉的自旋注入電流流過自旋注入FET的溝道。
在這種情況下，在寫入時自旋注入電流流過自旋注入FET，而在讀出時讀出電流流過自旋注入FET。自旋注入電流和讀出電流都設定在不大於1mA的值，且自旋注入電流的值大於讀出電流的值。
因此，在根據本發明的實施方式的自旋注入FET中，控制柵絕緣層14的厚度和向柵電極15施加的控制信號Wi/Ri的值，以與自旋注入電流和讀出電流都對應。
(2)材料、尺寸等下面說明圖1的自旋注入FET中使用的材料的例子。
自旋注入FET，在半導體襯底10與鐵磁性體12a和12b之間分別具有隧道勢壘層11a和11b。因此，半導體襯底10可以從諸如Si和Ge等的本徵半導體，諸如GaAs和ZnSe等的化合物半導體，以及在本徵半導體或化合物半導體中摻雜雜質得到的高導電性半導體中選擇。
對於鐵磁性體12a和12b的材料沒有限制。例如，鐵磁性體12a和12b可以用以下材料形成(i)、NiFe合金、CoFe合金、CoFeNi合金，(ii)、(Co，Fe，Ni)-(Si，B)合金、(Co，Fe，Ni)-(Si，B)-(P，Al，Mo，Nb，Mn)合金，(iii)、諸如Co-(Zr，Hf，Nb，Ta，Ti)等的非晶態材料，(iv)、諸如Co2(CrxFe1-x)Al、Co2MnAl、Co2MnSi等的郝斯勒(Heusler)合金(半金屬)，以及(v)、諸如SiMn、GeMn等的稀薄磁性半導體。
鐵磁性體(被釘扎層)12a可以由單層形成，也可以由多層形成。鐵磁性體12a的厚度設在0.1～100nm的範圍內。為了不把鐵磁性體12a變成超順磁性體，優選地，鐵磁性體12a的厚度不低於0.4nm。
通過感應磁各向異性或形狀磁各向異性使鐵磁性體12a在一個方向上具有磁各向異性。在圖1的實施方式中，鐵磁性體12a在與紙面垂直的方向上具有磁各向異性。
反鐵磁性體(釘扎層)13固定鐵磁性體12a的磁化方向。在圖1的實施方式中，鐵磁性體12a的磁化方向被固定在從紙面的背面側朝向表面側的方向上。諸如FeMn、PtMn、PtCrMn、NiMn、IrMn、NiO、Fe2O3等的材料可用作反鐵磁性體13。鐵磁性體(被釘扎層)12a可以由單層形成，也可以由多層形成。
鐵磁性體(自由層)12b可以由單層形成，也可以由多層形成。鐵磁性體12b的厚度等於或基本上等於鐵磁性體12a的厚度，設在0.1～100nm的範圍內。為了不把鐵磁性體12b變成超順磁性體，優選地，鐵磁性體12b的厚度不低於0.4nm。
鐵磁性體12b可以形成為軟磁性層/鐵磁性層的雙層結構，或者鐵磁性層/軟磁性層/鐵磁性層的三層結構。
鐵磁性體12b也是通過感應磁各向異性或形狀磁各向異性在一個方向上具有磁各向異性。在圖1的實施方式中，鐵磁性體12b在與紙面垂直的方向上具有磁各向異性。
鐵磁性體12b的磁化方向可以被自旋注入電流改變。在圖1的實施方式中，寫入後的鐵磁性體12b的磁化方向設在從紙面的背面朝向表面的方向或從紙面的表面朝向背面的方向上。
在寫入後的鐵磁性體12b的磁化方向設在從紙面的背面朝向表面的方向時，鐵磁性體12b的磁化方向與鐵磁性體12a的磁化方向相似，這種狀態就是所謂的平行狀態。
另外，在寫入後的鐵磁性體12b的磁化方向設在從紙面的表面朝向背面的方向時，鐵磁性體12b的磁化方向與鐵磁性體12a的磁化方向相反，這種狀態就是所謂的反平行狀態。
可以向鐵磁性體12a和12b加入非磁性元素諸如Ag、Cu、Au、Al、Mg、Si、Bi、Ta、B、C、O、N、Pd、Pt、Zr、Ir、W、Mo、Ru、Re、Os、Nb和B等。這些非磁性元素調整鐵磁性體12a和12b的各種物理性能如磁性能、結晶性、機械性能和化學性能等。
隧道勢壘層11a和11b由例如，諸如Si、Ge、Al、Ga、Mg、Ti和Ta等的元素的氧化物或氮化物形成。柵絕緣層14由絕緣材料諸如SiO2和SiN等形成。
柵電極14和電極16a、16b由含有雜質的導電性多晶矽或諸如Al和Cu等的金屬材料構成。
(3)動作下面說明圖1的自旋注入FET的動作。
(i)寫入在寫入時，控制信號Ei和Fj被設為「L」(低)，N溝道MIS電晶體NE和NF截止(off)。
首先，為了把鐵磁性體12a和12b的磁化狀態設成平行，如圖2所示，把控制信號Aj和bBj成為「H」(高)，把控制信號bAj和Bj成為「L」。在半導體襯底10是P型半導體時，把控制信號Wi設成「H」以在鐵磁性體12a和12b之間的半導體襯底10的表面上形成N溝道。在半導體襯底10是N型半導體時，把控制信號Wi設成「L」以在鐵磁性體12a和12b之間的半導體襯底10的表面上形成P溝道。
此時，P溝道MIS電晶體PA和N溝道MIS電晶體NA接通(on)，自旋注入電流Is從鐵磁性體12b朝著鐵磁性體12a流經自旋注入FET。
方向與鐵磁性體12a的磁化方向相同的自旋極化電子通過自旋注入FET的溝道進入鐵磁性體12b，自旋極化電子對鐵磁性體12b施加自旋扭矩。
結果，鐵磁性體12b的磁化方向成為與鐵磁性體12a的磁化方向相同的方向(平行)。
然後，為了把鐵磁性體12a和12b的磁化狀態設成反平行，如圖4所示，把控制信號Bj和bAj成為「H」，把控制信號bBj和Aj成為「L」。在半導體襯底10是P型半導體時，把控制信號Wi設成「H」以在鐵磁性體12a和12b之間的半導體襯底10的表面上形成N溝道。在半導體襯底10是N型半導體時，把控制信號Wi設成「L」以在鐵磁性體12a和12b之間的半導體襯底10的表面上形成P溝道。
此時，P溝道MIS電晶體PB和N溝道MIS電晶體NB接通，自旋注入電流Is從鐵磁性體12a朝著鐵磁性體12b流經自旋注入FET。
方向與鐵磁性體12a的磁化方向相反的自旋極化電子在鐵磁性體12a處被反射，進入鐵磁性體12b，自旋極化電子對鐵磁性體12b施加自旋扭矩。
結果，鐵磁性體12b的磁化方向成為與鐵磁性體12a的磁化方向相反的方向(反平行)。
(ii)讀出在讀出時，如圖6所示，把控制信號bAj和bBj成為「H」，把控制信號Aj和Bj成為「L」。P溝道MIS電晶體PA、PB和N溝道MIS電晶體NA、NB截止。
控制信號Ei和Fj被設為「H」，N溝道MIS電晶體NE和NF接通。
而且，在半導體襯底10是P型半導體時，把控制信號Ri設成「H」以在鐵磁性體12a和12b之間的半導體襯底10的表面上形成N溝道。在半導體襯底10是N型半導體時，把控制信號Ri設成「L」以在鐵磁性體12a和12b之間的半導體襯底10的表面上形成P溝道。
此時，讀出電流I讀出(Iread)從檢測放大器S/A經過自旋注入FET向接地點Vss流動。
在此，當構成自旋注入FET的鐵磁性體12a和12b呈平行狀態時，如可從圖3的能帶看到的那樣，容易發生從鐵磁性體12b到鐵磁性體12a的電子遷移，從而提高了自旋注入FET的電導。
具體地，當向電極16a和16b之間施加電壓時，鐵磁性體12b內的電子被激發到導帶，電子通過隧道勢壘層11a和11b的能壘，移動到鐵磁性體12a的導帶。
此時，鐵磁性體12a的向上自旋極化電子即上旋(up-spin)電子的能帶基本上與鐵磁性體12b的上旋電子的能帶一致，且鐵磁性體12a的向下自旋極化電子即下旋(down-spin)電子的能帶基本上與鐵磁性體12b的下旋電子的能帶一致。
結果，上旋電子和下旋電子都能容易地從鐵磁性體12b移動到鐵磁性體12a。
另一方面，當構成自旋注入FET的鐵磁性體12a和12b呈反平行狀態時，如可從圖5的能帶看到的那樣，從鐵磁性體12b到鐵磁性體12a的電子遷移變得困難，從而自旋注入FET的電導下降。
具體地，當向電極16a和16b之間施加電壓時，鐵磁性體12b內的電子被激發到導帶，電子通過隧道勢壘層11a和11b的能壘，移動到鐵磁性體12a的導帶。
但是，鐵磁性體12a的上旋電子的能帶與鐵磁性體12b的上旋電子的能帶不一致，且鐵磁性體12a的下旋電子的能帶與鐵磁性體12b的下旋電子的能帶也不一致。
結果，上旋電子和下旋電子都難以從鐵磁性體12b移動到鐵磁性體12a。
這樣，自旋注入FET的電導，即，接通時通過自旋注入FET的電流，隨著鐵磁性體12a和12b即磁致電阻效應元件是平行狀態還是反平行狀態而變化。因此，例如，在用檢測放大器讀出電導變化時就可以判定自旋注入FET的狀態。
圖3和5的能帶展示了使用半金屬材料諸如郝斯勒合金等作為鐵磁性體12a和12b時的情況。
(4)總結在根據本發明的實施方式的自旋注入FET的基本結構中，自旋注入FET的狀態可以改變，且自旋注入FET的狀態可通過使自旋注入電流流過自旋注入FET來讀出。
因此，具體地，在本發明中提出的自旋注入FET可以應用於諸如磁隨機存取存儲器和可重構邏輯電路等的高端技術器件。
圖1中的自旋注入FET是被假設用於磁隨機存取存儲器，在把本發明中提出的自旋注入FET用於可重構邏輯電路時，圖1中的檢測放大器S/A和N溝道MIS電晶體NE、NF可以被省略。
2.熱擾動下面說明自旋注入FET中的熱擾動問題。
在自旋注入FET中，自旋極化電子用於作為自由層的鐵磁性體的磁化反轉。在寫入時用來產生自旋極化電子的自旋注入電流使磁致電阻效應元件的溫度上升，這導致諸如磁化反轉所必需的自旋注入電流值波動和磁致電阻效應元件的磁致電阻變化率(MR比)波動之類的熱擾動。
圖7示出自旋注入FET的熱擾動的例子。
柵電壓設為恆定(1.5V)，具有50ns的脈衝寬度的自旋注入電流流過自旋注入FET，進行寫入。
當源-漏脈衝電壓是正值時，如圖2所示的自旋注入電流Is流過自旋注入FET。此時，儘管磁致電阻效應元件變成平行狀態，切換(磁化反轉)所必需的自旋注入電流中產生波動。
當源-漏脈衝電壓是負值時，如圖4所示的自旋注入電流Is流過自旋注入FET。此時，儘管磁致電阻效應元件變成反平行狀態，切換(磁化反轉)所必需的自旋注入電流中產生波動。
在柵電壓V柵(VGATE)設為0.1V時測定自旋注入FET的漏電流。
當磁致電阻效應元件處於平行狀態時漏電流具有大於200μA/μm2的大值。因寫入時產生熱而導致漏電流的波動。同樣地，當磁致電阻效應元件處於反平行狀態時漏電流具有小於50μA/μm2的小值。因寫入時產生熱而導致漏電流的波動。
圖8展示了在自旋注入FET中流過脈衝寬度為50ns的自旋注入電流時的磁致電阻效應元件的溫度上升。
在向磁致電阻效應元件施加自旋注入電流時磁致電阻效應元件的溫度以恆定速度持續上升。該溫度到達130℃為最大值，即使在自旋注入電流切斷後，為了使磁致電阻效應元件充分冷卻也需要幾十納秒，例如在本實施方式中是大於50ns。
3.實施方式以下的實施方式提出了可以解決熱擾動的問題、熱穩定性優良、永遠不會發生元件破壞的自旋注入FET。
在寫入時，實施方式中提出的自旋注入FET具有利用自旋注入電流執行磁化反轉(切換)的機構，且同時具有在自由層的易磁化軸方向上產生磁場以輔助磁化反轉的機構。
通過把利用自旋注入電流的寫入和利用電流磁場(輔助電流產生的磁場)的寫入相結合，可以提供這樣的自旋注入FET，即其中寫入時熱擾動可以被抑制，自旋注入電流可以被降低，熱穩定性優良，且不發生元件破壞。
即，在自旋注入法中，由於通過助長電子自旋旋進(precession)來進行磁化反轉，自由層很大程度上受熱擾動的影響。但是，該輔助磁場抑制了自由層中的電子自旋造成的熱擾動，直到自旋極化電子造成的磁致電阻效應元件的溫度上升充分降低。
因此，如果在使用自旋注入電流的寫入中產生輔助磁場，就可以抑制電子自旋旋進，從而降低熱擾動導致的磁致電阻效應元件的特性波動。
因為自旋注入電流可以降低，諸如隧道勢壘被壞之類的問題也可以防止。
磁致電阻效應元件的易磁化軸方向上的輔助磁場並不主要進行磁化反轉而是抑制寫入時自由層中的電子自旋導致的熱擾動，所以不大於1mA的輔助電流對於產生輔助磁場就足夠了。
(1)第1實施方式A.整體圖9展示了根據第1實施方式的自旋注入FET的結構。
在半導體襯底10內形成例如STI(淺槽隔離)結構的元件隔離絕緣層17。在被該元件隔離絕緣層17包圍的元件區域內形成自旋注入FET。
該自旋注入FET包括鐵磁性體12a和12b、隧道勢壘層11a和11b、柵電極15和反鐵磁性體13。鐵磁性體12a和12b作為埋入半導體襯底10中的凹部內的源/漏電極。隧道勢壘層11a和11b分別位於半導體襯底10與鐵磁性體12a和12b之間。柵電極15隔著柵絕緣層14配置在鐵磁性體12a和12b之間的溝道上。反鐵磁性體13位於鐵磁性體12a上。
鐵磁性體12a和12b的易磁化軸方向被設置在行方向上。鐵磁性體12a成為其磁化方向被反鐵磁性體13固定的被釘扎層。鐵磁性體12b成為其磁化方向被自旋注入電流改變的自由層。
通過把多個這樣的自旋注入FET匯總配置成陣列狀構成存儲單元陣列。
自旋注入FET的柵電極15與沿存儲單元陣列的行方向延伸的字線連接。在讀出/寫入時向該字線提供用來選擇第i行的控制信號Ri/Wi。
位線BL(L)在存儲單元陣列的列方向上延伸，且位線BL(L)通過接觸栓塞18a與反鐵磁性體13連接。
位線BL(L)的一端通過作為用來選擇第j列的列選擇開關的N溝道MIS電晶體NF與檢測放大器S/A連接。向N溝道MIS電晶體NF的柵輸入用來選擇第j列的控制信號Fj。
位線BL(L)的另一端與作為用來控制自旋注入電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PB和N溝道MIS電晶體NA連接。向P溝道MIS電晶體PB的柵輸入控制信號bBj，向N溝道MIS電晶體NA的柵輸入控制信號Aj。
位線BL(R)在存儲單元陣列的列方向上延伸，且位線BL(R)通過接觸栓塞18b與鐵磁性體12b連接。
位線BL(R)配置在作為自由層的鐵磁性體12b的附近。在第1實施方式中，位線BL(R)配置在鐵磁性體12b之上。自旋注入電流和輔助電流都流過位線BL(R)。在寫入時自旋注入電流產生自旋注入磁化反轉，輔助電流產生自由層的易磁化軸方向上的輔助磁場。
位線BL(R)的一端與作為用來控制自旋注入電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PA和N溝道MIS電晶體NB連接。向P溝道MIS電晶體PA的柵輸入控制信號bAj，向N溝道MIS電晶體NB的柵輸入控制信號Bj。
而且，位線BL(R)的一端與作為用來控制產生輔助磁場的輔助電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PC和N溝道MIS電晶體ND連接。向P溝道MIS電晶體PC的柵輸入控制信號bCj，向N溝道MIS電晶體ND的柵輸入控制信號Dj。
位線BL(R)的另一端與作為用來控制產生輔助磁場的輔助電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PD和N溝道MIS電晶體NC連接。向P溝道MIS電晶體PD的柵輸入控制信號bDj，向N溝道MIS電晶體NC的柵輸入控制信號Cj。
而且，位線BL(R)的另一端通過N溝道MIS電晶體NE與接地點Vss連接。向N溝道MIS電晶體NE的柵輸入控制信號Ei。
根據第1實施方式的自旋注入FET，在寫入時驅動器/匯流器提供磁化反轉(切換)所需的自旋注入電流，且提供輔助電流。同時，輔助電流在自由層的易磁化軸方向上產生輔助磁場以抑制熱擾動。
因此，可以提供熱穩定性優良、元件的特性波動被消除、且解決了元件破壞問題的自旋注入FET。
在第1實施方式中，自旋注入FET是具有隧道勢壘層11a和11b的隧道勢壘型FET。但是，也可以省略隧道勢壘層11a和11b中的一個或兩個。
例如，可以把圖9中的自旋注入FET中的隧道勢壘層11a和11b都省略，而形成圖10所示的肖特基勢壘型自旋注入FET。
B.材料、尺寸等在基本結構中描述的材料、尺寸等可以直接用於第1實施方式中。
C.動作下面說明圖9的自旋注入FET的動作。
圖10的自旋注入FET的動作與圖9的自旋注入FET的動作相似。
假定自旋注入FET的鐵磁性體(源/漏)12a和12b在存儲單元的行方向上具有磁各向異性。即，鐵磁性體12a和12b的易磁化軸方向是行方向，而難磁化軸方向是列方向。
(i)寫入在寫入時，控制信號Ei和Fj被設為「L」，N溝道MIS電晶體NE和NF截止。
首先，為了把鐵磁性體12a和12b的磁化狀態設成平行，如圖11所示，把控制信號Aj和bBj成為「H」，把控制信號bAj和Bj成為「L」。在半導體襯底10是P型半導體時，把控制信號Wi設成「H」以在鐵磁性體12a和12b之間的半導體襯底10的表面上形成N溝道。在半導體襯底10是N型半導體時，把控制信號Wi設成「L」以在鐵磁性體12a和12b之間的半導體襯底10的表面上形成P溝道。
此時，P溝道MIS電晶體PA和N溝道MIS電晶體NA接通，自旋注入電流Is從鐵磁性體12b朝著鐵磁性體12a流經自旋注入FET。
方向與鐵磁性體12a的磁化方向相同的自旋極化電子通過自旋注入FET的溝道進入鐵磁性體12b，自旋極化電子對鐵磁性體12b施加自旋扭矩。
結果，鐵磁性體12b的磁化方向成為與鐵磁性體12a的磁化方向相同的方向(平行)。
在本發明的第1實施方式中，在自旋注入電流Is流過自旋注入FET的同時，或者在自旋注入電流Is流過之前或之後，輔助電流Ia流過配置在作為自由層的鐵磁性體12b附近的位線BL(R)，由輔助電流Ia產生的輔助磁場用來防止鐵磁性體12a的熱擾動。
即，控制信號Cj和bDj被設為「H」，控制信號bCj和Dj被設為「L」。此時，P溝道MIS電晶體PC和N溝道MIS電晶體NC接通，輔助電流Ia流過位線BL(R)。該輔助電流Ia在與作為被釘扎層的鐵磁性體12b的磁化方向相同的方向上產生輔助磁場，作用在作為自由層的鐵磁性體12b上。
結果，在寫入時抑制了鐵磁性體12b中的電子自旋旋進，防止了熱攏動的產生。
即使在自旋注入電流Is切斷後，磁致電阻效應元件充分冷卻之前也需要幾十納秒。因此，優選地，在自旋注入電流Is切斷後再流過輔助電流Ia。
例如，控制信號bAj從「L」變成「H」，P溝道MIS電晶體PA截止，然後控制信號Aj從「H」變成「L」，N溝道MIS電晶體NA截止以切斷自旋注入電流Is。然後，經過一預定時間，控制信號bCj從「L」變成「H」，P溝道MIS電晶體PC截止，控制信號Cj從「H」變成「L」，N溝道MIS電晶體NC截止以切斷輔助電流Ia。
然後，為了把鐵磁性體12a和12b的磁化狀態設成反平行，如圖12所示，把控制信號Bj和bAj成為「H」，把控制信號bBj和Aj成為「L」。在半導體襯底10是P型半導體時，把控制信號Wi設成「H」以在鐵磁性體12a和12b之間的半導體襯底10的表面上形成N溝道。在半導體襯底10是N型半導體時，把控制信號Wi設成「L」以在鐵磁性體12a和12b之間的半導體襯底10的表面上形成P溝道。
此時，P溝道MIS電晶體PB和N溝道MIS電晶體NB接通，自旋注入電流Is從鐵磁性體12a朝著鐵磁性體12b流經自旋注入FET。
方向與鐵磁性體12a的磁化方向相反的自旋極化電子在鐵磁性體12a處被反射，進入鐵磁性體12b，自旋極化電子對鐵磁性體12b施加自旋扭矩。
結果，鐵磁性體12b的磁化方向成為與鐵磁性體12a的磁化方向相反的方向(反平行)。
在本發明的第1實施方式中，在自旋注入電流Is流過自旋注入FET的同時，或者在自旋注入電流Is流過之前或之後，輔助電流Ia流過配置在作為自由層的鐵磁性體12b附近的位線BL(R)，由輔助電流Ia產生的輔助磁場用來防止鐵磁性體12a的熱擾動。
即，控制信號Dj和bCj被設為「H」，控制信號bDj和Cj被設為「L」。此時，P溝道MIS電晶體PD和N溝道MIS電晶體ND接通，輔助電流Ia流過位線BL(R)。該輔助電流Ia在與作為被釘扎層的鐵磁性體12b的磁化方向相同的方向上產生輔助磁場，作用在作為自由層的鐵磁性體12b上。
結果，在寫入時抑制了鐵磁性體12b中的電子自旋旋進，防止了熱攏動的產生。
即使在自旋注入電流Is切斷後，磁致電阻效應元件充分冷卻之前也需要幾十納秒。因此，優選地，在自旋注入電流Is切斷後再流過輔助電流Ia。
例如，控制信號bBj從「L」變成「H」，P溝道MIS電晶體PB截止，然後控制信號Bj從「H」變成「L」，N溝道MIS電晶體NB截止以切斷自旋注入電流Is。然後，經過一預定時間，控制信號bDj從「L」變成「H」，P溝道MIS電晶體PD截止，控制信號Dj從「H」變成「L」，N溝道MIS電晶體ND截止以切斷輔助電流Ia。
(ii)讀出在讀出時，如圖13所示，把控制信號bAj和bBj成為「H」，把控制信號Aj和Bj成為「L」。P溝道MIS電晶體PA、PB和N溝道MIS電晶體NA、NB截止。
控制信號Ei和Fj被設為「H」，N溝道MIS電晶體NE和NF接通。
而且，在半導體襯底10是P型半導體時，把控制信號Ri設成「H」以在鐵磁性體12a和12b之間的半導體襯底10的表面上形成N溝道。在半導體襯底10是N型半導體時，把控制信號Ri設成「L」以在鐵磁性體12a和12b之間的半導體襯底10的表面上形成P溝道。
此時，讀出電流I讀出從檢測放大器S/A經過自旋注入FET向接地點Vss流動。
當構成自旋注入FET的鐵磁性體12a和12b呈平行狀態時，容易發生從鐵磁性體12b到鐵磁性體12a的電子遷移，從而提高了自旋注入FET的電導。
另一方面，當構成自旋注入FET的鐵磁性體12a和12b呈反平行狀態時，從鐵磁性體12b到鐵磁性體12a的電子遷移變得困難，從而自旋注入FET的電導下降。
這樣，自旋注入FET的電導，即，接通時通過自旋注入FET的電流，隨著鐵磁性體12a和12b即磁致電阻效應元件是平行狀態還是反平行狀態而變化。因此，例如，在用檢測放大器讀出電導變化時就可以判定自旋注入FET的狀態。
D.總結根據第1實施方式的自旋注入FET，同時採用了利用自旋注入電流的磁化反轉方法、和利用輔助磁場(電流磁場)以抑制在磁化反轉時由自由層中的電子自旋的熱波動的磁場輔助法。
因此，可以提供熱穩定性優良、元件的特性波動被消除、且可以降低自旋注入電流，從而解決了元件破壞問題的自旋注入FET。
圖9和10中的自旋注入FET是被假設用於磁隨機存取存儲器，在把第1實施方式中提出的自旋注入FET用於可重構邏輯電路時，圖9和10中的檢測放大器S/A和N溝道MIS電晶體NE、NF可以被省略。
(2)第2實施方式第2實施方式是第1實施方式的一種改進。
第2實施方式的自旋注入FET包含第1實施方式的自旋注入FET的所有特證。
如圖14和15所示，在第2實施方式中，在自旋注入FET中的柵電極15的側壁上形成稱作側壁的絕緣層19，形成絕緣層19是為了防止反鐵磁性體13和柵電極15之間的短路和通過自對準形成反鐵磁性體13。
在第2實施方式中，自旋注入FET的材料、尺寸等都與第1實施方式類似，所以省略說明。
在第2實施方式中也可實現熱穩定性優良、元件的特性波動被消除、且可以降低自旋注入電流的自旋注入FET。
(3)第3實施方式第3實施方式是第1實施方式的一種變形。
第3實施方式的自旋注入FET與第1實施方式的自旋注入FET的不同之處在於，構成磁致電阻效應元件的鐵磁性體和隧道勢壘層都形成在半導體襯底上。
下面說明自旋注入FET的基本結構。
圖16展示了基於第3實施方式的基本結構。
在半導體襯底10的表面區域上形成源/漏擴散層12A和12B。當自旋注入FET是P溝道型(半導體襯底10是N型)時，源/漏擴散層12A和12B由P型雜質層形成。當自旋注入FET是N溝道型(半導體襯底10是P型)時，源/漏擴散層12A和12B由N型雜質層形成。
在源/漏擴散層12A上形成隧道勢壘層11a，在隧道勢壘層11a上形成鐵磁性體12a。在鐵磁性體12a上形成反鐵磁性體13。鐵磁性體12a成為其磁化方向被反鐵磁性體13固定的被釘扎層。
在反鐵磁性體13上配置電極16a。電極16a通過N溝道MIS電晶體NF與檢測放大器S/A連接，該N溝道MIS電晶體NF作為用來選擇第j列的列選擇開關。
電極16a還與作為控制自旋注入電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PB和N溝道MIS電晶體NA連接。
在源/漏擴散層12B上形成隧道勢壘層11b，在隧道勢壘層11b上形成鐵磁性體12b。鐵磁性體12b成為其磁化方向被自旋注入電流改變的自由層。
在鐵磁性體12b上配置電極16b。電極16b與作為控制自旋注入電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PA和N溝道MIS電晶體NB連接。
電極16b還通過N溝道MIS電晶體NE與接地點Vss連接。
在源/漏擴散層12A和12B之間的溝道上形成柵絕緣層14，在柵絕緣層14上形成柵電極15。在讀出/寫入時，向柵電極15提供用於選擇第i行的控制信號Ri/Wi。在柵電極15上形成覆蓋(cap)絕緣層20A，在覆蓋絕緣層20A的側壁上形成絕緣層19。
位於源/漏擴散層12A、12B和鐵磁性體12a、12b之間的隧道勢壘層11a、11b中的一個或兩個都可以省略。
圖17展示了第3實施方式的自旋注入FET的結構。
第3實施方式的特徵在於，在圖16的基本結構上添加了用來產生輔助磁場的機構。
在半導體襯底10內形成例如STI結構的元件隔離絕緣層17。在被該元件隔離絕緣層17包圍的元件區域內形成自旋注入FET。
在半導體襯底10的表面區域上形成源/漏擴散層112A和12B。在源/漏擴散層12A上形成隧道勢壘層11a，在隧道勢壘層11a上形成鐵磁性體12a。在鐵磁性體12a上形成反鐵磁性體13。
在源/漏擴散層12B上形成隧道勢壘層11b，在隧道勢壘層11b上形成鐵磁性體12b。
鐵磁性體12a和12b的易磁化軸方向被設置在行方向上。鐵磁性體12a成為其磁化方向被反鐵磁性體13固定的被釘扎層。鐵磁性體12b成為其磁化方向被自旋注入電流改變的自由層。
在源/漏擴散層12A和12B之間的溝道上形成柵絕緣層14，在柵絕緣層14上形成柵電極15。在柵電極15上形成覆蓋絕緣層20A，在覆蓋絕緣層20A的側壁上形成絕緣層19。
通過把多個這樣的自旋注入FET匯總配置成陣列狀構成存儲單元陣列。
自旋注入FET的柵電極15與沿存儲單元陣列的行方向延伸的字線連接。在讀出/寫入時向該字線提供用來選擇第i行的控制信號Ri/Wi。
位線BL(L)在存儲單元陣列的列方向上延伸，且位線BL(L)通過接觸栓塞18a與反鐵磁性體13連接。
位線BL(L)的一端通過作為用來選擇第j列的列選擇開關的N溝道MIS電晶體NF與檢測放大器S/A連接。向N溝道MIS電晶體NF的柵輸入用來選擇第j列的控制信號Fj。
位線BL(L)的另一端與作為用來控制自旋注入電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PB和N溝道MIS電晶體NA連接。向P溝道MIS電晶體PB的柵輸入控制信號bBj，向N溝道MIS電晶體NA的柵輸入控制信號Aj。
位線BL(R)在存儲單元陣列的列方向上延伸，且位線BL(R)通過接觸栓塞18b與鐵磁性體12b連接。
位線BL(R)配置在作為自由層的鐵磁性體12b的附近。在第3實施方式中，位線BL(R)配置在鐵磁性體12b之上。自旋注入電流和輔助電流都流過位線BL(R)。在寫入時自旋注入電流產生自旋注入磁化反轉，輔助電流產生自由層的易磁化軸方向上的輔助磁場。
位線BL(R)的一端與作為用來控制自旋注入電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PA和N溝道MIS電晶體NB連接。向P溝道MIS電晶體PA的柵輸入控制信號bAj，向N溝道MIS電晶體NB的柵輸入控制信號Bj。
而且，位線BL(R)的一端與作為用來控制產生輔助磁場的輔助電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PC和N溝道MIS電晶體ND連接。向P溝道MIS電晶體PC的柵輸入控制信號bCj，向N溝道MIS電晶體ND的柵輸入控制信號Dj。
位線BL(R)的另一端與作為用來控制產生輔助磁場的輔助電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PD和N溝道MIS電晶體NC連接。向P溝道MIS電晶體PD的柵輸入控制信號bDj，向N溝道MIS電晶體NC的柵輸入控制信號Cj。
而且，位線BL(R)的另一端通過N溝道MIS電晶體NE與接地點Vss連接。向N溝道MIS電晶體NE的柵輸入控制信號Ei。
根據第3實施方式的自旋注入FET，在寫入時驅動器/匯流器提供磁化反轉(切換)所需的自旋注入電流，且提供輔助電流。同時，輔助電流在自由層的易磁化軸方向上產生輔助磁場以抑制熱擾動。
因此，可以提供熱穩定性優良、元件的特性波動被消除、且解決了元件破壞問題的自旋注入FET。
在第3實施方式中，自旋注入FET是具有隧道勢壘層11a和11b的隧道勢壘型FET。但是，也可以省略隧道勢壘層11a和11b中的一個或兩個。
在第3實施方式中，自旋注入FET是被假設用於磁隨機存取存儲器，在把第3實施方式中的自旋注入FET用於可重構邏輯電路時，圖16和17中的檢測放大器S/A和N溝道MIS電晶體NE、NF可以被省略。
而且，在第3實施方式中，自旋注入FET的材料、尺寸等都與第1實施方式類似，所以省略說明。
(4)第4實施方式第4實施方式也是第1實施方式的一種變形。
在第4實施方式中說明在SOI(矽在絕緣體上)襯底上形成的自旋注入FET。
首先說明自旋注入FET的基本結構。
圖18展示了基於第4實施方式的基本結構。
在半導體襯底10上形成絕緣層10A，在絕緣層10A上形成自旋注入FET。
在作為源/漏電極的鐵磁性體12a、12b之間形成半導體層10B。當自旋注入FET是P溝道型時，半導體層10B形成為N型。當自旋注入FET是N溝道型時，半導體層10B形成為P型。
鐵磁性體12a和12b的底面與絕緣層10A接觸。分別在半導體層10B和鐵磁性體12a、12b之間形成隧道勢壘層11a和11b，在鐵磁性體12a上形成反鐵磁性體13。
鐵磁性體12a和12b的易磁化軸方向垂直於紙面。鐵磁性體12a成為其磁化方向被反鐵磁性體13固定的被釘扎層。鐵磁性體12b成為其磁化方向被自旋注入電流改變的自由層。
在反鐵磁性體13上配置電極16a。電極16a通過N溝道MIS電晶體NF與檢測放大器S/A連接，該N溝道MIS電晶體NF作為用來選擇第j列的列選擇開關。
電極16a還與作為控制自旋注入電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PB和N溝道MIS電晶體NA連接。
在鐵磁性體12b上配置電極16b。電極16b與作為控制自旋注入電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PA和N溝道MIS電晶體NB連接。
電極16b還通過N溝道MIS電晶體NE與接地點Vss連接。
在鐵磁性體12a、12b之間的溝道上形成柵絕緣層14，在柵絕緣層14上形成柵電極15。在讀出/寫入時，向柵電極15提供用於選擇第i行的控制信號Ri/Wi。
位於半導體層10B和鐵磁性體12a、12b之間的隧道勢壘層11a、11b中的一個或兩個都可以省略。
圖19展示了第4實施方式的自旋注入FET的結構。
第4實施方式的特徵在於，在圖18的基本結構上添加了用來產生輔助磁場的機構。
在半導體襯底10內形成絕緣層10A和STI結構的元件隔離絕緣層17。在被該絕緣層10A和元件隔離絕緣層17包圍的元件區域內形成自旋注入FET。
在鐵磁性體12a、12b之間形成半導體層10B。當自旋注入FET是P溝道型時，半導體層10B形成為N型。當自旋注入FET是N溝道型時，半導體層10B形成為P型。
鐵磁性體12a和12b的底面與絕緣層10A接觸。分別在半導體層10B和鐵磁性體12a、12b之間形成隧道勢壘層11a和11b，在鐵磁性體12a上形成反鐵磁性體13。
鐵磁性體12a和12b的易磁化軸方向被設置在行方向上。鐵磁性體12a成為其磁化方向被反鐵磁性體13固定的被釘扎層。鐵磁性體12b成為其磁化方向被自旋注入電流改變的自由層。
在鐵磁性體12a和12b之間的溝道上隔著柵絕緣層形成柵電極15。在柵電極15上可以形成覆蓋絕緣層，在柵電極15的側壁上可以形成絕緣層(側壁)。
通過把多個這樣的自旋注入FET匯總配置成陣列狀構成存儲單元陣列。
自旋注入FET的柵電極15與沿存儲單元陣列的行方向延伸的字線連接。在讀出/寫入時向該字線提供用來選擇第i行的控制信號Ri/Wi。
位線BL(L)在存儲單元陣列的列方向上延伸，且位線BL(L)通過接觸栓塞18a與反鐵磁性體13連接。
位線BL(L)的一端通過作為用來選擇第j列的列選擇開關的N溝道MIS電晶體NF與檢測放大器S/A連接。向N溝道MIS電晶體NF的柵輸入用來選擇第j列的控制信號Fj。
位線BL(L)的另一端與作為用來控制自旋注入電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PB和N溝道MIS電晶體NA連接。向P溝道MIS電晶體PB的柵輸入控制信號bBj，向N溝道MIS電晶體NA的柵輸入控制信號Aj。
位線BL(R)在存儲單元陣列的列方向上延伸，且位線BL(R)通過接觸栓塞18b與鐵磁性體12b連接。
位線BL(R)配置在作為自由層的鐵磁性體12b的附近。在第4實施方式中，位線BL(R)配置在鐵磁性體12b之上。在寫入時自旋注入電流和輔助電流都流過位線BL(R)。自旋注入電流產生自旋注入磁化反轉，輔助電流產生自由層的易磁化軸方向上的輔助磁場。
位線BL(R)的一端與作為用來控制自旋注入電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PA和N溝道MIS電晶體NB連接。向P溝道MIS電晶體PA的柵輸入控制信號bAj，向N溝道MIS電晶體NB的柵輸入控制信號Bj。
而且，位線BL(R)的一端與作為用來控制產生輔助磁場的輔助電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PC和N溝道MIS電晶體ND連接。向P溝道MIS電晶體PC的柵輸入控制信號bCj，向N溝道MIS電晶體ND的柵輸入控制信號Dj。
位線BL(R)的另一端與作為用來控制產生輔助磁場的輔助電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PD和N溝道MIS電晶體NC連接。向P溝道MIS電晶體PD的柵輸入控制信號bDj，向N溝道MIS電晶體NC的柵輸入控制信號Cj。
而且，位線BL(R)的另一端通過N溝道MIS電晶體NE與接地點Vss連接。向N溝道MIS電晶體NE的柵輸入控制信號Ei。
根據第4實施方式的自旋注入FET，在寫入時驅動器/匯流器提供磁化反轉(切換)所需的自旋注入電流，且提供輔助電流。同時，輔助電流在自由層的易磁化軸方向上產生輔助磁場以抑制熱擾動。
因此，可以提供熱穩定性優良、元件的特性波動被消除、且解決了元件破壞問題的自旋注入FET。
在第4實施方式中，自旋注入FET是具有隧道勢壘層11a和11b的隧道勢壘型FET。但是，也可以省略隧道勢壘層11a和11b中的一個或兩個。
在第4實施方式中，自旋注入FET是被假設用於磁隨機存取存儲器，在把第4實施方式中的自旋注入FET用於可重構邏輯電路時，圖18和19中的檢測放大器S/A和N溝道MIS電晶體NE、NF可以被省略。
而且，在第4實施方式中，自旋注入FET的材料、尺寸等都與第1實施方式類似，所以省略說明。
(5)第5實施方式第5實施方式是第2實施方式的一種改進。
第5實施方式的自旋注入FET包含第2實施方式的自旋注入FET的所有特證。
如圖20和21所示，在第5實施方式中，磁化方向被固定了的被釘扎層具有SAF(綜合反鐵磁性)結構。
即，在鐵磁性體12a上形成非磁性體20，在非磁性體20上形成鐵磁性體21。SAF結構由具有鐵磁性體12a/非磁性體20/鐵磁性體21的三層結構形成。
當形成第5實施方式的被釘扎結構時，鐵磁性體12a和21的磁化方向通過反鐵磁作用(反鐵磁鍵合)被有力地固定在相反的方向上。因此，在寫入時可以使被釘扎層的磁化方向穩定。
即使不用退火工藝，通過使用SAF結構也可以把鐵磁性體12a和21的磁化方向設置成180°相反的方向上。
在第5實施方式中，在使鐵磁性體12a和12b的之間的磁矩(磁化)從反平行狀態向平行狀態反轉時，電子從鐵磁性體12a注入鐵磁性體12b，與鐵磁性體12a的磁化方向相同的方向上自旋極化了的電子通過隧道勢壘層11a和11b，把自旋轉矩加在鐵磁性體12b上。
因此，當鐵磁性體12a和12b之間的磁矩是反平行狀態時，由於鐵磁性體12b的磁矩反轉，鐵磁性體12a和12b之間的磁矩成為平行狀態。
在使鐵磁性體12a和12b的之間的磁矩(磁化)從平行狀態向反平行狀態反轉時，電子從鐵磁性體12b注入鐵磁性體12a，與鐵磁性體12a的磁化方向相反的方向上自旋極化了的電子被反射並通過隧道勢壘層11a和11b，把自旋轉矩加在鐵磁性體12b上。
因此，當鐵磁性體12a和12b之間的磁矩是平行狀態時，由於鐵磁性體12b的磁矩反轉，鐵磁性體12a和12b之間的磁矩成為反平行狀態。
這樣，通過改變自旋注入電流的流動方向可以使作為自由層的鐵磁性體12b的磁化方向反轉，所以可以通過自旋注入寫入「0」和「1」。
在鐵磁性體12a和21由包含Co、Fe的(例如，富Co的或富Fe的)鐵磁材料構成時，非磁性體20由從由Ru、Ir和Rh構成的組中選擇的至少一種金屬或包含其中的至少一種金屬的合金構成，非磁性體20可以包含Ni和B。
圖20和21的自旋注入FET是具有隧道勢壘層11a和11b的隧道勢壘型。如圖22和23所示，第5實施方式也可以適用於肖特基勢壘型。
(6)第6實施方式第6實施方式也是第2實施方式的一種改進。
第6實施方式的自旋注入FET包含第2實施方式的自旋注入FET的所有特證。
如圖24和25所示，在第6實施方式中，在作為自由層的鐵磁性體12b上也形成被釘扎層。
即，在鐵磁性體12b上形成非磁性體20，在非磁性體20上形成鐵磁性體21。鐵磁性體21是其磁化方向被固定的被釘扎層。在鐵磁性體21上形成反磁性體13。
此時，在第6實施方式中，配置在作為自由層的鐵磁性體12b的一側的鐵磁性體(被釘扎層)11a的磁化方向與配置在鐵磁性體12b的另一側的鐵磁性體(被釘扎層)21的磁化方向被取向到相反的方向上。
從器件結構的觀點看，第6實施方式的被釘扎結構有助於降低磁化反轉所需的自旋注入電流的電流密度。
在第6實施方式中，在使鐵磁性體12a和12b的之間的磁矩(磁化)從反平行狀態向平行狀態反轉時，電子從鐵磁性體12a注入鐵磁性體12b，與鐵磁性體12a的磁化方向相同的方向上自旋極化了的電子通過隧道勢壘層11a和11b，把自旋轉矩加在鐵磁性體12b上。
由於鐵磁性體21的磁化方向被取向到與鐵磁性體12a的磁化方向相反的方向上，與鐵磁性體12a的磁化方向相同的方向上自旋極化了的電子在非磁性體20上被反射，把自旋轉矩加在鐵磁性體12b上。
因此，當鐵磁性體12a和12b之間的磁矩是反平行狀態時，由於鐵磁性體12b的磁矩反轉，鐵磁性體12a和12b之間的磁矩成為平行狀態。
在使鐵磁性體12a和12b的之間的磁矩(磁化)從平行狀態向反平行狀態反轉時，電子從鐵磁性體21注入鐵磁性體12b，與鐵磁性體21的磁化方向相同的方向上自旋極化了的電子通過非磁性體20，把自旋轉矩加在鐵磁性體12b上。
當電子從鐵磁性體12b向鐵磁性體12a移動時，在與鐵磁性體12a的磁化方向相同方向上的自旋極化電子容易通過隧道勢壘層11a、11b和溝道移動到鐵磁性體12a，在與鐵磁性體12a的磁化方向相反方向上的自旋極化電子(與鐵磁性體21的磁化方向相同方向上的自旋極化電子)被反射，把自旋轉矩加在鐵磁性體12b上。
因此，當鐵磁性體12a和12b之間的磁矩是平行狀態時，由於鐵磁性體12b的磁矩反轉，鐵磁性體12a和12b之間的磁矩成為反平行狀態。
這樣，通過改變自旋注入電流的流動方向可以使作為自由層的鐵磁性體12b的磁化方向反轉，所以可以通過自旋注入寫入「0」和「1」。
為了從非磁性體20有效地反射自旋極化電子以進一步實現自旋注入電流的降低，優選地，非磁性體20和鐵磁性體21由以下材料的組合形成。
在鐵磁性體21由包含Co的(例如，富Co的)鐵磁材料構成時，非磁性體20由從由Zr、Hf、Rh、Ag、Cu和Au構成的組，優選地，由Zr、Hf、Rh和Ag構成的組，中選擇的至少一種金屬或包含其中的至少一種金屬的合金構成。
在鐵磁性體21由包含Fe的(例如，富Fe的)鐵磁材料構成時，非磁性體20由從由Rh、Pt、Ir、Al、Ga、Cu和Au構成的組，優選地，由Rh、Pt、Ir、Al、和Ga構成的組，中選擇的至少一種金屬或包含其中的至少一種金屬的合金構成。
在鐵磁性體21由包含Ni的(例如，富Ni的)鐵磁材料構成時，非磁性體20由從由Zr、Hf、Au、Ag和Cu構成的組，優選地，由Zr、Hf、Au和Ag構成的組，中選擇的至少一種金屬或包含其中的至少一種金屬的合金構成。
在本實施方式中，鐵磁性體12a、21的磁化方向設定在相反的方向上。因此，例如，可以在鐵磁性體12a和21上設置具有不同的尼爾(Neel)溫度TN的反鐵磁性體13。
在這種情況下，例如，在退火後一邊施加一個方向上的磁場一邊進行冷卻時，鐵磁性體12a和21中之一的磁化方向被確定。然後，在一邊在相反方向上施加磁場一邊進一步冷卻時，鐵磁性體12a和21中的另一個的磁化方向被確定。
為了無需退火工藝就把鐵磁性體12a和21的磁化方向設定在以180°相反的方向上，鐵磁性體12a和21用第5實施方式中說明的SAF結構形成，即鐵磁性體/非磁性體/鐵磁性體的三層結構。
但是，可以是只有鐵磁性體12a和21中的一個由SAF結構形成。
也可以是，SAF結構是鐵磁性體/非磁性體/鐵磁性體/非磁性體/....../鐵磁性體的多層結構。
圖24和25的自旋注入FET是具有隧道勢壘層11a和11b的隧道勢壘型。如圖26和27所示，第6實施方式也可以適用於肖特基勢壘型。
(7)第7實施方式第7實施方式是第5實施方式的一種變形。
在第5實施方式中，鐵磁性體12a和21的磁化方向被有力的固定在相反的方向上，而在第7實施方式中，如圖28和29所示，鐵磁性體12a和21的磁化方向利用鐵磁鍵合被有力地固定在相同的方向上。
第7實施方式的其它結構與第5實施方式相似。
在根據第7實施方式的自旋注入FET中，在寫入時可以使被釘扎層的磁化方向穩定。
在第7實施方式中，在使鐵磁性體12a和12b的之間的磁矩(磁化)從反平行狀態向平行狀態反轉時，電子從鐵磁性體12a注入鐵磁性體12b，與鐵磁性體12a的磁化方向相同的方向上自旋極化了的電子通過隧道勢壘層11a和11b，把自旋轉矩加在鐵磁性體12b上。
因此，當鐵磁性體12a和12b之間的磁矩是反平行狀態時，由於鐵磁性體12b的磁矩反轉，鐵磁性體12a和12b之間的磁矩成為平行狀態。
在使鐵磁性體12a和12b的之間的磁矩(磁化)從平行狀態向反平行狀態反轉時，電子從鐵磁性體12b注入鐵磁性體12a，與鐵磁性體12a的磁化方向相反的方向上自旋極化了的電子被反射並通過隧道勢壘層11a和11b，把自旋轉矩加在鐵磁性體12b上。
因此，當鐵磁性體12a和12b之間的磁矩是平行狀態時，由於鐵磁性體12b的磁矩反轉，鐵磁性體12a和12b之間的磁矩成為反平行狀態。
這樣，通過改變自旋注入電流的流動方向可以使作為自由層的鐵磁性體12b的磁化方向反轉，所以可以通過自旋注入寫入「0」和「1」。
在鐵磁性體12a和21由包含Co、Fe的(例如，富Co的或富Fe的)鐵磁材料構成時，非磁性體20由從由Pt、Ir和Ru構成的組中選擇的至少一種金屬或包含其中的至少一種金屬的合金構成，非磁性體20可以包含Ni和B。
圖28和29的自旋注入FET是具有隧道勢壘層11a和11b的隧道勢壘型。如圖30和31所示，第7實施方式也可以適用於肖特基勢壘型。
(8)第8實施方式第8實施方式是第6實施方式的一種變形。
在第6實施方式中，兩個被釘扎層即鐵磁性體12a和21的磁化方向被設在相反的方向上，而在第8實施方式中，如圖32和33所示，鐵磁性體12a和21的磁化方向被設在相同的方向上。
第8實施方式的其它結構與第6實施方式相似。
從器件結構的觀點看，第8實施方式的自旋注入FET也有助於降低磁化反轉所需的自旋注入電流的電流密度。
在第8實施方式中，在使鐵磁性體12a和12b的之間的磁矩(磁化)從反平行狀態向平行狀態反轉時，電子從鐵磁性體12a注入鐵磁性體12b，與鐵磁性體12a的磁化方向相同的方向上自旋極化了的電子通過隧道勢壘層11a和11b，把自旋轉矩加在鐵磁性體12b上。
通過適當地選擇非磁性體20和鐵磁性體21的材料，與鐵磁性體12a的磁化方向相同的方向上自旋極化了的電子在非磁性體20上被反射，把自旋轉矩加在鐵磁性體12b上。
因此，當鐵磁性體12a和12b之間的磁矩是反平行狀態時，由於鐵磁性體12b的磁矩反轉，鐵磁性體12a和12b之間的磁矩成為平行狀態。
在使鐵磁性體12a和12b的之間的磁矩(磁化)從平行狀態向反平行狀態反轉時，通過適當地選擇非磁性體20和鐵磁性體21的材料，電子從鐵磁性體21注入鐵磁性體12b，與鐵磁性體21的磁化方向相反的方向上自旋極化了的電子通過非磁性體20，把自旋轉矩加在鐵磁性體12b上。
當電子從鐵磁性體12b向鐵磁性體12a移動時，在與鐵磁性體12a的磁化方向相同方向上的自旋極化電子容易通過隧道勢壘層11a、11b和溝道移動到鐵磁性體12a，在與鐵磁性體12a的磁化方向相反方向上的自旋極化電子(與鐵磁性體21的磁化方向相反方向上的自旋極化電子)被反射，把自旋轉矩加在鐵磁性體12b上。
因此，當鐵磁性體12a和12b之間的磁矩是平行狀態時，由於鐵磁性體12b的磁矩反轉，鐵磁性體12a和12b之間的磁矩成為反平行狀態。
這樣，通過改變自旋注入電流的流動方向可以使作為自由層的鐵磁性體12b的磁化方向反轉，所以可以通過自旋注入寫入「0」和「1」。
為了從非磁性體20有效地反射自旋極化電子以進一步實現自旋注入電流的降低，優選地，非磁性體20和鐵磁性體21由以下材料的組合形成。
在鐵磁性體21由包含Co的(例如，富Co的)鐵磁材料構成時，非磁性體20由從由Cr、Ir、Os、Ru和Re構成的組，優選地，由Cr、Ir和Os構成的組，中選擇的至少一種金屬或包含其中的至少一種金屬的合金構成。
在鐵磁性體21由包含Fe的(例如，富Fe的)鐵磁材料構成時，非磁性體20由從由Mn、Cr、V、Mo、Re、Ru、Os、W和Ti構成的組，優選地，由Mn、Cr、V、Mo和Re構成的組，中選擇的至少一種金屬或包含其中的至少一種金屬的合金構成。
在鐵磁性體21由包含Ni的(例如，富Ni的)鐵磁材料構成時，非磁性體20由從由Rh、Ru、Ir、Os、Cr、Re、W、Nb、V、Ta和Mo構成的組，優選地，由Rh、Ru、Ir和Os構成的組，中選擇的至少一種金屬或包含其中的至少一種金屬的合金構成。
圖32和33的自旋注入FET是具有隧道勢壘層11a和11b的隧道勢壘型。如圖34和35所示，第8實施方式也可以適用於肖特基勢壘型。
(第9實施方式)第9實施方式是第1實施方式的一種改進。
在第9實施方式中，其中使用了輔助磁場的根據本實施方式的寫入技術與所謂的磁軛布線技術相結合，由此向作為自由層的鐵磁性體有效地施加輔助磁場，同時實現輔助電流的降低和自旋注入電流的降低。
具體地，如圖36和37所示，用軟磁性材料(磁軛材料)22，例如坡莫合金(permalloy)覆蓋流過輔助電流的位線BL(R)。在第9實施方式中，由於位線BL(R)配置在作為自由層的鐵磁性體12b的上方，軟磁性材料22形成為覆蓋位線BL(R)的上表面和側表面。
第9實施方式的其它結構與第1實施方式相似。
因為軟磁性材料22具有使輔助電流產生的輔助磁場會聚以把輔助磁場有效地施加在鐵磁性體12b上的作用，所以軟磁性材料22還可以防止磁洩露的不良影響。
根據該磁軛布線技術，用來產生輔助磁場的輔助電流可以設定為小值，具體地，不大於0.5mA。
在把第9實施方式的自旋注入FET用於可重構邏輯電路時，圖36和37中的檢測放大器S/A和N溝道MIS電晶體NE、NF可以被省略。
在第9實施方式中，自旋注入FET的材料、尺寸等都與第1實施方式類似，所以省略說明。
(10)第10實施方式第10實施方式是第1實施方式的一種變形。
第10實施方式與第1實施方式的不同之處在於自旋注入FET的取向。
圖38展示了第10實施方式的自旋注入FET的結構。
在半導體襯底10內形成例如STI結構的元件隔離絕緣層17。在被該元件隔離絕緣層17包圍的元件區域內形成自旋注入FET。
該自旋注入FET包括鐵磁性體12a和12b、隧道勢壘層11a和11b、柵電極15和反鐵磁性體13。鐵磁性體12a和12b作為埋入半導體襯底10中的凹部內的源/漏電極。隧道勢壘層11a和11b分別位於半導體襯底10與鐵磁性體12a和12b之間。柵電極15隔著柵絕緣層14配置在鐵磁性體12a和12b之間的溝道上。反鐵磁性體13位於鐵磁性體12a上。
鐵磁性體12a和12b的易磁化軸方向被設置在行方向上。鐵磁性體12a成為其磁化方向被反鐵磁性體13固定的被釘扎層。鐵磁性體12b成為其磁化方向被自旋注入電流改變的自由層。
通過把多個這樣的自旋注入FET匯總配置成陣列狀構成存儲單元陣列。
自旋注入FET的柵電極15具有沿存儲單元陣列的行方向延伸的字線功能。在讀出/寫入時向該字線提供用來選擇第i行的控制信號Ri/Wi。
位線BL(L)在存儲單元陣列的列方向上延伸，且位線BL(L)通過接觸栓塞18a與反鐵磁性體13連接。
位線BL(L)的一端通過作為用來選擇第j列的列選擇開關的N溝道MIS電晶體NF與檢測放大器S/A連接。向N溝道MIS電晶體NF的柵輸入用來選擇第j列的控制信號Fj。
位線BL(L)的另一端與作為用來控制自旋注入電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PB和N溝道MIS電晶體NA連接。向P溝道MIS電晶體PB的柵輸入控制信號bBj，向N溝道MIS電晶體NA的柵輸入控制信號Aj。
位線BL(R)在存儲單元陣列的列方向上延伸，且位線BL(R)通過接觸栓塞18b與鐵磁性體12b連接。
位線BL(R)配置在作為自由層的鐵磁性體12b的附近。在第10實施方式中，位線BL(R)配置在鐵磁性體12b之上。自旋注入電流和輔助電流都流過位線BL(R)。在寫入時自旋注入電流產生自旋注入磁化反轉，輔助電流產生自由層的易磁化軸方向上的輔助磁場。
而且，位線BL(R)的一端與作為用來控制自旋注入電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PA和N溝道MIS電晶體NB連接。向P溝道MIS電晶體PA的柵輸入控制信號bAj，向N溝道MIS電晶體NB的柵輸入控制信號Bj。
位線BL(R)的一端與作為用來控制產生輔助磁場的輔助電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PC和N溝道MIS電晶體ND連接。向P溝道MIS電晶體PC的柵輸入控制信號bCj，向N溝道MIS電晶體ND的柵輸入控制信號Dj。
位線BL(R)的另一端與作為用來控制產生輔助磁場的輔助電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PD和N溝道MIS電晶體NC連接。向P溝道MIS電晶體PD的柵輸入控制信號bDj，向N溝道MIS電晶體NC的柵輸入控制信號Cj。
而且，位線BL(R)的另一端通過N溝道MIS電晶體NE與接地點Vss連接。向N溝道MIS電晶體NE的柵輸入控制信號Ei。
根據第10實施方式的自旋注入FET，在寫入時驅動器/匯流器提供磁化反轉(切換)所需的自旋注入電流，且提供輔助電流。同時，輔助電流在自由層的易磁化軸方向上產生輔助磁場以抑制熱擾動。
因此，可以提供熱穩定性優良、元件的特性波動被消除、且解決了元件破壞問題的自旋注入FET。
在第10實施方式中，自旋注入FET的材料、尺寸等都與第1實施方式類似，所以省略說明。
在第10實施方式中，自旋注入FET是具有隧道勢壘層11a和11b的隧道勢壘型FET。但是，也可以省略隧道勢壘層11a和11b中的一個或兩個。
例如，可以把圖38中的自旋注入FET中的隧道勢壘層11a和11b都省略，而形成圖39所示的肖特基勢壘型自旋注入FET。
在把第10實施方式的自旋注入FET用於可重構邏輯電路時，圖38和39中的檢測放大器S/A和N溝道MIS電晶體NE、NF可以被省略。
(11)第11實施方式在第1到10實施方式中，自旋注入電流路徑的一部分與輔助電流路徑的一部分相互重疊。而第11實施方式提出了一種自旋注入電流路徑和輔助電流路徑完全分離的結構。
圖40展示了第11實施方式的自旋注入FET的結構。
在半導體襯底10內形成例如STI結構的元件隔離絕緣層17。在被該元件隔離絕緣層17包圍的元件區域內形成自旋注入FET。
該自旋注入FET包括鐵磁性體12a和12b、隧道勢壘層11a和11b、柵電極15和反鐵磁性體13。鐵磁性體12a和12b作為埋入半導體襯底10中的凹部內的源/漏電極。隧道勢壘層11a和11b分別位於半導體襯底10與鐵磁性體12a和12b之間。柵電極15隔著柵絕緣層14配置在鐵磁性體12a和12b之間的溝道上。反鐵磁性體13位於鐵磁性體12a上。
鐵磁性體12a和12b的易磁化軸方向被設置在行方向上。鐵磁性體12a成為其磁化方向被反鐵磁性體13固定的被釘扎層。鐵磁性體12b成為其磁化方向被自旋注入電流改變的自由層。
通過把多個這樣的自旋注入FET匯總配置成陣列狀構成存儲單元陣列。
自旋注入FET的柵電極15具有沿存儲單元陣列的行方向延伸的字線功能。在讀出/寫入時向該字線提供用來選擇第i行的控制信號Ri/Wi。
位線BL(L)在存儲單元陣列的列方向上延伸，且位線BL(L)通過接觸栓塞18a與反鐵磁性體13連接。
位線BL(L)的一端通過作為用來選擇第j列的列選擇開關的N溝道MIS電晶體NF與檢測放大器S/A連接。向N溝道MIS電晶體NF的柵輸入用來選擇第j列的控制信號Fj。
位線BL(L)的另一端與作為用來控制自旋注入電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PB和N溝道MIS電晶體NA連接。向P溝道MIS電晶體PB的柵輸入控制信號bBj，向N溝道MIS電晶體NA的柵輸入控制信號Aj。
位線BL(R)在存儲單元陣列的列方向上延伸，且位線BL(R)通過接觸栓塞18b與鐵磁性體12b連接。
位線BL(R)的一端與作為用來控制自旋注入電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PA和N溝道MIS電晶體NB連接。向P溝道MIS電晶體PA的柵輸入控制信號bAj，向N溝道MIS電晶體NB的柵輸入控制信號Bj。
而且，位線BL(R)的另一端通過N溝道MIS電晶體NE與接地點Vss連接。向N溝道MIS電晶體NE的柵輸入控制信號Ei。
在位線BL(R)的上部配置寫入位線WBLj，輔助電流Ia流過寫入位線WBLj。
與位線BL(R)類似地，寫入位線WBLj也在存儲單元陣列的列方向上延伸。
寫入位線WBLj的一端與作為用來控制產生輔助磁場的輔助電流Ia的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PC和N溝道MIS電晶體ND連接。向P溝道MIS電晶體PC的柵輸入控制信號bCj，向N溝道MIS電晶體ND的柵輸入控制信號Dj。
寫入位線WBLj的另一端與作為用來控制產生輔助磁場的輔助電流Ia的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PD和N溝道MIS電晶體NC連接。向P溝道MIS電晶體PD的柵輸入控制信號bDj，向N溝道MIS電晶體NC的柵輸入控制信號Cj。
根據第11實施方式的自旋注入FET，在寫入時驅動器/匯流器提供磁化反轉(切換)所需的自旋注入電流，且提供輔助電流。同時，輔助電流在自由層的易磁化軸方向上產生輔助磁場以抑制熱擾動。
因此，可以提供熱穩定性優良、元件的特性波動被消除、且解決了元件破壞問題的自旋注入FET。
圖40的自旋注入FET對應於在圖9的自旋注入FET中新設寫入位線WBLj時的情形。
類似地，圖41的自旋注入FET是肖特基勢壘型自旋注入FET，圖41的自旋注入FET對應於在圖10的自旋注入FET中新設寫入位線WBLj時的情形。
圖42的自旋注入FET是把磁軛布線技術應用於圖40的寫入位線WBLj時的情形。圖43的自旋注入FET是把磁軛布線技術應用於圖41的寫入位線WBLj時的情形。在圖42和43中，附圖標記22表示覆蓋寫入位線WBLj的軟磁性材料(磁軛材料)。
圖44的自旋注入FET對應於在圖38的自旋注入FET中新設寫入位線WBLj時的情形。
類似地，圖45的自旋注入FET是肖特基勢壘型自旋注入FET，圖45的自旋注入FET對應於在圖39的自旋注入FET中新設寫入位線WBLj時的情形。
圖46的自旋注入FET是把磁軛布線技術應用於圖44的寫入位線WBLj時的情形。圖47的自旋注入FET是把磁軛布線技術應用於圖45的寫入位線WBLj時的情形。在圖46和47中，附圖標記22表示覆蓋寫入位線WBLj的軟磁性材料(磁軛材料)。
在第11實施方式中，自旋注入FET的材料、尺寸等都與第1-10實施方式類似，所以省略說明。
在把第11實施方式的自旋注入FET用於可重構邏輯電路時，圖36和37中的檢測放大器S/A和N溝道MIS電晶體NE、NF可以被省略。
(12)第12實施方式第12實施方式是第6實施方式的一種變形。
如圖48和51所示，在第12實施方式中，與第6實施方式類似地，在作為自由層的鐵磁性體12b上也形成被釘扎層。
即，在鐵磁性體12b上形成非磁性體20，在非磁性體20上形成鐵磁性體21。鐵磁性體21是其磁化方向被固定的被釘扎層。在鐵磁性體21上形成反鐵磁性體13。
此時，在圖48和49的自旋注入FET中，配置在作為自由層的鐵磁性體12b的一側的鐵磁性體12a的磁化方向與配置在鐵磁性體12b的另一側的鐵磁性體21的磁化方向被取向到相反的方向上。
在圖50和51的自旋注入FET中，配置在作為自由層的鐵磁性體12b的一側的鐵磁性體12a的磁化方向與配置在鐵磁性體12b的另一側的鐵磁性體21的磁化方向被取向到相同的方向上。
鐵磁性體12a和21中的一個或兩個都可以形成為SAF結構。
在第12實施方式的自旋注入FET中，自旋注入電流路徑和輔助電流路徑彼此完全分離。
鐵磁性體12a、12b和21的易磁化軸方向被設在與紙面垂直的方向上，即列方向上。位線BL(L)和BL(R)在列方向上延伸，寫入字線WWLi在行方向上延伸。
自旋注入電流流過位於位線BL(L)和BL(R)之間的自旋注入FET溝道。而用來產生輔助磁場(電流磁場)的輔助電流流過寫入字線WWLi。
圖52-55的自旋注入FET是把磁軛布線技術用於圖48-51的自旋注入FET時的情形。即，在寫入字線WWLi的側表面和上表面上形成軟磁性材料(磁軛材料)22。其它結構與圖48-51的自旋注入FET類似。
根據該磁軛布線技術，用來產生輔助磁場的輔助電流可以設定為小值，具體地，不大於0.5mA。
(13)總結如上所述，根據第1-12實施方式的自旋注入FET，熱穩定性優良，可以解決元件破壞的問題。
在自由層包含Ni-Co、Ni-Fe、Co-Fe或Co-Fe-Ni的情況下，從由Au、Zr、Hf、Rh、Pt、Ir、Al和Ga構成的組中選擇的至少一種金屬或者包含其中的至少一種金屬的合金用作非磁性材料，從而使得自旋注入電流和輔助電流下降。
把這些實施方式的自旋注入FET應用於諸如可重構邏輯電路和磁隨機存取存儲器之類的高端技術器件，可以解決諸如磁化反轉時電流密度降低、隧道勢壘層破壞和熱擾動之類的問題，因此，在高端技術器件的實際應用中這些實施方式的自旋注入FET很有效。
為了使磁化反轉時被釘扎層的磁化狀態穩定，優選地，儘可能大地增大被釘扎層的體積。
4.寫入方法然後，說明在根據本發明的實施方式的自旋注入FET中寫入數據的方法(磁化反轉過程)。
圖56展示了根據本發明的實施方式的磁化反轉過程的流程圖。圖57展示了用於實現圖56的過程的自旋注入電流和輔助磁場(輔助電流)的信號波形。
首先，向磁致電阻效應元件提供具有與寫入數據的值對應的取向的自旋注入電流Is(步驟ST1，時刻t1)。產生被自旋注入電流Is自旋極化了的電子，自旋極化了的電子把自旋轉矩作用在磁自由層上，開始磁化反轉。
當自旋注入電流Is流過磁致電阻效應元件時，由於磁致電阻效應元件的溫度逐步升高(見圖8)，在從自旋注入電流Is流過經一預定時間後，使輔助電流Ia流過寫入字線WWL以產生輔助磁場H(步驟ST2，時刻T2)。
在磁致電阻效應元件的易磁化軸方向上產生輔助磁場H，它抑制因磁致電阻效應元件溫升導致的磁自由層中的電子自旋熱擾動。
輔助電流Ia流過字線WWL以產生輔助磁場H的定時(timing)可以設成與自旋注入電流Is流過的定時相同或比自旋注入電流Is流過的定時早。
然後，切斷自旋注入電流Is(步驟ST3，時刻t3)。
從圖8可以看出，在從自旋注入電流Is被切斷的幾十納秒內磁致電阻效應元件的溫度都高得足以產生電子自旋熱擾動。
因此，即使在自旋注入電流Is切斷之後，在預定的時間內，例如，幾十納秒內，都持續地提供輔助電流Ia。
在磁致電阻效應元件的溫度充分降低後，停止輔助電流Ia以切斷輔助磁場H(步驟ST4，時刻t4)。
因此，根據本發明的實施方式的磁化反轉過程，關於電流切斷的定時，由於是在自旋注入電流切斷後再切斷輔助電流，所以可以有效地防止磁致電阻效應元件的溫升導致的磁自由層中的電子自旋熱擾動。
5.製造方法下面，說明根據本發明的實施方式的自旋注入FET的製造方法的幾個例子。
(1)第1例圖58-60展示了根據本發明的實施方式的自旋注入FET的製造方法的第1例。
如圖58所示，利用諸如CVD(化學汽相澱積)、PEP(光刻工藝、photo engraving process)、RIE(反應離子蝕刻)之類的方法，在半導體襯底(例如，矽襯底)10上形成STI結構的元件隔離絕緣層17，並在半導體襯底10上形成絕緣層和導電層。然後形成光刻膠圖案。
使用光刻膠圖案作為掩模，用例如RIE蝕刻絕緣層和導電層以形成柵絕緣層14和柵電極15，並蝕刻半導體襯底10以形成凹部20a和20b，然後除去光刻股圖案。
如圖59所示，用例如濺射法或等離子體氧化法形成隧道勢壘層11a和11b。至少在半導體襯底10上形成的凹部20a和20b的內表面，柵絕緣層14的側表面和柵電極15的側表面都被隧道勢壘層11a和11b覆蓋。
如圖60所示，用強指向性濺射裝置在凹部20a和20b中形成鐵磁性體12a和12b。
此時，鐵磁性體12a和12b可以同時形成，或者也可以分離地形成。
當鐵磁性體12a和12b分離地形成時，用光刻膠覆蓋隧道勢壘層11a上的凹部20a和隧道勢壘層11b上的凹部20b中的一個，另一個用鐵磁性體填埋。然後，除去光刻膠，用光刻膠覆蓋上述另一個凹部，用鐵磁性體填埋隧道勢壘層11a上的凹部20a和隧道勢壘層11b上的凹部20b中的上述一個。
由此，用上述的製造方法可以容易地製造其源/漏由鐵磁性體形成的隧道勢壘型自旋注入FET。
(2)第2例圖61和62展示了根據本發明的實施方式的自旋注入FET的製造方法的第2例。
利用矽烷氣體和氨氣通過汽相生長法在半導體襯底10上形成Si3N4，並通過PEP形成覆蓋元件區的光刻膠。使用光刻膠作為掩模，用例如RIE蝕刻Si3N4以形成由Si3N4構成的掩模，並蝕刻半導體襯底10以形成溝槽，然後除去光刻膠。
如圖61所示，用SiO2填埋在半導體襯底10中形成的溝槽以形成具有STI結構的元件隔離絕緣層17。
用磷酸除去由Si3N4構成的掩模，用氫氟酸除去半導體襯底10表面上的氧化物，然後用熱氧化法在半導體襯底10上形成由SiO2構成的絕緣層。然後，用汽相生長法在絕緣層上形成含有導電雜質的多晶矽層。
通過PEP製作光刻膠圖案，用該光刻膠圖案作掩模通過例如RIE蝕刻多晶矽層和絕緣層。結果，在半導體襯底10上形成柵絕緣層14和柵電極15。
用該光刻膠圖案作為掩模，通過例如RIE蝕刻半導體襯底10以在半導體襯底10中形成凹部20a和20b。然後除去該光刻膠圖案。
如圖62所示，用光刻膠覆蓋成為漏的凹部20b，在成為源的凹部20a中形成鐵磁性體12a。例如，鐵磁性體12a由(Co70Fe30)80B20/Ru(0.95)/Co70Fe30/PtMn/Ta形成。而且，在鐵磁性體12a上形成導電性多晶矽16a。然後，除去光刻膠。
用光刻膠覆蓋成為源的凹部20a，在成為漏的凹部20b中形成鐵磁性體12b。例如，鐵磁性體12b由(Co70Fe30)80B20/Cu(5)/Co70Fe30/PtMn/Ta形成。而且，在鐵磁性體12b上形成導電性多晶矽16b。然後，除去光刻膠。
由此，用上述的製造方法可以容易地製造其源/漏由鐵磁性體形成的肖特基勢壘型自旋注入FET。
(3)第3例圖64和65展示了根據本發明的實施方式的自旋注入FET的製造方法的第3例。
利用矽烷氣體和氨氣通過汽相生長法在半導體襯底10上形成Si3N4，並通過PEP形成覆蓋元件區的光刻膠。使用光刻膠作為掩模，用例如RIE蝕刻Si3N4以形成由Si3N4構成的掩模，並蝕刻半導體襯底10以在半導體襯底10中形成溝槽，然後除去光刻膠圖案。
如圖64所示，用SiO2填埋在半導體襯底10中形成的溝槽以形成具有STI結構的元件隔離絕緣層17。
用磷酸除去由Si3N4構成的掩模，用氫氟酸除去半導體襯底10表面上的氧化物，然後用熱氧化法在半導體襯底10上形成由SiO2構成的絕緣層。然後，用汽相生長法在絕緣層上形成含有導電雜質的多晶矽層。
通過PEP製作光刻膠圖案，用該光刻膠圖案作掩模通過例如RIE蝕刻多晶矽層和絕緣層。結果，在半導體襯底10上形成柵絕緣層14和柵電極15。
用該光刻膠圖案作為掩模，通過例如RIE蝕刻半導體襯底10以在半導體襯底10中形成凹部20a和20b。然後除去該光刻膠圖案。
然後，用濺射法形成隧道勢壘層11a和11b。至少在半導體襯底10中形成的凹部20a和20b被隧道勢壘層11a和11b覆蓋。例如，隧道勢壘層11a和11b由MgO構成。
如圖65所示，用光刻膠覆蓋成為漏的凹部20b，在成為源的凹部20a中形成鐵磁性體12a。例如，鐵磁性體12a由(Co70Fe30)80B20/Ru(0.95)/Co70Fe30/PtMn/Ta形成。而且，在鐵磁性體12a上形成導電性多晶矽16a。然後，除去光刻膠。
用光刻膠覆蓋成為源的凹部20a，在成為漏的凹部20b中形成鐵磁性體12b。例如，鐵磁性體12b由(Co70Fe30)80B20/Au(5)/Co70Fe30/PtMn/Ta形成。而且，在鐵磁性體12b上形成導電性多晶矽16b。然後，除去光刻膠。
由此，用上述的製造方法可以容易地製造其源/漏由鐵磁性體形成的隧道勢壘型自旋注入FET。
6.應用例下面，說明根據本發明的實施方式的自旋注入FET的應用例。
以下要說明兩個例子，即，把根據本發明的實施方式的自旋注入FET應用於可重構邏輯電路的情形和把根據本發明的實施方式的自旋注入FET應用於磁隨機存取存儲器的情形。
(1)應用於可重構邏輯電路可重構邏輯電路指的是可以基於程序數據用一個邏輯電路選擇性地實現多片邏輯中的一個的電路。
在此，程序數據指的是存儲在同一個晶片或其它晶片中的諸如FeRAM和MRAM等非易失性存儲器中的數據或控制數據。
在常規的邏輯電路中，邏輯(AND、NAND、OR、NOR、Ex-OR等)的種類由多個MIS電晶體之間的連接關係決定。因此，邏輯改變時，多個MIS電晶體之間的連接關係也必須通過重新設計來變更。
因此，希望有用一個邏輯電路可選擇性地實現多片邏輯中的一個的可重構邏輯電路。
通過使用根據本發明的實施方式的自旋注入FET可以實現這種可重構邏輯電路。
如果在用自旋注入FET實際形成可重構邏輯電路時可以實現AND和OR，那麼其它的邏輯可以通過組合AND和OR來實現，因此，下面說明可選擇性地實現AND和OR的可重構邏輯電路。
A.第1例圖67展示可重構邏輯電路的第1例。
在第1例中，在電源端子Vdd和Vss之間串聯連接兩個根據本發明的實施方式的自旋注入FET。
自旋注入FET SP是P型，向柵輸入輸入信號A，在自旋注入FETSP中，可以通過根據本發明的的實施方式的寫入技術改寫磁致電阻效應元件的磁化狀態(平行/反平行)。
關於自旋注入FET SP的電導Gm，把材料、尺寸等確定成使平行狀態時的值和反平行狀態時的值的比為例如「100∶1」。
平行狀態時的電導Gm和反平行狀態時的電導Gm的比也可以是相反的關係，即「1∶100」。
自旋注入FET SN是N型，向柵輸入輸入信號B，對於自旋注入FET SN，在第1例中，磁致電阻效應元件的磁化狀態被固定成平行狀態。當自旋注入FET SP中的電導Gm的比具有上述關係時，自旋注入FET SN中的電導Gm為「10」。
在兩個自旋注入FET SP和SN中，例如，可以提供共用的浮置柵。在這種情況下，由於可以產生(A+B)/2作為共用浮置柵的電壓Vfg，在形成穩定的邏輯時提供共用浮置柵是優選的。
在自旋注入FET SP和SN之間的連接點處的信號V1，在信號V1通過反相器時變成輸出信號Vout。
在圖67的可重構邏輯電路中，假定自旋注入FET SP中的磁致電阻效應元件的磁化狀態被設定為平行狀態或反平行狀態，電導Gm為「100」(自旋注入FET SN的電導Gm為「10」)，如表1所示，輸出信號Vout成為輸入信號A和B的AND(Y＝A·B)。
表1SP平行狀態(反平行狀態)Gm＝100→AND門 Y＝A·B
其中，表1中，邏輯值「1」對應於「H(高)」，邏輯值「0」對應於「L(低)」。邏輯值「1/2」對應於「H」和「L」之間的中間電壓。
即，在輸入信號A和B都是「1」時，共用浮置柵電壓Vfg變成「1」。此時，自旋注入FET SP截止，自旋注入FET SN接通，從而V1變成「0」，輸出信號Vout變成「1」。
在輸入信號A和B都是「0」時，共用浮置柵電壓Vfg變成「0」。此時，自旋注入FET SP接通，自旋注入FET SN截止，從而V1變成「1」，輸出信號Vout變成「0」。
而且，在輸入信號A和B中的一個是「1」、另一個是「0」時，共用浮置柵電壓Vfg變成「1/2」。此時，自旋注入FET SP和SN都接通。
但是，自旋注入FET SP的電導Gm為「100」，自旋注入FET SN的電導Gm設成「10」，從而流過自旋注入FET SP和SN的電流的比變成「100∶10」＝「10∶1」。
因此，由於把V1上拉到Vdd(＝「1」)的能力超過了把V1下拉到Vss(＝「0」)的能力，V1變成「1」，輸出信號Vout變成「0」。
在圖67的可重構邏輯電路中，假定自旋注入FET SP中的磁致電阻效應元件的磁化狀態被設定為平行狀態或反平行狀態，電導Gm為「1」(自旋注入FET SN的電導Gm為「10」)，如表2所示，輸出信號Vout成為輸入信號A和B的OR(Y＝A+B)。
表2SP反平行狀態(平行狀態)Gm＝1→OR門 Y＝A+B
其中，表2中，邏輯值「1」對應於「H(高)」，邏輯值「0」對應於「L(低)」。邏輯值「1/2」對應於「H」和「L」之間的中間電壓。
即，在輸入信號A和B都是「1」時，共用浮置柵電壓Vfg變成「1」。此時，自旋注入FET SP截止，自旋注入FET SN接通，從而V1變成「0」，輸出信號Vout變成「1」。
在輸入信號A和B都是「0」時，共用浮置柵電壓Vfg變成「0」。此時，自旋注入FET SP接通，自旋注入FET SN截止，從而V1變成「1」，輸出信號Vout變成「0」。
而且，在輸入信號A和B中的一個是「1」、另一個是「0」時，共用浮置柵電壓Vfg變成「1/2」。此時，自旋注入FET SP和SN都接通。
但是，自旋注入FET SP的電導Gm為「1」，自旋注入FET SN的電導Gm設成「10」，從而流過自旋注入FET SP和SN的電流的比變成「1∶10」。
因此，由於把V1下拉到Vss(＝「0」)的能力超過了把V1上拉到Vdd(＝「1」)的能力，V1變成「0」，輸出信號Vout變成「1」。
這樣，根據應用了根據本發明的實施方式的自旋注入FET的可重構邏輯電路，基於程序數據改寫自旋注入FET SP的磁化狀態(平行/反平行)以改變電導Gm，從而無需重新設計就可以用一個邏輯電路選擇性地實現多片邏輯中的一個。
在第1例的可重構邏輯電路中，N溝道自旋注入FET SN被固定成平行狀態，電導Gm被固定在「10」。
在此，對於自旋注入FET SN，電導Gm被固定在「10」。因此，例如，也可以如圖68所示使用通常的N溝道MIS電晶體SN，或者也可以如圖69所示使用處於反平行狀態的N溝道自旋注入FET SN。
圖70展示了圖67-69的可重構邏輯電路中的共用浮置柵電壓Vfg和輸出電壓Vout之間的關係。
圖67-69的可重構邏輯電路具有這樣的特徵，即，當共用浮置柵電壓Vfg為「1/2」時，根據自旋注入FET SP的磁化狀態(平行/反平行)改變輸出電壓Vout。
圖67-69的可重構邏輯電路需要有基於程序數據改變P溝道自旋注入FET SP的磁化狀態(平行/反平行)的驅動器/匯流器。
圖71展示了改變圖67-69的自旋注入FET SP的磁化狀態的驅動器/匯流器的一例。
向P溝道自旋注入FET SP的柵輸入輸入信號A，向N溝道自旋注入FET SN的柵輸入輸入信號B。對兩個自旋注入FET SP和SN只提供一個浮置柵FG，浮置柵FG被自旋注入FET SP和SN分享。
自旋注入FET SP和SN的漏通過開關SW22連接到反相器。從反相器得到輸出信號Vout。
自旋注入FET SP和SN的漏還通過開關SW12連接到作為用來控制自旋注入電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PB和N溝道MIS電晶體NA。向P溝道MIS電晶體PB的柵輸入控制信號bBj，向N溝道MIS電晶體NA的柵輸入控制信號Aj。
自旋注入FET SP的源通過開關SW21連接到電源端子Vdd。
自旋注入FET SP的源還通過開關SW11連接到作為用來控制自旋注入電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PA和N溝道MIS電晶體NB。向P溝道MIS電晶體PA的柵輸入控制信號bAj，向N溝道MIS電晶體NB的柵輸入控制信號Bj。
自旋注入FET SP的源還通過開關SW11連接到作為用來控制產生輔助磁場的輔助電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PC和N溝道MIS電晶體ND。向P溝道MIS電晶體PC的柵輸入控制信號bCj，向N溝道MIS電晶體ND的柵輸入控制信號Dj。
自旋注入FET SP的源還通過開關SW11連接到作為用來控制產生輔助磁場的輔助電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PD和N溝道MIS電晶體NC。向P溝道MIS電晶體PD的柵輸入控制信號bDj，向N溝道MIS電晶體NC的柵輸入控制信號Cj。
自旋注入FET SN的源連接到接地點Vss。
在第1例的這樣的可重構邏輯電路中，在製造商方出廠時或出廠後在使用者方設定時進行編程時基於程序數據確定邏輯的種類。
在這種情況下，控制信號CNT設為「H」，開關(例如N溝道MIS電晶體)SW11和SW12接通，開關(例如P溝道MIS電晶體)SW21和SW22截止。
然後，基於控制信號Aj、Bj、Cj、Dj、bAj、bBj、bCj和bDj，自旋注入電流流過自旋注入FET SP，由輔助電流產生輔助磁場，從而對自旋注入FET SP執行寫入以確定狀態(平行/反平行)。
在通常的動作中，控制信號CNT被設為「L」，開關SW11和SW12截止，開關SW21和SW22接通。因此，自旋注入FET SP和SN被連接在電源端子Vdd和Vss之間，得到輸出信號Vout。
下面，說明可重構邏輯電路的器件結構的一側。
圖72是沿圖71的LXXII-LXXII線的剖面圖，且展示了圖67-69的可重構邏輯電路的器件結構的一例。
該器件具有這樣的特徵兩個自旋注入FET SP和SN的浮置柵FG電連接，且兩個自旋注入FET SP和SN的漏由一個鐵磁性體12a形成。
在半導體襯底10內形成具有例如STI結構的元件隔離絕緣層17。在被元件隔離絕緣層17包圍的元件內形成N型阱區10a和P型阱區10b。
在N型阱區10a和P型阱區10b的邊界上設置的凹部內形成鐵磁性體12a。鐵磁性體12a是其磁化方向被固定的被釘扎層。鐵磁性體12a成為自旋注入FET SP和SN的漏。
在鐵磁性體12a上形成反鐵磁性體13。在半導體襯底10和鐵磁性體12a之間形成隧道勢壘層11a。
在N型阱區10a內設置的凹部內形成鐵磁性體12b。鐵磁性體12b是其磁化方向變化的自由層。鐵磁性體12b成為自旋注入FET SP的源。在P型阱區10b內設置的凹部內形成其磁化方向被固定的鐵磁性體12b′。鐵磁性體12b′成為自旋注入FET SN的源。
在鐵磁性體12b′上形成反鐵磁性體13。在半導體襯底10和鐵磁性體12b、12b′之間分別形成隧道勢壘層11b。
在鐵磁性體12a和12b之間的溝道上隔著柵絕緣層形成浮置柵FG。在浮置柵FG上隔著由例如ONO(氧化物/氮化物/氧化物)構成的絕緣層形成柵，向該柵提供輸入信號A。
在鐵磁性體12a和12b′之間的溝道上隔著柵絕緣層形成浮置柵FG。在浮置柵FG上隔著由例如ONO構成的絕緣層形成柵，向該柵提供輸入信號B。
如上所述，根據該第1例，通過把根據本發明的實施方式的自旋注入FET用於可重構邏輯電路，可以提供具有優良熱穩定性的可重構邏輯電路。
B.第2例圖73展示可重構邏輯電路的第2例。
在第2例中，在電源端子Vdd和Vss之間串聯連接兩個根據本發明的實施方式的自旋注入FET。
自旋注入FET SP是P型，向柵輸入輸入信號A。在第2例中，對於自旋注入FET SP，磁致電阻效應元件的磁化狀態被固定成平行狀態。當自旋注入FET SN中的電導Gm的比具有下述關係時，自旋注入FET SP中的電導Gm為「10」。
自旋注入FET SN是N型，向柵輸入輸入信號B，在自旋注入FETSN中，可以通過根據本發明的的實施方式的寫入技術改寫磁致電阻效應元件的磁化狀態(平行/反平行)。
關於自旋注入FET SN的電導Gm，把材料、尺寸等確定成使平行狀態時的值和反平行狀態時的值的比為例如「100∶1」。
平行狀態時的電導Gm和反平行狀態時的電導Gm的比也可以是相反的關係，即「1∶100」。
在兩個自旋注入FET SP和SN中，與第1例同樣地，例如，可以提供共用的浮置柵。在這種情況下，由於可以產生(A+B)/2作為共用浮置柵的電壓Vfg，在形成穩定的邏輯時提供共用浮置柵是優選的。
在自旋注入FET SP和SN之間的連接點處的信號V1，在信號V1通過反相器時變成輸出信號Vout。
在圖73的可重構邏輯電路中，假定自旋注入FET SN中的磁致電阻效應元件的磁化狀態被設定為平行狀態或反平行狀態，電導Gm為「100」(自旋注入FET SP的電導Gm為「10」)，如表3所示，輸出信號Vout成為輸入信號A和B的OR(Y＝A+B)。
表3SN平行狀態(反平行狀態)
Gm＝100→OR門 Y＝A+B
其中，表3中，邏輯值「1」對應於「H(高)」，邏輯值「0」對應於「L(低)」。邏輯值「1/2」對應於「H」和「L」之間的中間電壓。
即，在輸入信號A和B都是「1」時，共用浮置柵電壓Vfg變成「1」。此時，自旋注入FET SP截止，自旋注入FET SN接通，從而V1變成「0」，輸出信號Vout變成「1」。
在輸入信號A和B都是「0」時，共用浮置柵電壓Vfg變成「0」。此時，自旋注入FET SP接通，自旋注入FET SN截止，從而V1變成「1」，輸出信號Vout變成「0」。
而且，在輸入信號A和B中的一個是「1」、另一個是「0」時，共用浮置柵電壓Vfg變成「1/2」。此時，自旋注入FET SP和SN都接通。
但是，自旋注入FET SP的電導Gm為「10」，自旋注入FET SN的電導Gm設成「100」，從而流過自旋注入FET SP和SN的電流的比變成「10∶100」＝「1∶10」。
因此，由於把V1下拉到Vss(＝「0」)的能力超過了把V1上拉到Vdd(＝「1」)的能力，V1變成「0」，輸出信號Vout變成「1」。
在圖73的可重構邏輯電路中，假定自旋注入FET SN中的磁致電阻效應元件的磁化狀態被設定為平行狀態或反平行狀態，電導Gm為「1」(自旋注入FET SP的電導Gm為「10」)，如表4所示，輸出信號Vout成為輸入信號A和B的AND(Y＝A·B)。
表4
SN反平行狀態(平行狀態)Gm＝1→AND門 Y＝A·B
其中，表4中，邏輯值「1」對應於「H(高)」，邏輯值「0」對應於「L(低)」。邏輯值「1/2」對應於「H」和「L」之間的中間電壓。
即，在輸入信號A和B都是「1」時，共用浮置柵電壓Vfg變成「1」。此時，自旋注入FET SP截止，自旋注入FET SN接通，從而V1變成「0」，輸出信號Vout變成「1」。
在輸入信號A和B都是「0」時，共用浮置柵電壓Vfg變成「0」。此時，自旋注入FET SP接通，自旋注入FET SN截止，從而V1變成「1」，輸出信號Vout變成「0」。
而且，在輸入信號A和B中的一個是「1」、另一個是「0」時，共用浮置柵電壓Vfg變成「1/2」。此時，自旋注入FET SP和SN都接通。
但是，自旋注入FET SP的電導Gm為「10」，自旋注入FET SN的電導Gm設成「1」，從而流過自旋注入FET SP和SN的電流的比變成「10∶1」。
因此，由於把V1上拉到Vdd(＝「1」)的能力超過了把V1下拉到Vss(＝「0」)的能力，V1變成「1」，輸出信號Vout變成「0」。
這樣，根據應用了根據本發明的實施方式的自旋注入FET的可重構邏輯電路，基於程序數據改寫自旋注入FET SP的磁化狀態(平行/反平行)以改變電導Gm，從而無需重新設計就可以用一個邏輯電路選擇性地實現多片邏輯中的一個。
在第2例的可重構邏輯電路中，P溝道自旋注入FET SP被固定成平行狀態，電導Gm被固定在「10」。
在此，對於自旋注入FET SP，電導Gm被固定在「10」。因此，例如，也可以如圖74所示使用通常的P溝道MIS電晶體SP，或者也可以如圖75所示使用處於反平行狀態的P溝道自旋注入FET SP。
圖76展示了圖73-75的可重構邏輯電路中的共用浮置柵電壓Vfg和輸出電壓Vout之間的關係。
圖73-75的可重構邏輯電路具有這樣的特徵，即，當共用浮置柵電壓Vfg為「1/2」時，根據自旋注入FET SN的磁化狀態(平行/反平行)改變輸出電壓Vout。
圖73-75的可重構邏輯電路需要有基於程序數據改變N溝道自旋注入FET SN的磁化狀態(平行/反平行)的驅動器/匯流器。
圖77展示了改變圖73-75的自旋注入FET SN的磁化狀態的驅動器/匯流器的一例。
向P溝道自旋注入FET SP的柵輸入輸入信號A，向N溝道自旋注入FET SN的柵輸入輸入信號B。對兩個自旋注入FET SP和SN只提供一個浮置柵FG，浮置柵FG被自旋注入FET SP和SN分享。
自旋注入FET SP的源連接到電源端子Vdd。
自旋注入FET SP和SN的漏通過開關SW11連接到作為用來控制自旋注入電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PA和N溝道MIS電晶體NB。向P溝道MIS電晶體PA的柵輸入控制信號bAj，向N溝道MIS電晶體NB的柵輸入控制信號Bj。
自旋注入FET SP和SN的漏還通過開關SW11連接到作為用來控制產生輔助磁場的輔助電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PC和N溝道MIS電晶體ND。向P溝道MIS電晶體PC的柵輸入控制信號bCj，向N溝道MIS電晶體ND的柵輸入控制信號Dj。
自旋注入FET SP和SN的漏還通過開關SW11連接到作為用來控制產生輔助磁場的輔助電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PD和N溝道MIS電晶體NC。向P溝道MIS電晶體PD的柵輸入控制信號bDj，向N溝道MIS電晶體NC的柵輸入控制信號Cj。
自旋注入FET SP和SN的漏通過開關SW21連接到反相器。從反相器得到輸出信號Vout。
自旋注入FET SN的源還通過開關SW12連接到作為用來控制自旋注入電流的產生/切斷的驅動器/匯流器的P溝道MIS電晶體PB和N溝道MIS電晶體NA。向P溝道MIS電晶體PB的柵輸入控制信號bBj，向N溝道MIS電晶體NA的柵輸入控制信號Aj。
自旋注入FET SN的源通過開關SW22連接到接地點Vss。
在第2例的這樣的可重構邏輯電路中，在製造商方出廠時或出廠後在使用者方設定時進行編程時基於程序數據確定邏輯的種類。
在這種情況下，控制信號CNT設為「H」，開關(例如N溝道MIS電晶體)SW11和SW12接通，開關(例如P溝道MIS電晶體)SW21和SW22截止。
然後，基於控制信號Aj、Bj、Cj、Dj、bAj、bBj、bCj和bDj，自旋注入電流流過自旋注入FET SN，由輔助電流產生輔助磁場，從而對自旋注入FET SN執行寫入以確定狀態(平行/反平行)。
在通常的動作中，控制信號CNT被設為「L」，開關SW11和SW12截止，開關SW21和SW22接通。因此，自旋注入FET SP和SN被連接在電源端子Vdd和Vss之間，得到輸出信號Vout。
下面，說明可重構邏輯電路的器件結構的一側。
圖78是沿圖77的LXXIII-LXXIII線的剖面圖，且展示了圖73-75的可重構邏輯電路的器件結構的一例。
該器件具有這樣的特徵兩個自旋注入FET SP和SN的浮置柵FG電連接，且兩個自旋注入FET SP和SN的漏由一個鐵磁性體12a形成。
在半導體襯底10內形成具有例如STI結構的元件隔離絕緣層17。在被元件隔離絕緣層17包圍的元件區域內形成N型阱區10a和P型阱區10b。
在N型阱區10a和P型阱區10b的邊界上設置的凹部內形成鐵磁性體12a。鐵磁性體12a是其磁化方向被固定的被釘扎層。鐵磁性體12a成為自旋注入FET SP和SN的漏。
在鐵磁性體12a上形成反鐵磁性體13。在半導體襯底10和鐵磁性體12a之間形成隧道勢壘層11a。
在N型阱區10a內設置的凹部內形成鐵磁性體12b′。鐵磁性體12b′的磁化方向被固定。鐵磁性體12b′成為自旋注入FET SP的源。
在P型阱區10b內設置的凹部內形成其磁化方向被固定的鐵磁性體12b。鐵磁性體12b成為自旋注入FET SN的源。
在鐵磁性體12b′上形成反鐵磁性體13。在半導體襯底10和鐵磁性體12b、12b′之間分別形成隧道勢壘層11b。
在鐵磁性體12a和12b′之間的溝道上隔著柵絕緣層形成浮置柵FG。在浮置柵FG上隔著由例如ONO(氧化物/氮化物/氧化物)構成的絕緣層形成柵，向該柵提供輸入信號A。
在鐵磁性體12a和12b之間的溝道上隔著柵絕緣層形成浮置柵FG。在浮置柵FG上隔著由例如ONO構成的絕緣層形成柵，向該柵提供輸入信號B。
如上所述，根據該第2例，通過把根據本發明的實施方式的自旋注入FET用於可重構邏輯電路，可以提供具有優良熱穩定性的可重構邏輯電路。
C.其它在上述第1和2例中，使用了P溝道型自旋注入FET和N溝道型自旋注入FET的對。但是只要能實現同樣的邏輯，本發明並不限於電晶體的上述導電類型。
作為基本結構的圖1所述的自旋注入FET也可以應用於可重構邏輯電路。
(2)用於磁隨機存取存儲器下面，說明根據本發明的實施方式的自旋注入FET用於磁隨機存取存儲器時的情形的例子。
在以下的說明中，b***指把***的邏輯反相了的反相信號(***是任意的記號)。i指多個行中的第i行，j指多個列中的第j列。
A.第1例第1例中，自旋注入電流Is的路徑的一部分和輔助電流Ia的路徑的一部分相互重疊。
圖79和80展示了磁隨機存取存儲器的第1例。
存儲單元陣列包括配置成陣列狀的多個自旋注入FET。例如，一個存儲單元由一個自旋注入FET形成。自旋注入FET的源和漏中的一個與位線BL(L)連接，另一個與位線BL(R)連接。位線BL(L)和BL(R)在同一方向上延伸。即，在第1例中，位線BL(L)和BL(R)在列方向上延伸。
位線BL(L)的一端與CMOS型驅動器/匯流器DS1連接，驅動器/匯流器DS1包括控制自旋注入電流Is的產生/切斷的P溝道MIS電晶體PB和N溝道MIS電晶體NA。P溝道MIS電晶體PB和N溝道MIS電晶體NA在電源端子Vdd和Vss之間串聯連接。
位線BL(L)的一端還與MIS電晶體PB和NA之間的連接點相連接。向P溝道MIS電晶體PB的柵輸入控制信號bBj，向N溝道MIS電晶體NA的柵輸入控制信號Aj。
位線BL(L)的另一端通過作為列選擇開關的N溝道MIS電晶體NF與檢測放大器S/A連接。檢測放大器S/A包括例如差分放大器，且基於參考電壓REF確定在自旋注入FET中存儲的數據的值。
檢測放大器S/A的輸出信號成為被選擇的自旋注入FET的讀出數據Rout。
控制信號Fj是用來選擇第j列的列選擇信號，且控制信號Fj被輸入到N溝道MIS電晶體NF的柵中。
位線BL(R)的一端與CMOS型驅動器/匯流器DS2連接，驅動器/匯流器DS2包括控制自旋注入電流Is的產生/切斷的P溝道MIS電晶體PA和N溝道MIS電晶體NB。P溝道MIS電晶體PA和N溝道MIS電晶體NB在電源端子Vdd和Vss之間串聯連接。
位線BL(R)的一端還與MIS電晶體PA和NB之間的連接點相連接。向P溝道MIS電晶體PA的柵輸入控制信號bAj，向N溝道MIS電晶體NB的柵輸入控制信號Bj。
驅動器/匯流器DS2還包括控制輔助電流Ia的產生/切斷的P溝道MIS電晶體PC和N溝道MIS電晶體ND。P溝道MIS電晶體PC和N溝道MIS電晶體ND在電源端子Vdd和Vss之間串聯連接。
位線BL(R)的一端還與MIS電晶體PC和ND之間的連接點相連接。向P溝道MIS電晶體PC的柵輸入控制信號bCj，向N溝道MIS電晶體ND的柵輸入控制信號Dj。
位線BL(R)的另一端與CMOS型驅動器/匯流器DS3連接，驅動器/匯流器DS3包括控制輔助電流Ia的產生/切斷的P溝道MIS電晶體PD和N溝道MIS電晶體NC。P溝道MIS電晶體PD和N溝道MIS電晶體NC在電源端子Vdd和Vss之間串聯連接。
位線BL(R)的另一端還與MIS電晶體PD和NC之間的連接點相連接。向P溝道MIS電晶體PD的柵輸入控制信號bDj，向N溝道MIS電晶體NC的柵輸入控制信號Cj。
驅動器/匯流器DS3還包括在讀出時接通的N溝道MIS電晶體NE。N溝道MIS電晶體NE連接在位線BL(R)和電源端子Vss之間。
控制信號Ei是用來選擇第i行的行選擇信號，且控制信號Ei被輸入到N溝道MIS電晶體NE的柵中。
在這樣的第1例的磁隨機存取存儲器中，例如，如果作為存儲單元的自旋注入FET是N溝道型，控制信號Wi設為「H」，控制信號bBj和Aj成為「L」，控制信號bAj和Bj被設為「H」，則導致自旋注入電流Is從驅動器/匯流器DS1流向驅動器/匯流器DS2。
另一方面，如果控制信號Wi設為「H」，控制信號bBj和Aj成為「H」，控制信號bAj和Bj被設為「L」，則導致自旋注入電流Is從驅動器/匯流器DS2流向驅動器/匯流器DS1。
在此，在位線BL(R)中流過產生輔的磁場的輔助電流Ia。
如果自旋注入電流Is從驅動器/匯流器DS1流向驅動器/匯流器DS2，控制信號bCj和Dj成為「H」，控制信號bDj和Cj被設為「L」，則輔助電流Ia從驅動器/匯流器DS3流向驅動器/匯流器DS2。
如果自旋注入電流Is從驅動器/匯流器DS2流向驅動器/匯流器DS1，控制信號bCj和Dj成為「L」，控制信號bDj和Cj被設為「H」，則輔助電流Ia從驅動器/匯流器DS2流向驅動器/匯流器DS3。
圖79的情形與圖80的情形的差別在於，作為存儲單元的自旋注入FET的方向不同。
即，在圖79的情形中，行方向是自旋注入FET的溝道長度方向，列方向是溝道寬度方向。另一方面，在圖80的情形中，行方向是自旋注入FET的溝道寬度方向，列方向是溝道長度方向。
B.第2例第2例中，自旋注入電流Is的路徑和輔助電流Ia的路徑完全獨立。
圖81和82展示了磁隨機存取存儲器的第2例。
存儲單元陣列包括配置成陣列狀的多個自旋注入FET。例如，一個存儲單元由一個自旋注入FET形成。
自旋注入FET的源和漏中的一個與位線BL(L)連接，另一個與位線BL(R)連接。位線BL(L)和RL(R)在同一方向上延伸。即，在第2例中，位線BL(L)和BL(R)在列方向上延伸。
寫入位線WBLj在列方向上與位線BL(R)平行地延伸。因為用於產生輔助磁場的輔助電流Ia流過寫入位線WBLj，優選地，在磁致電阻效應元件的自由層附近設定寫入位線WBLj。
位線BL(L)的一端與CMOS型驅動器/匯流器DS1連接，驅動器/匯流器DS1包括控制自旋注入電流Is的產生/切斷的P溝道MIS電晶體PB和N溝道MIS電晶體NA。P溝道MIS電晶體PB和N溝道MIS電晶體NA在電源端子Vdd和Vss之間串聯連接。
位線BL(L)的一端還與MIS電晶體PB和NA之間的連接點相連接。向P溝道MIS電晶體PB的柵輸入控制信號bBj，向N溝道MIS電晶體NA的柵輸入控制信號Aj。
位線BL(L)的另一端通過作為列選擇開關的N溝道MIS電晶體NF與檢測放大器S/A連接。檢測放大器S/A包括例如差分放大器，且基於參考電壓REF確定在自旋注入FET中存儲的數據的值。
檢測放大器S/A的輸出信號成為被選擇的自旋注入FET的讀出數據Rout。
控制信號Fj是用來選擇第j列的列選擇信號，且控制信號Fj被輸入到N溝道MIS電晶體NF的柵中。
位線BL(R)的一端與CMOS型驅動器/匯流器DS2連接，驅動器/匯流器DS2包括控制自旋注入電流Is的產生/切斷的P溝道MIS電晶體PA和N溝道MIS電晶體NB。P溝道MIS電晶體PA和N溝道MIS電晶體NB在電源端子Vdd和Vss之間串聯連接。
位線BL(R)的一端還與MIS電晶體PA和NB之間的連接點相連接。向P溝道MIS電晶體PA的柵輸入控制信號bAj，向N溝道MIS電晶體NB的柵輸入控制信號Bj。
位線BL(R)的另一端與匯流器S1連接，匯流器S1包含在讀出時接通的N溝道MIS電晶體NE。N溝道MIS電晶體NE連接在位線BL(R)和電源端子Vss之間。
控制信號Ei是用來選擇第i行的行選擇信號，且控制信號Ei被輸入到N溝道MIS電晶體NE的柵中。
寫入位線WBLj的一端與CMOS型驅動器/匯流器DS3連接，驅動器/匯流器DS3包括控制輔助電流Ia的產生/切斷的P溝道MIS電晶體PD和N溝道MIS電晶體NC。P溝道MIS電晶體PD和N溝道MIS電晶體NC在電源端子Vdd和Vss之間串聯連接。
寫入位線WBLj的一端還與MIS電晶體PD和NC之間的連接點相連接。向P溝道MIS電晶體PD的柵輸入控制信號bDj，向N溝道MIS電晶體NC的柵輸入控制信號Cj。
寫入位線WBLj的另一端與CMOS型驅動器/匯流器DS4連接，驅動器/匯流器DS4包括控制輔助電流Ia的產生/切斷的P溝道MIS電晶體PC和N溝道MIS電晶體ND。P溝道MIS電晶體PC和N溝道MIS電晶體ND在電源端子Vdd和Vss之間串聯連接。
寫入位線WBLj的另一端還與MIS電晶體PC和ND之間的連接點相連接。向P溝道MIS電晶體PC的柵輸入控制信號bCj，向N溝道MIS電晶體ND的柵輸入控制信號Dj。
在這樣的第2例的磁隨機存取存儲器中，例如，如果作為存儲單元的自旋注入FET是N溝道型，控制信號Wi設為「H」，控制信號bBj和Aj成為「L」，控制信號bAj和Bj被設為「H」，則導致自旋注入電流Is從驅動器/匯流器DS1流向驅動器/匯流器DS2。
另一方面，如果控制信號Wi設為「H」，控制信號bBj和Aj成為「H」，控制信號bAj和Bj被設為「L」，則導致自旋注入電流Is從驅動器/匯流器DS2流向驅動器/匯流器DS1。
在此，產生輔助磁場的輔助電流Ia流過寫入位線WBLj，寫入位線WBLj與流過自旋注入電流Is的位線BL(L)和BL(R)完全獨立。
如果自旋注入電流Is從驅動器/匯流器DS1流向驅動器/匯流器DS2，控制信號bCj和Dj成為「H」，控制信號bDj和Cj被設為「L」，則輔助電流Ia從驅動器/匯流器DS3流向驅動器/匯流器DS4。
如果自旋注入電流Is從驅動器/匯流器DS2流向驅動器/匯流器DS1，控制信號bCj和Dj成為「L」，控制信號bDj和Cj被設為「H」，則輔助電流Ia從驅動器/匯流器DS4流向驅動器/匯流器DS3。
圖81的情形與圖82的情形的差別在於，作為存儲單元的自旋注入FET的方向不同。
即，在圖81的情形中，行方向是自旋注入FET的溝道長度方向，列方向是溝道寬度方向。另一方面，在圖82的情形中，行方向是自旋注入FET的溝道寬度方向，列方向是溝道長度方向。
C.第3例第3例中，象第2例那樣，自旋注入電流Is的路徑和輔助電流Ia的路徑完全獨立。第3例與第2例的差別在於輔助電流流過的獨立的寫入線的延伸方向不同。
圖83和84展示了磁隨機存取存儲器的第3例。
存儲單元陣列包括配置成陣列狀的多個自旋注入FET。例如，一個存儲單元由一個自旋注入FET形成。
自旋注入FET的源和漏中的一個與位線BL(L)連接，另一個與位線BL(R)連接。位線BL(L)和RL(R)在同一方向上延伸。即，在第3例中，位線BL(L)和BL(R)在列方向上延伸。
寫入字線WWLi在行方向上與BL(L)和位線BL(R)交叉著延伸。因為用於產生輔助磁場的輔助電流Ia流過寫入字線WWLi，優選地，在磁致電阻效應元件的自由層附近設定寫入字線WWLi。
位線BL(L)的一端與CMOS型驅動器/匯流器DS1連接，驅動器/匯流器DS1包括控制自旋注入電流Is的產生/切斷的P溝道MIS電晶體PB和N溝道MIS電晶體NA。P溝道MIS電晶體PB和N溝道MIS電晶體NA在電源端子Vdd和Vss之間串聯連接。
位線BL(L)的一端還與MIS電晶體PB和NA之間的連接點相連接。向P溝道MIS電晶體PB的柵輸入控制信號bBj，向N溝道MIS電晶體NA的柵輸入控制信號Aj。
位線BL(L)的另一端通過作為列選擇開關的N溝道MIS電晶體NF與檢測放大器S/A連接。檢測放大器S/A包括例如差分放大器，且基於參考電壓REF確定在自旋注入FET中存儲的數據的值。
檢測放大器S/A的輸出信號成為被選擇的自旋注入FET的讀出數據Rout。
控制信號Fj是用來選擇第j列的列選擇信號，且控制信號Fj被輸入到N溝道MIS電晶體NF的柵中。
位線BL(R)的一端與CMOS型驅動器/匯流器DS2連接，驅動器/匯流器DS2包括控制自旋注入電流Is的產生/切斷的P溝道MIS電晶體PA和N溝道MIS電晶體NB。P溝道MIS電晶體PA和N溝道MIS電晶體NB在電源端子Vdd和Vss之間串聯連接。
位線BL(R)的一端還與MIS電晶體PA和NB之間的連接點相連接。向P溝道MIS電晶體PA的柵輸入控制信號bAj，向N溝道MIS電晶體NB的柵輸入控制信號Bj。
位線BL(R)的另一端與匯流器S1連接，匯流器S1包含在讀出時接通的N溝道MIS電晶體NE。N溝道MIS電晶體NE連接在位線BL(R)和電源端子Vss之間。
控制信號Ei是用來選擇第i行的行選擇信號，且控制信號Ei被輸入到N溝道MIS電晶體NE的柵中。
寫入位線WBLj的一端與CMOS型驅動器/匯流器DS3連接，驅動器/匯流器DS3包括控制輔助電流Ia的產生/切斷的P溝道MIS電晶體PD和N溝道MIS電晶體NC。P溝道MIS電晶體PD和N溝道MIS電晶體NC在電源端子Vdd和Vss之間串聯連接。
寫入位線WBLj的一端還與MIS電晶體PD和NC之間的連接點相連接。向P溝道MIS電晶體PD的柵輸入控制信號bDj，向N溝道MIS電晶體NC的柵輸入控制信號Cj。
寫入位線WBLj的另一端與CMOS型驅動器/匯流器DS4連接，驅動器/匯流器DS4包括控制輔助電流Ia的產生/切斷的P溝道MIS電晶體PC和N溝道MIS電晶體ND。P溝道MIS電晶體PC和N溝道MIS電晶體ND在電源端子Vdd和Vss之間串聯連接。
寫入位線WBLj的另一端還與MIS電晶體PC和ND之間的連接點相連接。向P溝道MIS電晶體PC的柵輸入控制信號bCj，向N溝道MIS電晶體ND的柵輸入控制信號Dj。
在這樣的第3例的磁隨機存取存儲器中，例如，如果作為存儲單元的自旋注入FET是N溝道型，控制信號Wi設為「H」，控制信號bBj和Aj成為「L」，控制信號bAj和Bj被設為「H」，則導致自旋注入電流Is從驅動器/匯流器DS1流向驅動器/匯流器DS2。
另一方面，如果控制信號Wi設為「H」，控制信號bBj和Aj成為「H」，控制信號bAj和Bj被設為「L」，則導致自旋注入電流Is從驅動器/匯流器DS2流向驅動器/匯流器DS1。
在此，產生輔助磁場的輔助電流Ia流過寫入位線WBLj，寫入位線WBLj與流過自旋注入電流Is的位線BL(L)和BL(R)完全獨立。
如果自旋注入電流Is從驅動器/匯流器DS1流向驅動器/匯流器DS2，控制信號bCj和Dj成為「H」，控制信號bDj和Cj被設為「L」，則輔助電流Ia從驅動器/匯流器DS3流向驅動器/匯流器DS4。
如果自旋注入電流Is從驅動器/匯流器DS2流向驅動器/匯流器DS1，控制信號bCj和Dj成為「L」，控制信號bDj和Cj被設為「H」，則輔助電流Ia從驅動器/匯流器DS4流向驅動器/匯流器DS3。
圖83的情形與圖84的情形的差別在於，作為存儲單元的自旋注入FET的方向不同。
即，在圖83的情形中，行方向是自旋注入FET的溝道長度方向，列方向是溝道寬度方向。另一方面，在圖84的情形中，行方向是自旋注入FET的溝道寬度方向，列方向是溝道長度方向。
7.信號定時(timing)波形下面，說明在根據本發明的實施方式的自旋注入FET中寫入程序數據時的信號波形。
圖85展示了寫入時的信號波形。
圖85中展示的信號波形是在產生自旋注入電流Is之前開始產生輔助磁場，且即使在自旋注入電流Is切斷之後在一預定時間內繼續產生輔助磁場的例子。
首先，在時刻t1，把控制信號bCj和Dj成為「H」，把控制信號C1和bDj成為「L」，導致輔助電流Ia的流動。由此，向磁致電阻效應元件的自由層施加輔助磁場。
然後，在時刻t2，如果是N溝道型自旋注入FET把控制信號Wi設為「H」，如果是P溝道型自旋注入FET把控制信號Wi設為「L」，使自旋注入FET接通。
然後，在時刻t3，把控制信號bAj和Bj成為「H」，把控制信號Aj和bBj成為「L」，導致自旋注入電流Is的流動。因此，對磁致電阻效應元件的自由層執行寫入(磁化反轉)。
在時刻t4，把控制信號bAj和Bj成為「L」，把控制信號Aj和bBi成為「H」，切斷自旋注入電流Is。
在時刻t5，如果是N溝道型自旋注入FET把控制信號Wi設為「L」，如果是P溝道型自旋注入FET把控制信號Wi設為「H」，使自旋注入FET截止。
在從自旋注入電流Is被切斷的時刻t4後經過一預定時間後的時刻t6，例如，在從時刻t4經過幾十納秒後的時刻t6，把控制信號bCj和Dj成為「L」，把控制信號Cj和bDj成為「H」，切斷輔助電流Ia，消除輔助磁場。
在實施方式的信號定時波形中，在流過自旋注入電流Is之前提供輔助電流Ia以產生輔助磁場。但是，如上所述，也可以在與自旋注入電流Is流過的同時或在自旋注入電流Is流過之後產生輔助磁場。
8.解碼器下面，說明產生控制信號Aj、Bj、Cj、Dj、bAj、bBj、bCj和bDj以及控制信號Ci、Di、bCi和bDi的解碼器。
在向自旋注入FET寫入數據時，解碼器控制驅動器/匯流器以根據程序數據的值來確定自旋注入電流Is和輔助電流Ia的方向。解碼器還控制驅動器/匯流器以確定自旋注入電流Is和輔助電流Ia的供給/切斷的定時。
圖86展示了產生控制信號Wi的解碼器的例子。
本例是解碼器用於N溝道型自旋注入FET的例子。解碼器包含AND門電路。當激活信號W和行地址信號RAi都設為「H」時控制信號Wi變為「H」。
圖87展示了產生控制信號Aj和bAj的解碼器的例子。
該解碼器包含AND門電路。當激活信號A和列地址信號CAj都設為「H」時，控制信號Aj變為「H」，控制信號bAj變為「L」。
圖88展示了產生控制信號Bj和bBj的解碼器的例子。
該解碼器包含AND門電路。當激活信號B和列地址信號CAj都設為「H」時，控制信號Bj變為「H」，控制信號bBj變為「L」。
圖89展示了產生控制信號Cj和bCj的解碼器的例子。
圖89的解碼器用於其中流過輔助電流的位線在列方向上延伸的自旋注入FET。
該解碼器包含AND門電路。當激活信號C和列地址信號CAj都設為「H」時，控制信號Cj變為「H」，控制信號bCj變為「L」。
圖90展示了產生控制信號Dj和bDj的解碼器的例子。
圖90的解碼器用於其中流過輔助電流的位線在列方向上延伸的自旋注入FET。
該解碼器包含AND門電路。當激活信號D和列地址信號CAj都設為「H」時，控制信號Dj變為「H」，控制信號bDj變為「L」。
圖91展示了產生控制信號Ci和bCi的解碼器的例子。
圖91的解碼器用於其中流過輔助電流的位線在行方向上延伸的自旋注入FET。
該解碼器包含AND門電路。當激活信號C和行地址信號RAi都設為「H」時，控制信號Ci變為「H」，控制信號bCi變為「L」。
圖92展示了產生控制信號Di和bDi的解碼器的例子。
圖92的解碼器用於其中流過輔助電流的位線在行方向上延伸的自旋注入FET。
該解碼器包含AND門電路。當激活信號D和行地址信號RAi都設為「H」時，控制信號Di變為「H」，控制信號bDi變為「L」。
圖93-97展示了產生激活信號W、A、B、C和D的解碼器的例子。
激活信號W、A、B、C和D變成「H」或「L」的定時由程序數據DATA0或DATA1的值決定。
在圖94-97中，DATA1是寫入數據為「1」時變成「H」的信號，DATA0是寫入數據為「0」時變成「H」的信號。
圖98和99展示了基於寫入信號WRITE產生控制信號a、b、c、d、e和f的延遲電路1-6。
採用延遲電路1-6時控制信號a、b、c、d、e和f的波形示於圖100。
在此場合中，單元選擇期間為T2，輔助電流Ia(輔助磁場)供給期間為T3，自旋注入電流Is供給期間為T1(T3＞T2＞T1)。
在實施方式中，在流過自旋注入電流Is之前設定流過輔助電流Ia的定時。但是，也可以在與自旋注入電流Is流過的同時或在自旋注入電流Is流過之後設定流過輔助電流Ia的定時。
圖101和圖102展示了延遲電路1-6的例子。
圖101的例子是反相器型，其中延遲電路由多個串聯連接的反相器構成。延遲時間可以由反相器的個數控制。圖102的例子是RC型，其中延遲電路由電阻器R和電容器C構成。延遲時間可以由電阻器R的電阻值和電容器C的電容值控制。
9.其它變形下面，說明根據本發明的實施方式的自旋注入FET的其它變形。
諸如Fe-Mn、Pt-Mn、Pt-Cr-Mn、Ni-Mn、Ir-Mn、NiO和Fe2O3的材料可以用作固定構成自旋注入FET的被釘扎層的磁化方向的反鐵磁性體。
在被釘扎層具有SAF結構時，構成被釘扎層的多個鐵磁性體由具有單軸各向異性的材料構成。在自由層具有SAF結構時，構成自由層的多個鐵磁性體由具有單軸各向異性的材料構成。
在成為自由層的鐵磁性體至少由具有鐵磁性層/非磁性層/鐵磁性層/反鐵磁性層的結構形成、以採取所謂的雙釘扎結構時，非磁性層由從例如由Cu、Ag、Au、Zr、Hf、Rh、Pt、Ir和Al構成的組中選擇的至少一種金屬、或包含其中的至少一種金屬的合金構成。此時，兩個被釘扎層的磁化方向被取向在相反的方向上。
在這種場合中，非磁性層可以由從由Ru、Cr、Mn、V和Ir構成的組中選擇的至少一種金屬、或包含其中的至少一種金屬的合金構成。此時，兩個被釘扎層的磁化方向被取向在相同的方向上。
構成被釘扎層和自由層的鐵磁性體的厚度設在0.1nm-100nm的範圍內。優選地，為了保證鐵磁性體不變成超順磁性體，鐵磁性體的厚度不小於0.4nm。
為了用儘可能小的自旋注入電流執行磁化反轉，構成自旋注入FET的自由層可以用在垂直方向(自旋注入電流流過方向)上由電介質材料相互分離開來的多個柱狀層(鐵磁性體粒)形成。
這種場合中，多個柱狀層可以由Co、Fe、Ni或它們的合金、或者從由Co-Pt、Co-Fe-Pt、Fe-Pt、Co-Fe-Cr-Pt和Co-Cr-Pt構成的組中選擇的至少一種合金構成。
在構成自旋注入FET的自由層中，物理性能諸如磁性能、結晶性、機械性能、化學性能等可以通過向鐵磁性體加入諸如Ag、Cu、Au、Al、Ru、Os、Re、Ta、B、C、O、N、Pd、Pt、Zr、Ir、W、Mo、Nb的非磁性元素來調節。
10.實驗例下面，說明實驗例。
(1)第1實驗例第1實驗例來自具有圖48-51的結構的自旋注入FET。
試樣1對應於圖49和51的肖特基墊壘型自旋注入FET，且用上述製造方法中的第2例製造。
被釘扎層由(Co70Fe30)80B20構成。由Ru(0.95)/Co70Fe30/PtMn/Ta構成的結構與被釘扎層相結合，在該結構上形成導電性多晶矽。自由層由(Co70Fe30)80B20構成。由Cu(5)/Co70Fe30/PtMn/Ta構成的結構與自由層相結合，在該結構上形成導電性多晶矽。
為了進行試樣1的檢查，在形成多個自旋注入FET後用絕緣層塗敷自旋注入FET，然後在絕緣層內形成到達被釘扎層和自由層的接觸孔，並在接觸孔內形成作為測量電極的鋁布線。
試樣2對應於圖48和50的隧道墊壘型自旋注入FET，且用上述製造方法中的第3例製造。
被釘扎層由(Co70Fe30)80B20構成。由Ru(0.95)/Co70Fe30/PtMn/Ta構成的結構與被釘扎層相結合，在該結構上形成導電性多晶矽。自由層由(Co70Fe30)80B20構成。由Au(5)/Co70Fe30/PtMn/Ta構成的結構與自由層相結合，在該結構上形成導電性多晶矽。
為了進行試樣2的檢查，在形成多個自旋注入FET後用絕緣層塗敷自旋注入FET，然後在絕緣層內形成到達被釘扎層和自由層的接觸孔，並在接觸孔內形成作為測量電極的鋁布線。
在試樣1和2中分別形成寫入字線。
在對試樣1和2測定多個自旋注入FET對磁場的依賴性時，在所有的自旋注入FET中都得到了好的結果。
圖63展示了有關試樣1的自旋注入FET的特性，圖66展示了有關試樣2的自旋注入FET的特性。
這些特性圖表明了自旋注入FET的漏電流對源和漏之間的電壓的依賴關係。
從圖63和66可以看出，在試樣1和2中都是，根據自旋注入FET的磁化狀態(平行/反平行)，漏電流帶有充分的容限(margin)地變化。還確認了隨著自旋注入FET的柵電壓V柵增加漏電流也增加的放大作用。
由此發現，根據本發明的實施方式的自旋注入FET可以充分地用於諸如可重構邏輯電路和磁隨機存取存儲器的新型器件中。
圖103展示了有關試樣1的熱擾動，圖104展示了有關試樣2的熱擾動。
在獲得這些結果時，為了明確與現有技術(圖7)的效果的差別，基本上採用了與現有技術相同的條件。
即，柵電壓設為恆定(1.5V)，通過在自旋注入FET中流過脈衝寬度為50ns的自旋注入電流進行寫入。輔助電流設為0.8mA，從切斷自旋注入電流到切斷輔助電流的延遲時間設為20ns。
在源-漏脈衝電壓為正時，自旋注入FET的磁化狀態成為平行。在源-漏脈衝電壓為負時，自旋注入FET的磁化狀態成為反平行，在這兩種情形下，切換(磁化反轉)所需的自旋注入電流的波動都非常小。
在柵電壓V柵設為1.0V時測定了自旋注入FET的漏電流。
在自旋注入FET的磁化狀態為平行時，漏電流成為大於200μA/μm2的大值。在自旋注入FET的磁化狀態為反平行時，漏電流成為小於50μA/μm2的小值。在這兩種情形下，由寫入時的熱擾動造成的漏電流的波動非常小。
由此，根據第1實驗例，確認了根據本發明的實施方式的自旋注入FET在作為寫入時的熱擾動問題的對策方面是非常有效的。
這些結果與產生輔助磁場的定時無關，即，產生輔助磁場的定時與流過自旋注入電流的定時無關。
(2)第2實驗例第2實驗例來自具有圖52-55的結構的自旋注入FET。
試樣1對應於圖53和55的肖特基墊壘型自旋注入FET，且用上述製造方法中的第2例製造。
被釘扎層由(Co70Fe30)80B20構成。由Ru(0.95)/Co70Fe30/PtMn/Ta構成的結構與被釘扎層相結合，在該結構上形成導電性多晶矽。自由層由(Co70Fe30)80B20構成。由Ru(5)/Co70Fe30/PtMn/Ta構成的結構與自由層相結合，在該結構上形成導電性多晶矽。
為了進行試樣1的檢查，在形成多個自旋注入FET後用絕緣層塗敷自旋注入FET，然後在絕緣層內分別形成到達被釘扎層和自由層的接觸孔，並在接觸孔內形成作為測量電極的鋁布線。
試樣2對應於圖52和54的隧道墊壘型自旋注入FET，且用上述製造方法中的第3例製造。
被釘扎層由(Co70Fe30)80B20構成。由Ru(0.95)/Co70Fe30/PtMn/Ta構成的結構與被釘扎層相結合，在該結構上形成導電性多晶矽。自由層由(Co70Fe30)80B20構成。由V(5)/Co70Fe30/PtMn/Ta構成的結構與自由層相結合，在該結構上形成導電性多晶矽。
為了進行試樣2的檢查，在形成多個自旋注入FET後用絕緣層塗敷自旋注入FET，然後在絕緣層內分別形成到達被釘扎層和自由層的接觸孔，並在接觸孔內形成作為測量電極的鋁布線。
在試樣1和2中分別形成寫入字線，寫入字線塗敷有軟磁性材料(磁軛材料)。
在對試樣1和2測定多個自旋注入FET對磁場的依賴性時，如圖63和66所示，象在第1實驗例中那樣，在所有的自旋注入FET中都得到了好的結果。
圖105展示了有關試樣1的熱擾動，圖106展示了有關試樣2的熱擾動。
在獲得這些結果時，為了明確與現有技術(圖7)的效果的差別，基本上採用了與現有技術相同的條件。
即，柵電壓設為恆定(1.5V)，通過在自旋注入FET中流過脈衝寬度為50ns的自旋注入電流進行寫入。輔助電流設為0.4mA，從切斷自旋注入電流到切斷輔助電流的延遲時間設為20ns。
在試樣1和2中，由於寫入字線具有磁軛布線結構，輔助電流比第1實驗例中的輔助電流小。
在源-漏脈衝電壓為正時，自旋注入FET的磁化狀態成為平行。在源-漏脈衝電壓為負時，自旋注入FET的磁化狀態成為反平行，在這兩種情形下，切換(磁化反轉)所需的自旋注入電流的波動都非常小。
在柵電壓V柵設為1.0V時測定了自旋注入FET的漏電流。
在自旋注入FET的磁化狀態為平行時，漏電流成為大於200μA/μm2的大值。在自旋注入FET的磁化狀態為反平行時，漏電流成為小於50μA/μm2的小值。在這兩種情形下，由寫入時的熱擾動造成的漏電流的波動非常小。
由此，根據第2實驗例，確認了根據本發明的實施方式的自旋注入FET在作為寫入時的熱擾動問題的對策方面是非常有效的。
這些結果與產生輔助磁場的定時無關，即，產生輔助磁場的定時與流過自旋注入電流的定時無關。
11.其它本發明的實施方式可以提供熱穩定性優良、且解決了元件破壞問題的自旋注入FET。
權利要求
1.一種自旋注入場效應電晶體，包括磁化方向被固定的第1鐵磁性體；磁化方向被自旋注入電流改變的第2鐵磁性體；位於上述第1和第2鐵磁性體之間的溝道；在上述溝道上隔著柵絕緣層形成的柵電極；以及控制自旋注入電流的取向以確定上述第2鐵磁性體的磁化方向的第1驅動器/匯流器，上述自旋注入電流流過上述溝道。
2.如權利要求1所述的自旋注入場效應電晶體，其特徵在於還包括流過輔助電流的導電線，該輔助電流在上述第2鐵磁性體的易磁化軸方向上產生磁場；以及控制流過上述導電線的輔助電流的取向的第2驅動器/匯流器。
3.如權利要求2所述的自旋注入場效應電晶體，其特徵在於即使在切斷上述自旋注入電流以後，上述輔助電流的流動也持續一預定時間。
4.如權利要求2所述的自旋注入場效應電晶體，其特徵在於上述自旋注入電流的路徑與上述輔助電流的路徑相互重疊。
5.如權利要求2所述的自旋注入場效應電晶體，其特徵在於上述自旋注入電流的路徑與上述輔助電流的路徑相互分離。
6.如權利要求1所述的自旋注入場效應電晶體，其特徵在於還包括在上述第1鐵磁性體和上述溝道之間的間隙以及上述第2鐵磁性體和上述溝道之間的間隙中的至少一個間隙上形成隧道勢壘層。
7.如權利要求6所述的自旋注入場效應電晶體，其特徵在於上述隧道勢壘層由從由Si、Ge、Al、Ga、Mg、Ti和Ta構成的組中選擇的一種元素的氧化物或氮化物構成。
8.如權利要求1所述的自旋注入場效應電晶體，其特徵在於上述第1和第2鐵磁性體形成在半導體襯底的凹部中，上述溝道形成在上述半導體襯底的表面區域中。
9.如權利要求8所述的自旋注入場效應電晶體，其特徵在於上述半導體襯底由從由本徵半導體，化合物半導體和高導電性半導體構成的組中選擇的一種材料構成，該高導電性半導體是在本徵半導體或化合物半導體中摻雜了雜質得到的。
10.如權利要求1所述的自旋注入場效應電晶體，其特徵在於上述第1和第2鐵磁性體形成在絕緣層上的半導體層中的凹部中，上述溝道形成在上述半導體層的表面區域中。
11.如權利要求1所述的自旋注入場效應電晶體，其特徵在於上述第1鐵磁性體具有至少包含第1鐵磁性層/非磁性層/第二鐵磁性層的SAF結構，且在上述第1和第2鐵磁性層之間存在反鐵磁作用。
12.如權利要求1所述的自旋注入場效應電晶體，其特徵在於上述第2鐵磁性體由第1鐵磁性層形成；上述第2鐵磁性體與由非磁性層/第2鐵磁性層/反鐵磁性層構成的結構結合；上述非磁性層由從由Cu、Ag、Au、Zr、Hf、Rh、Pt、Ir和Al構成的組中選擇的至少一種金屬或者包含其中的至少一種金屬的合金構成；且上述第1鐵磁性體的磁化方向和上述第2鐵磁性體的磁化方向取向在相反的方向上。
13.如權利要求1所述的自旋注入場效應電晶體，其特徵在於上述第2鐵磁性體由第1鐵磁性層形成；上述第2鐵磁性體與由非磁性層/第2鐵磁性層/反鐵磁性層構成的結構結合；上述非磁性層由從由Ru、Cr、Mn、V和Ir構成的組中選擇的至少一種金屬或者包含其中的至少一種金屬的合金構成；且上述第1鐵磁性體的磁化方向和上述第2鐵磁性體的磁化方向取向在相同的方向上。
14.如權利要求2所述的自旋注入場效應電晶體，其特徵在於還包括用來覆蓋上述導電線的表面的軟磁性材料。
15.一種自旋注入場效應電晶體，包括第1和第2源/漏擴散層；在上述第1源/漏擴散層上形成的第1鐵磁性體，該第1鐵磁性體的磁化方向被固定；在上述第2源/漏擴散層上形成的第2鐵磁性體，該第2鐵磁性體的磁化方向被自旋注入電流改變；位於上述第1和第2源/漏擴散層之間的溝道；在上述溝道上隔著柵絕緣層形成的柵電極；以及控制自旋注入電流的取向以確定上述第2鐵磁性體的磁化方向的第1驅動器/匯流器，上述自旋注入電流流過上述溝道。
16.如權利要求15所述的自旋注入場效應電晶體，其特徵在於還包括流過輔助電流的導電線，該輔助電流在上述第2鐵磁性體的易磁化軸方向上產生磁場；以及控制流過上述導電線的輔助電流的取向的第2驅動器/匯流器。
17.如權利要求16所述的自旋注入場效應電晶體，其特徵在於即使在切斷上述自旋注入電流以後，上述輔助電流的流動也持續一預定時間。
18.一種磁隨機存取存儲器，包括配置成矩陣形狀的自旋注入場效應電晶體，每個自旋注入場效應電晶體包括磁化方向被固定的第1鐵磁性體；磁化方向被自旋注入電流改變的第2鐵磁性體，與該磁化方向對應的數據存儲在該第2鐵磁性體上；位於上述第1和第2鐵磁性體之間的溝道；在上述溝道上隔著柵絕緣層形成的柵電極；控制自旋注入電流的取向以確定上述第2鐵磁性體的磁化方向的第1驅動器/匯流器，上述自旋注入電流流過上述溝道；流過輔助電流的導電線，該輔助電流在上述第2鐵磁性體的易磁化軸方向上產生磁場；以及控制流過上述導電線的輔助電流的取向的第2驅動器/匯流器，其中，利用磁致電阻效應讀出數據。
19.一種可重構邏輯電路，包括串聯連接的第1和第2電晶體，該第1電晶體包括磁化方向被固定的第1鐵磁性體；磁化方向被自旋注入電流改變的第2鐵磁性體；位於上述第1和第2鐵磁性體之間的第1溝道；在上述第1溝道上隔著第1柵絕緣層形成的第1柵電極；控制自旋注入電流的取向以確定上述第2鐵磁性體的磁化方向的第1驅動器/匯流器，上述自旋注入電流流過上述第1溝道；流過輔助電流的導電線，該輔助電流在上述第2鐵磁性體的易磁化軸方向上產生磁場；以及控制流過上述導電線的輔助電流的取向的第2驅動器/匯流器，其中，根據上述第1電晶體的磁化狀態確定邏輯。
20.如權利要求19所述的可重構邏輯電路，其特徵在於上述第2電晶體是MIS電晶體和自旋注入FET中的一種，該MIS電晶體不具有鐵磁性體，該自旋注入FET的磁化狀態是固定的。
21.如權利要求19所述的可重構邏輯電路，其特徵在於上述第2電晶體是自旋注入FET，包括。磁化方向被固定的第3鐵磁性體；磁化方向被自旋注入電流改變的第4鐵磁性體；位於上述第3和第4鐵磁性體之間的第2溝道；在上述第2溝道上形成的第2柵絕緣層；在上述第2柵絕緣層上形成的第2柵電極；以及控制自旋注入電流的取向以確定上述第4鐵磁性體的磁化方向的第3驅動器/匯流器，上述自旋注入電流流過上述第2溝道。
全文摘要
提供一種自旋注入場效應電晶體、磁隨機存取存儲器和可重構邏輯電路。該自旋注入場效應電晶體包括磁化方向被固定的第1鐵磁性體；磁化方向被自旋注入電流改變的第2鐵磁性體；位於上述第1鐵磁性體和第2鐵磁性體之間的溝道；在上述溝道上隔著柵絕緣層形成的柵電極；控制自旋注入電流的取向以確定上述第二鐵磁性體的磁化方向的第1驅動器/匯流器，上述自旋注入電流流過上述溝道；流過輔助電流的導電線，該輔助電流在上述第2鐵磁性體的易磁化軸方向上產生磁場；以及控制流過上述導電線的輔助電流的取向的第2驅動器/匯流器。
文檔編號H01L27/02GK1841768SQ200610071020
公開日2006年10月4日 申請日期2006年3月31日 優先權日2005年3月31日
發明者齊藤好昭, 杉山英行, 井口智明 申請人:株式會社東芝